DE4110340A1 - Aktive ansteuerbare digitale verzoegerungsschaltung - Google Patents

Aktive ansteuerbare digitale verzoegerungsschaltung

Info

Publication number
DE4110340A1
DE4110340A1 DE19914110340 DE4110340A DE4110340A1 DE 4110340 A1 DE4110340 A1 DE 4110340A1 DE 19914110340 DE19914110340 DE 19914110340 DE 4110340 A DE4110340 A DE 4110340A DE 4110340 A1 DE4110340 A1 DE 4110340A1
Authority
DE
Germany
Prior art keywords
current
input
multiplexer
pair
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19914110340
Other languages
English (en)
Other versions
DE4110340C2 (de
Inventor
Peter Parkinson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ST. CLAIR INTELLECTUAL PROPERTY CONSULTANTS, INC.,
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of DE4110340A1 publication Critical patent/DE4110340A1/de
Application granted granted Critical
Publication of DE4110340C2 publication Critical patent/DE4110340C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H03K17/6257—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means
    • H03K17/6264—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means using current steering means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/26—Time-delay networks
    • H03H11/265—Time-delay networks with adjustable delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00163—Layout of the delay element using bipolar transistors
    • H03K2005/00176—Layout of the delay element using bipolar transistors using differential stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00163—Layout of the delay element using bipolar transistors
    • H03K2005/00182—Layout of the delay element using bipolar transistors using constant current sources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00228—Layout of the delay element having complementary input and output signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Networks Using Active Elements (AREA)
  • Electronic Switches (AREA)

Description

Die vorliegende Erfindung betrifft digitale Verzögerungsvor­ richtungen, und insbesondere eine aktive ansteuerbare digitale Verzögerungsschaltung, welche digitale Gatter mit einem Multiplexer verbindet.
Frühere aktive ansteuerbare digitale Verzögerungsvor­ richtungen, wie zum Beispiel im U.8.-Patent Nr. 46 46 297 "Skew Detector" vom 24. Februar 1987 (Steven R. Palmquist et al.), insbesondere in Fig. 7 beschrieben, verwenden eine Vielzahl von Verzögerungselementen in Reihenschaltung, wobei der Ausgang eines jeden Verzögerungselementes als Eingang an einen Multiplexer gelegt wird. Ein jedes Verzögerungselement jst:si hat eine feste Verzögerungszeit, und durch Wahl, welches Ver­ zögerungselement von dem Multiplexer ausgegeben wird, ergibt sich eine Gesamtverzögerung von ndt, wobei n für die Anzahl der Verzögerungselemente in der Reihenschaltung von Verzöge­ rungselementen steht, die von dem Multiplexer ausgewählt (an­ gesteuert) wurden, und dt die Verzögerungszeit für jedes Ver­ zögerungselement darstellt. Da ein jedes Verzögerungselement seine eigene Stromquelle benötigt und der Verzögerungsbereich eine Funktion der Gesamtzahl der Verzögerungselemente ist, er­ fordert dies eine große Anzahl von Vorrichtungen mit ent­ sprechend relativ hohem Strombedarf.
Es ist daher Aufgabe der vorliegenden Erfindung, eine aktive ansteuerbare digitale Verzögerungsschaltung verfügbar zu machen, die zur Verringerung des Stromverbrauches, des Platz­ bedarfes und der minimalen Verzögerung digitale Gatter mit einem Multiplexer verbindet.
Die allgemeine Lösung dieser Aufgabe stellt gemäß der vor­ liegenden Erfindung eine aktive ansteuerbare digitale Ver­ zögerungsschaltung zur Verfügung, bei der der Multiplexer durch einen Baum von Stromschaltern gebildet ist. Die Strom­ schalter sind unterteilt in Eingangsstromschalter, an die Eingangsspannungen angelegt werden, und Steuerstromschalter, an die Steuerspannungen angelegt werden. Eine Stromquelle liefert Strom für die von den Steuerspannungen ausgewählten (angesteuerten) Stromschalter zur Wahl der Eingangsspannung, die an den Multiplexerausgang zu leiten ist. Ein jeder Multi­ plexereingang hat einen Eingangswiderstand, dessen Wert die Verzögerung durch diesen Eingangsstromschalter durch Erstel­ lung der Basis-Emitter-Kapazitätsladungsrate steuert. Eine Vielzahl dieser Multiplexer lassen sich mit geeignet gewählten Eingangswiderständen kaskadisch zusammenschalten, um einen breiten Bereich von ansteuerbaren digitalen Verzögerungen zu schaffen.
Weitere Einzelheiten, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung eines in der Zeichnung dargestellten Ausführungsbeispiels.
Es zeigen
Fig. 1 ein Grundblockschaltbild eines Verzögerungselementes für eine aktive ansteuerbare digitale Verzögerungs­ schaltung gemäß vorliegender Erfindung,
Fig. 2 ein Zeitdiagramm zur Veranschaulichung der Arbeits­ weise des Verzögerungselementes aus Fig. 1,
Fig. 3 ein Blockschaltbild eines Multiplexerelementes für eine aktive ansteuerbare digitale Verzögerungs­ schaltung gemäß der vorliegenden Erfindung, und
Fig. 4 ein Blockschaltbild einer aktiven ansteuerbaren digitalen Verzögerungsschaltung gemäß der vor­ liegenden Erfindung unter Verwendung der Multi­ plexerelemente aus Fig. 3.
In Fig. 1 ist ein Stromschalter 10 mit einem Paar von Diffe­ renz-Eingangsspannungen Vip, Vin dargestellt. Eine Last 12 wird an den Ausgang des Stromschalters 10 angelegt, von dem ein Paar von Differenz-Ausgangsspannungen Vop, Von abgegriffen wird, und eine Stromquelle 14 treibt den Stromschalter. Bei den Eingängen des Stromschalters 10 befindet sich ein Paar Widerstände Rd, die die Eingangsspannungen Vip, Vin mit dem Stromschalter verbinden. Wie in Fig. 2 dargestellt, wird vor einem Übergang der Eingangsspannungen ein Transistor des Stromschalters 10 gesperrt, während der andere leitet, wobei der Strom von der Stromquelle 14 geliefert wird. Bei Übergang der Eingangsspannungen dauert es eine begrenzte Zeit, ehe die Transistoren des Stromschalters 10 ihre Zustände von leitend auf gesperrt und umgekehrt umschalten. Diese begrenzte Zeit­ dauer ist eine Funktion der Basis-Emitter-Kapazität der Tran­ sistoren. Sind daher keine Widerstände an den Eingängen, Rd=0, so erscheint dennoch eine geringe Verzögerung Dl zwischen der Zeit, während der der Übergang der Eingangsspannungen statt­ findet, und dieser Übergang erscheint in den Ausgangsspannun­ gen. Durch Hinzufügen von Widerstand in die Eingänge verrin­ gert sich der Basis-Strom und die Ladungszeit der Basis-Emit­ ter-Kapazität erhöht sich, was zu einer Erhöhung der Verzöge­ rung D2, D3 des Überganges durch den Stromschalter 10 führt.
Zwar wird in der dargestellten Ausführungsform ein Widerstand zur Anderung des Basis-Stromes, und damit der Ladungszeit der Basis-Emitter-Kapazität verwendet; es lassen sich jedoch auch andere Vorrichtungen zur Veränderung des Basis-Stromes verwen­ den. Beispielsweise lassen sich die Widerstände durch Emitter­ folger-Anordnungs-Transistoren mit einer veränderlichen Strom­ quelle, die mit den Emittern gekoppelt ist, ersetzen, wobei die Emitter auch mit den Basen der Stromschalttransistoren verbunden sind. Eine Veränderung der Stromquelle bewirkt eine Veränderung des Basisstromes an die Stromschalttransistoren, wodurch die Ladungszeit der Basis-Emitter-Kapazität und die entsprechende Verzögerung verändert werden.
Ein Multiplexer 20 ist in Fig. 3 dargestellt, der aus einer Vielzahl von Stromschaltern 10 in baumartiger Anordnung ge­ bildet ist. Die Eingangssignalpaare Vp1, Vn1; Vp2, Vn2; Vp3, Vn3; Vp4, Vn4 werden als Eingänge an vier getrennte Eingangsstrom­ schalter 22 über verschiedene Widerstandspaare R1, R2, R3, R4 angelegt, wobei ein jedes Widerstandspaar einen höheren Wert als das vorhergehende Widerstandspaar hat, d. h. R1<R2<R3<R4. Ein Differenzsteuersignal Sp1, Sn1; Sp2, Sn2 wird an die Viel­ zahl dreier separater Stromsteuerschalter 24 angelegt, so daß der Strom von der Stromquelle 14 durch die Stromschalter 10 geführt wird, um eines der Eingangssignale Vp1, Vn1; Vp2, Vn2; Vp3, Vn3; Vp4, Vn4 auszuwählen, um es als Ausgang Vop, Von durchzuleiten, der um ein Maß verzögert wurde, wie es von dem geeigneten Eingangswiderstand Rd bestimmt wurde. Wie beschrie­ ben wird ein 4 : 1 Multiplexer gebildet, bei dem die Verzöge­ rungselemente in dem Multiplexer zusammengeschlossen sind.
Um einen breiteren Verzögerungsbereich verfügbar zu machen, läßt sich eine Vielzahl von Multiplexern 20 kaskadisch zu­ sammenschalten, wie es in Fig. 4 dargestellt ist. Die Ein­ gangsspannungen Vip, Vin werden an vier Gruppen von Eingangs­ widerständen Rd parallel angelegt. "0" steht für den minimalen Verzögerungspfad, bei dem Rd null sein kann, und "1", "2" und "3" stellen die entsprechenden Verzögerungseinheiten dar, d. h. bei einer minimalen Verzögerungseinheit von einer Picosekunde steht "1" für eine Verzögerung von einer Picosekunde gegenüber "0", "2" für eine Verzögerung von zwei Picosekunden gegenüber "0", usw.. Der jeweilige Verzögerungsausgang von dem ersten Multiplexer wird durch ein erstes Steuersignal S1 bestimmt, das von einem Steuerteil 30 ausgegeben wird. Auf ähnliche Weise wird der Ausgang des ersten Multiplexers an vier weitere Gruppen von Widerständen gegeben, die Verzögerungseinheiten von "0", "4", "8" und "12" darstellen. Die Ausgänge dieser Gruppen von Widerständen werden an einen zweiten Multiplexer gegeben, der von einem zweiten Steuersignal S2 gesteuert wird. Wird daher vom ersten Multiplexer ein Signal von "3" ausge­ wählt und von dem zweiten Multiplexer ein Signal von "8", be­ trägt die Gesamtverzögerung am Ausgang des zweiten Multi­ plexers elf Einheiten. Die Kaskade läßt sich auf ähnliche Weise fortsetzen, indem zusätzliche Multiplexer von dem Aus­ gang des vorherigen Multiplexers durch entsprechende Gruppen von Widerständen gespeist werden, bis der gewünschte Verzöge­ rungsbereich erhalten wird. Der Ausgang des letzten Multi­ plexers 20 ist das verzögerte Ausgangsspannungspaar Vop, Von.
Der Stromverbrauch wird durch Eliminieren der für ein jedes Verzögerungselement oder digitales Gatter erforderlichen Stromquelle verringert, Platz einer IC-Schaltungsausführung wird eingespart, indem die Mehrzahl der zur Implementierung eines jeden digitalen Gatters erforderlichen Schaltungs­ elemente entfallen, und die minimale Verzögerungszeit wird durch Eliminierung der Ausbreitungsverzögerungen der Reihe von digitalen Gattern, die vor dem Multiplexer angeordnet sind, verringert.
Die vorliegende Erfindung stellt daher eine aktive ansteuer­ bare digitale Verzögerungsschaltung zur Verfügung, in der sich die Verzögerungselemente durch Verwendung von Stromschaltern mit Eingangswiderständen zur Steuerung des Verzögerungsgrades von jedem Schalter in dem Multiplexer zusammenschließen.

Claims (6)

1. Verzögerungselement für eine aktive ansteuerbare digitale Verzögerungsschaltung, gekennzeichnet durch:
einen Stromschalter (10), an dessen Eingang ein Paar von Differenz-Eingangsspannungen (Vip, Vin) angelegt ist, und an dessen Ausgang ein Paar von verzögerten Differenz- Spannungen (Vop, Von) als Reaktion auf das Paar von Dif­ ferenz-Eingangsspannungen erhalten wird; und
eine Vorrichtung (Rd) zur Veränderung einer Kapazi­ tätsladungszeit des Stromschalters zur Bestimmung eines Ausbreitungsverzögerungsintervalles durch den Stromschal­ ter.
2. Verzögerungselement nach Anspruch 1, dadurch gekennzeichnet, daß die Veränderungsvorrichtung einen Widerstand umfaßt, der zwischen dem Eingang des Stromschalters und dem Paar von Differenz-Eingangsspannungen geschaltet ist, wobei der Wert des Widerstandes das Ausbreitungsverzögerungs­ intervall durch den Stromschalter bestimmt.
3. Multiplexer für eine aktive ansteuerbare digitale Verzögerungsschaltung, gekennzeichnet durch:
eine Vielzahl von Stromschaltern (10) in baumartiger Anordnung, wobei die Stromschalter in eine Gruppe von Eingangsstromschaltern (22) und eine Gruppe von Steuer­ stromschaltern (24) unterteilt sind und wobei Paare von Differenz-Eingangsspannungen (Vpx, Vnx) an die Eingänge der entsprechenden Eingangsstromschalter angelegt werden und ein Steuersignal (Spx, Snx) an die Eingänge der Steu­ erstromschalter angelegt wird, so daß ein Paar von ver­ zögerten Differenz-Spannungen (Vop, Von) von einem der Eingangsstromschalter, der von dem Steuersignal bestimmt wurde, abgenommen wird; und
eine Vorrichtung (Rx), die zwischen ein jedes Paar von Differenz-Eingangsspannungen und den entsprechenden Eingängen der Eingangsstromschalter geschaltet ist, um eine Kapazitätsladungszeit für jeden Stromschalter zu verändern, so daß das Ausbreitungsverzögerungsintervall durch jeden Eingangsstromschalter einen anderen Betrag hat.
4. Multiplexer nach Anspruch 3, dadurch gekennzeichnet, daß die Veränderungsvorrichtung ein Paar von Widerständen umfaßt, die zwischen ein jedes Paar von Differenz-Ein­ gangsspannungen und den entsprechenden Eingängen der Ein­ gangsstromschalter geschaltet sind, wobei ein jedes Wi­ derstandspaar einen unterschiedlichen Wert aufweist, um den unterschiedlichen Betrag des Ausbreitungsverzöge­ rungsintervalles für jeden Eingangsstromschalter zu gewährleisten.
5. Aktive ansteuerbare digitale Verzögerungsschaltung, gekennzeichnet durch:
eine Vielzahl von kaskadisch geschalteten Multi­ plexern (20), wobei der Ausgang eines jeden Multiplexers an eine Vielzahl von Stromänderungsvorrichtungen (Rd) ge­ geben wird, die zwischen dem Ausgang eines vorhergehen­ den Multiplexers und dem Eingang eines nachfolgenden Mul­ tiplexers geschaltet sind, wobei eine jede Stromverände­ rungsvorrichtung einen unterschiedlichen Stromwert aus­ gibt, wobei ein Eingangssignal (Vip, Vin) an einen ersten Multiplexer der Kaskade über eine Vielzahl von Eingängen von Stromveränderungsvorrichtungen gelegt wird, wobei ei­ ne jede Stromveränderungsvorrichtung einen unterschiedli­ chen Stromwert ausgibt, und wobei ein verzögertes Signal (Vop, Von) von einem letzten Multiplexer der Kaskade er­ halten wird, wobei eine Ausbreitungsverzögerung zwischen dem Eingangssignal und dem verzögerten Signal über einen Signalpfad zwischen dem Eingangssignal und dem verzöger­ ten Signal bestimmt wird; und
einer Vorrichtung (30) zur Auswahl, welcher Ein­ gang an jedem Multiplexer mit dem Ausgang dieses Multi­ plexers verbunden wird, um den Signalpfad festzulegen.
6. Aktive ansteuerbare digitale Verzögerungsschaltung nach Anspruch 5, dadurch gekennzeichnet, daß eine jede Stromveränderungsvorrichtung einen Widerstand umfaßt, der für jede Stromveränderungs­ vorrichtung einen unterschiedlichen Wert hat.
DE19914110340 1990-04-16 1991-03-28 Aktive ansteuerbare digitale Verzögerungsschaltung Expired - Lifetime DE4110340C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US50927390A 1990-04-16 1990-04-16

Publications (2)

Publication Number Publication Date
DE4110340A1 true DE4110340A1 (de) 1991-10-17
DE4110340C2 DE4110340C2 (de) 1993-11-25

Family

ID=24025950

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19914110340 Expired - Lifetime DE4110340C2 (de) 1990-04-16 1991-03-28 Aktive ansteuerbare digitale Verzögerungsschaltung

Country Status (3)

Country Link
JP (1) JPH04227314A (de)
DE (1) DE4110340C2 (de)
FR (1) FR2661059A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0703663A1 (de) * 1994-09-21 1996-03-27 STMicroelectronics S.r.l. Programmierbarer digitaler Verzögerungssatz
DE4327116B4 (de) * 1992-08-26 2004-07-01 Denso Corp., Kariya Programmierbare Verzögerungsschaltung

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19845115C2 (de) 1998-09-30 2000-08-31 Siemens Ag Integrierte Schaltung mit einer einstellbaren Verzögerungseinheit
JP2001339282A (ja) 2000-05-30 2001-12-07 Advantest Corp 可変遅延回路及び半導体回路試験装置
US7019576B1 (en) 2003-03-24 2006-03-28 Cypress Semiconductor Corporation Delay circuit that scales with clock cycle time
US7705600B1 (en) 2006-02-13 2010-04-27 Cypress Semiconductor Corporation Voltage stress testing of core blocks and regulator transistors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795923A (en) * 1987-11-25 1989-01-03 Tektronix, Inc. Adjustable delay circuit
US4862020A (en) * 1988-06-20 1989-08-29 Tektronix, Inc. Electronic delay control circuit having pulse width maintenance

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4129867A (en) * 1977-04-28 1978-12-12 Motorola Inc. Multi-pulse modulator for radar transponder
JPS595736A (ja) * 1982-06-30 1984-01-12 Fujitsu Ltd タイミング作成回路
JPS6089775A (ja) * 1983-08-01 1985-05-20 フエアチアイルド　カメラ　アンド　インストルメント　コ−ポレ−シヨン 自動テスト装置用のテスト期間発生器
DE3673942D1 (de) * 1985-09-27 1990-10-11 Siemens Ag Schaltungsanordnung zur kompensation des temperaturganges von gatterlaufzeiten.
US4797586A (en) * 1987-11-25 1989-01-10 Tektronix, Inc. Controllable delay circuit
GB8728495D0 (en) * 1987-12-05 1988-01-13 Int Computers Ltd Variable digital delay
US4893036A (en) * 1988-08-15 1990-01-09 Vtc Incorporated Differential signal delay circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795923A (en) * 1987-11-25 1989-01-03 Tektronix, Inc. Adjustable delay circuit
US4862020A (en) * 1988-06-20 1989-08-29 Tektronix, Inc. Electronic delay control circuit having pulse width maintenance

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DE-B.: TIETZE, U., SCHENK, Ch.: Halbleiter- Schaltungstechnik, 5. Aufl., Berlin, Springer-Verlag, 1980, S. 128-132, 327-331, 405-407 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4327116B4 (de) * 1992-08-26 2004-07-01 Denso Corp., Kariya Programmierbare Verzögerungsschaltung
EP0703663A1 (de) * 1994-09-21 1996-03-27 STMicroelectronics S.r.l. Programmierbarer digitaler Verzögerungssatz
US5670904A (en) * 1994-09-21 1997-09-23 Sgs-Thomson Microelectronics S.R.L. Programmable digital delay unit

Also Published As

Publication number Publication date
JPH04227314A (ja) 1992-08-17
FR2661059A1 (fr) 1991-10-18
DE4110340C2 (de) 1993-11-25

Similar Documents

Publication Publication Date Title
DE69124002T2 (de) Programmierbare Verzögerungsschaltung
DE4206082C1 (de)
DE3878654T2 (de) Signalverzoegerungsverfahren und einstellbare verzoegerungsschaltung.
DE3706104A1 (de) Verfahren und schaltungsanordnung zum multiplexen eines digital programmierbaren kapazitiven elements
DE1103387B (de) Bistabile Diodenschaltung
DE1541954B2 (de) Kondensator-Überladungsvorrichtung
DE3509904A1 (de) Schaltungsanordnung zur verzoegerung digitaler signale
DE3613895A1 (de) Digital/analog-umsetzer mit hoher ausgangs-compliance
DE69009807T2 (de) Breitband-Schaltmatrix für Verzögerungsausgleich und Inversionseliminierung.
EP0645785B1 (de) Elektronische Schaltung
DE3427669A1 (de) Schaltungsanordnung zur verbesserung von signaluebergaengen
DE3685836T2 (de) Interpolativer da-wandler.
DE4110340A1 (de) Aktive ansteuerbare digitale verzoegerungsschaltung
DE3012812C2 (de)
DE60122248T2 (de) D/A-Wandler des Stromaddierungstyps
DE3122986C2 (de) Injektionsstrom-gesteuerte Grundschaltung mit Josephson-Elementen
DE3017463C2 (de) Logische Schaltungsanordnung mit asymmetrischen Massenprodukt- bzw. Quantum-Interferenzschaltkreisen
DE69021625T2 (de) Breitband-Koppelfeld mit deaktivierten Koppelpunkten zur Herstellung von Vermittlungswegen.
DE3001388A1 (de) Frequenzteiler
DE2803099C3 (de) Digital-Analog-Umsetzer in integrierter Schaltungstechnik
DE2737544B2 (de) Ausgangsverstärker mit CMOS-Transistoren
DE1040594B (de) Elektronische Impulszaehlvorrichtung
DE19725587A1 (de) Frequenzmultiplizierer zum Steuern der Impulsbreite
EP0610770B1 (de) Multiplexeranordnung in Stromschaltertechnik
DE69020041T2 (de) Ladungsgekoppelte Vorrichtungen.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ST. CLAIR INTELLECTUAL PROPERTY CONSULTANTS, INC.,

R071 Expiry of right