DE2737544B2 - Ausgangsverstärker mit CMOS-Transistoren - Google Patents
Ausgangsverstärker mit CMOS-TransistorenInfo
- Publication number
- DE2737544B2 DE2737544B2 DE19772737544 DE2737544A DE2737544B2 DE 2737544 B2 DE2737544 B2 DE 2737544B2 DE 19772737544 DE19772737544 DE 19772737544 DE 2737544 A DE2737544 A DE 2737544A DE 2737544 B2 DE2737544 B2 DE 2737544B2
- Authority
- DE
- Germany
- Prior art keywords
- stage
- output
- transistors
- resistance
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
Die Erfindung bezieht sich auf einen Ausgangsverstärker nach dem Oberbegriff des Patentanspruches 1.
In monolitischen, hochintegrierten MOS-Feldeffekt-Transistor-Schaltungen werden zumeist sehr kleinflächige Transistoren eingesetzt, um einen möglichst
hohen Integrationsgrad zu erreichen. Da der Durchlaßwiderstand eines MOS-Transistors unter sonst gleichen
Bedingungen umgekehrt proportional zu seiner Flächenausdehnung ist, sind diese Transistoren dann mit
Durchlaßwiderständen von einigen 1000 Ohm bis einigen 10 000 Ohm relativ hochohmig. An den
Ausgängen von integrierten Schaltungen sind jedoch gewöhnlich wesentlich geringere Quellwiderstände in
der Größenordnung von einigen 10 ohm bis zu wenigen 100 Ohm erforderlich, damit das Umladen von bausteinexternen Lastkapazitäten genügend schnell erfolgen
und der Eingangsstrombedarf angesteuerter Schaltungen gedeckt werden kann. Die notwendige Impedanztransformation wird üblicherweise mit mehrstufigen
Inverierketten durchgeführt, wobei sich der Innenwiderstand von Stufe zu Stufe schrittweise reduziert.
Führt man diese Inverterketten unter Verwendung komplementärer MOS-Transistoren (CMOS) aus, ist die
Ruheverlustleistung vernachlässigbar. Bei einem Wechsel des Signalpegels am Eingang der Inverterkette
fließen hingegen Querströme durch die beiden gleichzeitig leitenden komplementären Transistoren in jeder
Stufe. Da der Innenwiderstand der Endstufe am niedrigsten ist, fließen hier auch die höchsten Querströme.
Die Impedanztransformation durch Inverterketten ist bekannt (vergl. NTZ 28 (1975), H. 12, S.418-420).
Verstärkerschaltungen, an die maximale Geschwindigkeitsanforderungen gestellt werden, müssen so dimensioniert werden, daß der Transformationsfaktor je Stufe
etwa gleich 3 ist. Bei einem Gesamttransformationsfaktor von 100 werden dann vier Stufen benötigt. Die
dynamische Verlustleistung wird bei diesen sehr schnellen Inverterketten hauptsächlich bei der Umladung der den Bausteinausgang belastenden Kapazitäten
verbraucht und muß in Kauf genommen werden.
ίο In vielen Fällen ist es aber gar nicht notwendig,
Ausgangsverstärker zur Impedanzwandlung so auszulegen, daß die höchstmögliche Schaltgeschwindigkeit
tatsächlich erreicht wird. Zur Reduzierung des Flächenbedarfs kann dann das gewünschte Gesamttransformaij tionsverhältnis (z. B. 100) mit weniger, z. B. zwei Stufen,
unter gleichzeitiger Erhöhung des Transformationsfaktors je Stufe erreicht werden. Da in dieser Ausführungsform der Inverterkette die Signalflanken am eingang
der Endstufe größere Übergangszeiten als in der vorher erwähnten vielstufigen Ausführungsform aufweisen,
fiicSi in der Endstufe für längere Zeit ein Querstrom, der
zwar für die Funktion der Schaltung ohne Bedeutung ist, aber einen sehr unerwünschten Anteil für Verlustleistung liefert.
Der Erfindung liegt die Aufgabe zugrunde, einen Ausgangsverstärker zur Impedanzwand'ung so auszubilden, daß beim Übergang von dem einen binären
Signalwert zum anderen durch die Endstufe kein oder nur ein sehr geringer Querstrom fließt und damit die in
der Endstufe entwickelte Verlustleistung wesentlich verringert wird. Die Verlustleistung wird dann allein
durch den über den Verstärkerausgang fließenden Strom bestimmt. Diese Aufgabe wird durch die
Merkmale im kennzeichnenden Teil des Patentanspruches 1 gelöst.
Im folgenden wird die Erfindung anhand eines in der
Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Es zeigt
Fig.2 die statischen Übertragungskennlinien der Vorstufen und
Fig.3 den Signalverlauf an einigen Punkten des Ausgangsverstärkers.
In Fig. 1 ist der Ausgangsverstärker gemäß der Erfindung dargestellt, in dem die beiden komplementären MOS-Transistoren TPI und TN3 der Endstufe
durch getrennte Invertervorstufen angesteuert werden. Die beiden Vorstufen, die in an sich bekannter Weise
aus den jeweils in Serie zwischen den Polen Vdd und VSs
einer Versorgungsspannungsquelle geschalteten komplementären MOS-Transistoren TPi und TNi bzw.
TPl und TN2 gebildet sind, werden durch das an der Eingangsklemme fanliegende Steuersignal gleichzeitig
gesteuert. Im Gegensatz zu der Auslegung bekannter Ί5 Inverterstufen, bei denen die Durchlaßwiderstände
(Innenwiderstände) der beiden komplementären MOS-Transistoren gleich sind, werden nunmehr die beiden
Transistoren so dimensioniert, daß ihre Durchlaßwiderstände wesentlich voneinander abweichen. Im einzelnen
hii gilt, daß der Durchlaßwiderstand des p-Kanal-Transistors TPi in der ersten Vorstufe kleiner als der
Durchlaßwiderstand des zugehörigen n-Kanal-Transistors TNi und der Durchlaßwiderstand des p-Kanal-Transistors TP2 in der zweiten Vorstufe größer als der
Durchlaßwiderstand des n-Kanal-Transistors TN2 ist.
Durch die Festlegung der unterschiedlichen Durchlaßwiderstände der beiden Transistoren in jeder Vorstufe
in einem gegenläufigen Sinn wird erreicht, daß die von
den Ausgangssignalen der Vorstufen gesteuerten Transistoren 7P3 und 77V3 der Endstufe nicht mehr
gleichzeitig leitend werden. Es ist zweckmäßig, das Verhältnis der Durchlaßwiderstände und Vorstufentransistoren
etwa in den Grenzen zwischen 1 zu 5 und 1 zu 20 zu wählen. Bei einem Widerstandsverhältnis
unterhalb der ersten Grenze wird der Querstrom nicht mehr sicher unterdrückt Der zweite Grenzwert stellt
einen Kompromiß aus den einander entgegenstehenden Forderungen nach niedriger Signallaufzeit und geringen to
Querströmen in den Vorstufen dar.
Die F i g. 2 zeigt die statischen Übertragungskennlinien der Vorstufen, d. h. die Ausgangsspannungen Uz
der Inverter auf den beiden Verbindungsleitungen Zl und Z2 in Abhängigkeit von der Spannung Ue am ΐϊ
Eingang E Dabei ist vorausgesetzt, daß die Änderungen der Eingangsspannung so langsam vor sich gehen, daß
Ladevorgänge kapazitiver Belastungen keine Rolle mehr spielen. Weiterhin ist angenommen, daß der eine
Pol Vss der Betriebsspannungsquelle a's Bezugspoten- 2u
tial dient. Aus der Fig.2 ist ersichtlich, daß der
Übergangsbereich der Spannung am Vorstufenausgang ZX gegenüber dem Mittelwert VW2 der Eir.gangsspannung
zu höheren Werten, der Übergangsbereich der Spannung am Vorstufenausgang Z2 dagegen zu
niederen Werten der Eingangsspannung hin verschoben ist. Da die Transistoren TP3 und 77V3 der Endstufe
wieder ihren Übergangsbereich bei der Spannung VddI2 haben, bedeutet das Aufspalten der Übertragungskennlinien
der beiden Vorstufen, daß in dem von t» den beiden Kennlinien eingeschlossenen, schraffierten
Bereich keiner der beiden Endstufen Transistoren leitend sein kann. Oberhalb des schraffierten Bereichs
leitet nur der Transistor TP3, unterhalb nur der Transistor TN 3. v>
Im dynamischen Betrieb führen die unterschiedlichen Schaltschwellen der Vorstufen dazu, daß diese beim
Übergang der Eingangsspannung Ue von dem einen
Binärwert zum anderen zu verschiedenen Zeiten zu schalten beginnen. Zudem sind auch die auf den -"'
Verbindungsleitungen Zl und Z2 auftretenden Signal-Übergänge
verschieden steil, entsprechend den unterschiedlichen Zeitkonstanten, die durch die Eingangskapazitäten
der Endstufentransistoren und die abweichenden Durchlaßwiderstände der Transistoren der Vorstufen
bestimmt sind. Beide Effekte führen dazu, daß die Endstufentransistoren schnell ausgeschaltet, aber nur
langsam eingeschaltet werden.
Die geschilderten Vorgänge beim dynamischen Betrieb sind in Fig.3 in Form von Impulsdiagrammen
dargestellt jeweils in Abhängigkeit von der Zeit t zeigt das erste Diagramm den Verlauf der Eingangsspannung
Ue, das zweite Diagramm den Verlauf der Signalspannung Uz 2 an der Verbindungsleitung Z2 und das dritte
Diagramm den Verlauf der Signalspannung Uz ι an der Verbindungsleitung ZX. Wie aus der Fig.3 ersichtlich
ist, setzt die Änderung der Signalspannung Uz 2 kurz vor dem Zeitpunkt ein, in dem die Eingangsspannung Lfeden
halben Spannungshub durchläuft Die Signalspannung Uz 1 beginn! sich kurz nach diesem Zeitpunkt zu
verändern. Entsprechend der Ta'/j-.che, daß der
nunmehr leitende Transistor TTv 2 ve-gieichsweise
niederohmig ist, ist auch die Zeitdauer At X für den Übergang der Signalspannung Uz 2 vergleichsweise
gering. Da der kurz danach ebenfalls durchlässig gewordc/e Transistor TjVI jedoch hochohmig ist,
dauert auch die Übergangszeit At 2 der Signalspannung Uz 1 wesentlich langer. Es ergibt sich daraus, daß die
Zeitpunkte, in denen die Signalspannungen auf den beiden Verbindungsleitungen Zl und Z 2 ihre halbe
Amplitude (durch Kreuze markiert) durchlaufen, deutlich voneinander verschieden sind. Dementsprechend
schalten auch die beiden Endstufentransistoren zu verschiedenen Zeiten. Die gleichen Zeitverzögerungen
treten auch bei der Beendigung des Eingangsimpulses auf. Da jedoch die Zuordnung der Verzögerungszeiten
zu den Signalspannungen auf den beiden Vcrbindungsleitungen Z1 und Z2 gerade umgekehrt ist, sind auch in
diesem Fall die Endstufentransistoren nicht gleichzeitig durchlässig gesteuert. Damit kann sich auch kein
Querstrom ausbilden.
Hierzu 2 Blatt Zeichnungen
Claims (2)
- Patentansprüche:J. Ausgangsverstärker zur Impedanzwandlung mit Vorstufen und einer niederohmigen Endstufe aus je zwei komplementären MOS-Feldefiekttransistoren, die zwischen den Polen einer Versorgungsspannungsquelle in Serie geschaltet sind, wobei die Stufenausgangssignale an den Verbindungspunkten der komplementären Feldeffekttransistoren abnehmbar sind und jeweils beide Transistoren der Vorstufen gemeinsam durch ein Steuersignal steuerbar sind, dadurch gekennzeichnet, daß zwei durch das Eingangssignal gemeinsam gesteuerte Vorstufen (TPi, TNi bzw. TP2, TN2) vorgesehen sind, daß die Steuerelektrode des einen Transistors (TP3) der Endstufe an den Stufenausgang der einen Vorstufe (TPi, TNi) und die Steuerelektrode des anderen Transistors (TN 3) der Endstufe an den Stufenausgang der anderen Vorstufe (W 2, 77V 2) angeschlossen ist und daß der Durchlaßwiderstand des ρ-Kanal-Transistors (TPi) in der den p-Kanal-Transistor TP3) der Endstufe steuernden Vorstufe und der Durchlaßwiderstand des n-Kanal-Transistors (TN2) in den den n-Kanal-Transistor (TN 3) der Endstufe steuernden Vorstufe kleiner ist als der Durchlaßwiderstand des jeweils anderen Transistors (TN 1 bzw. TP2) in der ersten und zweiten Vorstufe.
- 2. Ausgangsverstärker nach Anspruch I, dadurch gekennzeichnet, daß das Verhältnis der Durchlaßwiderstände de·-Transistoren in den Vorstufen 1 zu 5 bis 1 zu 20 beträgt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19772737544 DE2737544B2 (de) | 1977-08-19 | 1977-08-19 | Ausgangsverstärker mit CMOS-Transistoren |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19772737544 DE2737544B2 (de) | 1977-08-19 | 1977-08-19 | Ausgangsverstärker mit CMOS-Transistoren |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2737544A1 DE2737544A1 (de) | 1979-02-22 |
DE2737544B2 true DE2737544B2 (de) | 1979-06-21 |
Family
ID=6016856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772737544 Withdrawn DE2737544B2 (de) | 1977-08-19 | 1977-08-19 | Ausgangsverstärker mit CMOS-Transistoren |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2737544B2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0397241A1 (de) * | 1989-05-09 | 1990-11-14 | Koninklijke Philips Electronics N.V. | Treiber für Hochvolt-Halbbrücken-Schaltkreise |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4421994A (en) * | 1981-11-02 | 1983-12-20 | Ibm Corporation | High speed line driver with ground output capability |
EP0082208B1 (de) * | 1981-12-17 | 1985-11-21 | Deutsche ITT Industries GmbH | Integrierter CMOS-Schaltkreis |
KR920006438B1 (ko) * | 1985-04-22 | 1992-08-06 | 엘 에스 아이 로직 코포레이션 | 슬루 레이트(slew rate)가 제어되는 고속 CMOS 버퍼 |
EP0262412A1 (de) * | 1986-09-01 | 1988-04-06 | Siemens Aktiengesellschaft | Lastangepasster Taktgenerator in CMOS-Schaltungen |
DE3708499A1 (de) * | 1987-03-16 | 1988-10-20 | Sgs Halbleiterbauelemente Gmbh | Digitale gegentakt-treiberschaltung |
JPH0217719A (ja) * | 1988-07-06 | 1990-01-22 | Toshiba Corp | 雑音除去回路 |
DE10002850C2 (de) * | 2000-01-24 | 2002-02-14 | Infineon Technologies Ag | Schaltung zur Umsetzung eines Paars aus differenziellen Signalen in ein Eintaktsignal |
-
1977
- 1977-08-19 DE DE19772737544 patent/DE2737544B2/de not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0397241A1 (de) * | 1989-05-09 | 1990-11-14 | Koninklijke Philips Electronics N.V. | Treiber für Hochvolt-Halbbrücken-Schaltkreise |
Also Published As
Publication number | Publication date |
---|---|
DE2737544A1 (de) | 1979-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69716970T2 (de) | Einstellbare Ausgangstreiberschaltung | |
DE3689296T2 (de) | Ausgangsschaltung mit Pegelstabilisierung. | |
DE69221109T2 (de) | Digital gesteuertes CMOS-Verzögerungsgatter | |
DE2555297C2 (de) | Digitalschaltung mit Feldeffekttransistoren | |
DE69124002T2 (de) | Programmierbare Verzögerungsschaltung | |
DE68912640T2 (de) | Ausgangsschaltung für eine integrierte Halbleiterschaltung mit reduziertem Speiseleitungsrauschen. | |
DE3904901C2 (de) | ||
DE2625007C3 (de) | Adressenpufferschaltung für Halbleiterspeicher | |
DE69411217T2 (de) | Verzögerungsschaltung zum Verzögern von differentiellen Signalen | |
DE3246213A1 (de) | Regelverstaerker | |
DE3784285T2 (de) | Integrierte komplementaere mos-schaltung. | |
DE69218746T2 (de) | Einschalt-Rücksetzschaltung | |
DE69416661T2 (de) | Digital Analogwandler | |
DE102006053322B3 (de) | Bufferketten-Treiber | |
DE4002871A1 (de) | Verstaerkerausgangsstufenschaltung geringer leistung | |
DE19536217A1 (de) | Stromgesteuerte Logikschaltung | |
DE69804412T2 (de) | Tristate-Ausgangsschaltung | |
DE10149585A1 (de) | Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie Verfahren zum Betrieb einer Verzögerungseinrichtung | |
DE4236072A1 (de) | Treiberschaltung zur erzeugung digitaler ausgangssignale | |
DE2737544B2 (de) | Ausgangsverstärker mit CMOS-Transistoren | |
DE2835692B2 (de) | Binäres logisches ODER-Glied für programmierte logische Anordnungen | |
DE4213357C1 (en) | Wideband power amplifier using parallel transistors - has input circuit between successive input line sections and respective transistors for distributing input load | |
DE2552849C3 (de) | Logische Schaltung | |
DE2450882A1 (de) | Komplementaere mos-logische schaltung | |
DE3741029C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
8239 | Disposal/non-payment of the annual fee |