DE4100052C2 - Schaltung für den Sensorverstärker eines Halbleiterspeichers - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine Schaltung gemäß dem Oberbegriff des Anspruchs 1.

Im allgemeinen enthält ein Halbleiterspeicher einen Teil zum Speichern von Daten (d. h. Speicherzellengruppen) einen Wählteil zum wahlweisen Speichern und/oder Auslesen von Daten in und/oder aus einem adressierten Speicherplatz (d. h. Dekodierer) einen Sensorteil zum Ermitteln des Signalzustands der Eingangs/Ausgangsdaten (d. h. Sensorverstärker), und einen Teil zum Fortleiten der Daten (d. h. Datenbus). Gegenwärtig betreffen die wesentlichen Probleme bei einem solchen Halbleiterspeicher die Erzielung einer großen Datenspeicherkapazität, die Vergrößerung der Betriebsgeschwindigkeit und die Verminderung des unerwünschten Stromverbrauchs.

Darüber hinaus verstärkt der Teil zum Ermitteln des Signalzustands der Eingangs/Ausgangsdaten, d. h. der Sensorverstärker, die aus einer ausgewählten Speicherzelle mittels einer Spannungsdifferenz ausgelesenen und dann zu einem Datenausgabepuffer abgegebenen Daten. Die Betriebsleistung des Speichers hängt daher davon ab, ob der Sensorverstärker innerhalb der optimalen Zeit richtig arbeitet oder nicht.

Aus der US-PS 49 72 374 ist eine Halbleiterspeicheranordnung bekannt mit mehreren Verstärkerstufen, welche die Ausgangssignale der Speicherzellen verstärken. Die Verstärkerstufen werden nach Maßgabe eines Steuersignals abgeschaltet, um den Stromverbrauch der Halbleiterspeicheranordnung zu verringern. Wenn eine Detektorschaltung ein Adreßübergangssignal erkennt, werden die Verstärkerstufen angeschaltet, um das Ausgangssignal entsprechend zu verstärken. Ein solches stabiles Ausgangssignal, welches an den Ausgangstreiber geliefert wird, wird von einer weiteren Detektorschaltung erkannt, die ein Steuersignal erzeugt, das ein Abschalten der Verstärkerstufen, welche jetzt nicht mehr benötigt werden, bewirkt.

Die EP 0 090 590 B1 beschreibt eine Halbleiterspeicheranordnung mit einer Vielzahl von Speicherzellen, einem Sensorverstärker, einem Datenverriegelungsschaltkreis sowie einem Ausgangspuffer. Aus dem Spalten- und Zeilenadreßsignal erzeugt ein Detektorschaltkreis ein Steuersignal für den Datenverriegelungsschaltkreis. Dadurch wird das Potential der Datenleitungen in dem Datenverriegelungsschaltkreis solange stabilgehalten, bis die Daten aus dem Ausgangspuffer ausgelesen sind.

Die US-PS 46 53 027 bezieht sich auf eine Halbleiterspeichervorrichtung mit einem Sensorverstärker und einem dazu in Serie geschalteten Ausgangspuffer. Zwischen dem Verstärker und dem Ausgangspuffer sind Schaltmittel vorgesehen, welche ein Taktsignal erhalten, um den Ausgangspuffer nach Erhalt der Daten vom Verstärker zu isolieren. Dadurch wird das Potential auf den Datenleitungen konstant gehalten, wodurch der Ausgangspuffer die Funktion einer Datenverriegelungsschaltung erhält.

Bezugnehmend auf Fig. 1 zur schematischen Darstellung des Aufbaus eines üblichen Halbleiterspeichers werden die Adreßsignale, die durch den Adreßpuffer 200 auf einen CMOS-Pegel umgewandelt werden (d. h. der logisch hohe Zustand ist fünf Volt und der logisch niedrige Zustand ist Null Volt) werden den Reihen- und Spaltendekodierern 300 und 400 zugeleitet, die eine Speicherzelle aus der Speicherzellengruppe 100 auswählen. Die aus einer ausgewählten Speicherzelle entnommenen Daten werden über den Sensorverstärker 600, die Datenverriegelungsschaltung 700 und den Datenausgabepuffer 800 zu dem I/O-Anschluß 900 abgegeben. Ein Adreßübergangsdetektor (ATD) zum Aufnehmen des Signals des Adreßpuffers 200 ermittelt den Übergang des Adreßsignals, um die Eingabe/Ausgabe des Sensorverstärkers 600 und der Datenverriegelungsschaltung 700 zu steuern. Das Ausgangssignal des ATD 500, d. h. das Adreßübergangsdetektorsignal, wird zur Steuerung der Datenleitungen zwischen dem Sensorverstärker 600 und der Datenverriegelungsschaltung 700 verwendet, wie in Fig. 2 gezeigt.

Bezugnehmend auf Fig. 2 sind ein Paar Übertragungs-PMOS-Transistoren 63 und 64 in einem Paar Datenleitungen 61 und 62 dargestellt, die zwischen dem Sensorverstärker 600 und der Datenverriegelungsschaltung 700 angeordnet sind. Die Gates der Übertragungstransistoren sind mit dem Ausgangssignal des ATD 500 verbunden.

Ein solches konventionelles System zum Steuern des Ausgangs des Sensorverstärkers 600 durch Verwendung des ATD 500 kann die folgenden zwei Probleme aufwerfen:

• 1. Im Falle, daß der Sensorverstärker 600 selbst nach Erzeugung der Daten ständig freigeschaltet ist, dann ruft die Spannungsschwingung vom logisch niedrigen Zustand zum logisch hohen Zustand oder umgekehrt im I/O-Anschluß 900 beim Durchlauf von Daten durch den Anschluß 900 eine Störung hervor, die den Sensorverstärker 600 beeinträchtigen kann.
• 2. Wenn der Sensorverstärker 600 durch das ATD-Signal nach Erzeugung der Daten gesperrt wird, ergibt sich doch eine Verzögerung zwischen der Datenausgabe und der Sperrung des Sensorverstärkers 600, in der dieser noch aktiv ist, so daß durch diese Verzögerung die Verminderung des Stromverbrauchs entsprechend beschränkt ist.

Der Zeitpunkt, zu welchem der Sensorverstärker Ausgangsdaten erzeugt, muß daher von dem Zeitpunkt getrennt sein, zu welchem die Daten schließlich am I/O-Anschluß erscheinen, damit die Störungen vermieden werden, die an diesem Anschluß erzeugt werden und zum Sensorverstärker gelangen können, und um den Stromverbrauch während des Betriebs des Sensorverstärkers 600 zu vermindern.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Schaltung für den Sensorverstärker eines Halbleiterspeichers anzugeben, welche eine Rückkopplung von Störungen an einem Datenausgangsanschluß auf den Sensorverstärker verhindert.

Diese Aufgabe wird durch eine Schaltung mit den kennzeichnenden Merkmalen des Patentanspruchs 1 gelöst.

Bevorzugte Ausführungsformen sind in den Unteransprüchen beschrieben.

Die vorliegende Erfindung wird nun detailliert unter Bezugnahme auf die Zeichnungen näher erläutert.

Fig. 1 zeigt ein Blockschaltbild zur Darstellung eines allgemeinen Halbleiterspeichers;

Fig. 2 zeigt ein Schaltbild zur Erläuterung der üblichen Einrichtungen zum Steuern des Ausgangs eines Sensorverstärkers;

Fig. 3 zeigt die erfindungsgemäße Schaltung;

Fig. 4A und 4B zeigen das innere Schaltungsdiagramm der EXKLUSIV-oder-Schaltung in Fig. 3 und der Wahrheitstabelle der XNOR-Schaltung, und

Fig. 5 ist ein Zeitdiagramm des Betriebsablaufs in der erfindungsgemäßen Schaltung.

Fig. 3 zeigt eine Sensorverstärkerausgangssteuerschaltung 610 zum Steuern des Ausgangs eines Sensorverstärkers 600 gemäß einer Ausführungsform der vorliegenden Erfindung. Dieselben Bezugszeichen werden für dieselben Teile verwendet, die in den Fig. 1 und 2 bereits erläutert worden sind. Die Sensorverstärkerausgangssteuerschaltung 610 ist zwischen den Sensorverstärker 600 und die Datenverriegelungsschaltung 700 geschaltet.

Zwischen zwei Datenleitungen 601 und 602 der Sensorverstärkerausgangssteuerschaltung 610 ist ein PMOS-Transisotor 620 geschaltet, um die Datenleitungen zu symmetrieren, wobei dessen Gate ein Datenleitungssymmetriersignal 603 empfängt, das ein Signal sein kann, das in einem üblichen Halbleiterspeicher verwendet wird. Die jeweiligen Datenleitungen 601 und 602 haben Inverter 630 und 640 und Übertragungs-PMOS-Transistoren 650 und 660.

Ein erster Verbindungsknoten 605, der zwischen dem Inverter 630 und dem Übertragungs-PMOS-Transistor 650 angeordnet ist und ein zweiter Verbindungsknoten 606, der zwischen dem Inverter 640 und dem Übertragungs-PMOS-Transistor 660 angeordnet ist, sind mit jedem Eingangsanschluß einer EXKLUSIV-NOR-Schaltung (XNOR) 670 verbunden. Der Ausgang 607 der XNOR-Schaltung 670 und ein ATD-Signal 604 sind jeweils einer NOR-Schaltung 680 zugeführt, deren Ausgang 608 dem Sensorverstärker 600 und den Gates der Übertragungstransistoren 650 und 660 zugeführt ist.

Bezugnehmend auf die Fig. 4A und 4B zur Darstellung eines detaillierten inneren Schaltungsdiagramms der XNOR-Schaltung 670 nach Fig. 3 und der Wahrheitstabelle gemäß dieser Schaltung arbeitet die XNOR-Schaltung zum alternierenden Betrieb der Übertragungsgates 673 und 674, um ständig ein Signal vom logischen Zustand "1" zu erzeugen, wenn beide Eingänge 605 und 606 gleichförmig auf logisch "0" oder "1" sind, während sie ein Signal vom logischen Zustand "0" nur dann erzeugen, wenn die zwei Eingänge unterschiedliche logische Zustände aufweisen.

Bezugnehmend auf Fig. 5 stellt das Bezugszeichen A die Spannungszustände der Datenleitungen 601 und 602 dar, die mit dem Ausgang des Sensorverstärkers 600 verbunden sind, das Bezugszeichen B bezeichnet ein Datenleitungssymmetriersignal 603, C bezeichnet die Ausgangsspannung der ersten und zweiten Verbindungsknoten 605 und 606 und D bezeichnet die Ausgangsspannung der XNOR-Schaltung 670, während E die Ausgangsspannung der NOR-Schaltung 680 und F der Pegel des ATD-Signals 604 sind.

Der Betriebsablauf einer Ausführungsform der vorliegenden Erfindung wird nun unter Bezugnahme auf Fig. 5 erläutert.

Das Datenleitungsausgleichssignal 603 in Fig. 3 ist ein Signal, das freigeschaltet wird, wenn ein Adreßsignal einen Übergang in ATD (nicht dargestellt) macht, wie es das ATD-Signal 604 macht. Der Sensorverstärker 600 und die Übertragungstransistoren 650 und 660 sind sämtlich freigeschaltet, wenn der Ausgang 608 (E) der NOR-Schaltung 680 sich in logisch "niedrigem" Zustand befindet.

Wenn das Datenleitungsausgleichssignal 603 (B) logisch "niedrig" wird, dann wird der Ausgleichs-PMOS-Transistor 620 eingeschaltet, um das Paar Datenleitungen 601 und 602 auf den Pegel von 1/2.Vcc auszugleichen. Der Sensorverstärker 600 ermittelt und verstärkt die Spannung der Speicherzellen, die gemäß dem Übergang eines Adreßsignals ausgewählt sind, die Datenleitungen 601 und 602 werden für den nächsten Betrieb des Sensorverstärkers nach Erzeugung des ersten Ausgangs desselben ausgeglichen. Dieser Betrieb kann der gleiche sein wie bei einem konventionellen Speicher.

Wenn die Datenleitungen 601 und 602 auf den Pegel von 1/2.Vcc ausgeglichen sind, erhalten die Signale, die durch die Inverter 630 und 640 zu den ersten und zweiten Verbindungsknoten 605 und 606 gelangen, den korrigierten logischen "niedrigen" Zustand, weil die Inverter 630 und 640 den Eingangsübergangspegel vom logischen "hohen" Zustand gegenüber dem Pegel von 1/2.Vcc haben.

Wenn die Spannungen der ersten und zweiten Verbindungsknoten 605 und 606 auf logisch "niedrigem" Zustand sind, dann wird der Ausgang 607 (D) der XNOR-Schaltung 670 logisch "hoch", wie in den Fig. 4A und 4B gezeigt. Die NOR-Schaltung 680 erzeugt einen Ausgang (E) von logisch "niedrigem" Zustand, der dem Sensorvertärker 600 und den Gates der Übertragungstransistoren 650 und 660 zugeführt wird. Der Sensorverstärker 600 wird daher in Betrieb gesetzt, und die Übertragungstransistoren 650 und 660 verbinden den Sensorverstärker 600 mit der Datenverriegelungsschaltung 700. In diesem Falle werden die Datenleitungen 601 und 602 (A) ausgeglichen, um den Ausgang der Datenverriegelungsschaltung 700 in einen schwimmenden Zustand zu versetzen, so daß der Sensorverstärker 600 nicht durch die Störungen beeinträchtigt wird, die von dem I/O-Anschluß hervorgerufen werden, selbst wenn er während dieser Zeit betrieben wird.

Anschließend wird das Datenleitungsausgleichssignal 603 (B) logisch "hoch", so daß der Ausgang des Sensorverstärkers 600 als ein effektives Spannungssignal in den Datenleitungen 601 und 602 (A) erscheint. Die Signale, die durch die Inverter 630 und 640 laufen, versetzen die Spannungen an den ersten und zweiten Knoten 605 und 606 in den logisch "hohen" bzw. "niedrigen" Zustand, oder umgekehrt. Der Ausgang 607 (D) der XNOR-Schaltung 670 wird daher logisch "niedrig". Zu diesem Zeitpunkt befindet sich das ATD-Signal 604 (F) auf logisch "niedrigem" Zustand, und der Ausgang 608 (E) der NOR-Schaltung 608 wird logisch "hoch".

Da das ATD-Signal 604 (F) ein Signal ist, das von der Ermittlung eines Zustandes erzeugt wird, wonach ein äußeres Adreßsignal einen Übergang ausführt, um Daten aus einer ausgewählten Speicherzelle zu entnehmen, wird eine Sperre nur während der Zeitdauer zwischen dem Ende und dem Beginn der Datenausgabe in den Datenleitungen 601 und 602 erzeugt.

Folglich, da der Ausgang 608 (E) der NOR-Schaltung 680 in logisch "hohem" Zustand ist, werden der Sensorverstärker 600 und die Übertragungstransistoren 650 und 660 gesperrt. Das bedeutet, sobald der Sensorverstärker 600 die abgerufenen Daten erzeugt, wird er gesperrt und gegen den Ausgang vom I/O-Anschluß blockiert, weil die Übertragungstransistoren 650 und 660 ausgeschaltet sind. In der Zwischenzeit sind die abgerufenen Daten im ausgeschalteten Zustand der Übertragungstransistoren 650 und 660 bereits in der Datenverriegelungsschaltung 700 gespeichert worden.

Weiterhin wird das ATD-Signal 604 (F) in logisch "hohem" Zustand gehalten, wenn das Adreßsignal einen Übergang in einem Abrufzyklus ausführt, was zur Folge hat, daß der Ausgang 608 (E) der NOR-Schaltung 680 konstant auf logisch "niedrigem" Zustand ist. Nur bis der Ausgang 607 (D) der XNOR-Schaltung 670 erzeugt wird im Hinblick auf die Tatsache, daß der Ausgang des Sensorverstärkers 600 die effektiven abgerufenen Daten liefert, wird der Sensorverstärker durch den I/O-Anschluß beeinträchtigt. Zum Zeitpunkt, zu welchem der Ausgang 607 (D) der XNOR-Schaltung 670 die effektiven Ausgangsdaten des Sensorverstärkers ermittelt, wird dann der Ausgang 608 (E) der NOR-Schaltung 680 bestimmt, damit der Ausgang des Sensorverstärkers 600 in geeigneter Weise gesteuert wird.

Wie oben erläutert, ermittelt die erfindungsgemäße Schaltung die effektiven Ausgangsdaten des Sensorverstärkers, um den Sensorverstärker zu sperren und den Ausgang des Sensorverstärkers gegenüber dem Ausgangsendanschluß, beispielsweise den I/O-Anschluß, zu isolieren, um damit den Stromverbrauch des Sensorverstärkers zu minimieren und den Sensorverstärker gegen Störungen zu schützen, die von dem I/O-Anschluß erzeugt werden.

Claims (4)

1. Schaltung für den Sensorverstärker in einem Halbleiterspeicher, mit einem Sensorverstärker, um die aus einer ausgewählten Speicherzelle abgerufenen Daten zu ermitteln und zu verstärken, mit einem Eingabe/Ausgabe-(I/O) Anschluß und einer Datenverriegelungsschaltung, die mit dem I/O-Anschluß verbunden ist,
einer Sensorverstärkerausgangsermittlungseinrichtung (670) zum Ermitteln des Zustandes eines Datenpaares (601, 602), das von dem Sensorverstärker ausgegeben wird;
einer Steuersignalerzeugungseinrichtung (680) zum Aufnehmen eines Adreßübergangsdetektorsignals und des Ausgangssignals von der Sensorverstärkerausgangsermittlungseinrichtung (670), um ein gegebenes Steuersignal zu erzeugen, wenn ein Paar von Datenausgängen des Sensorverstärkers unterschiedliche logische Zustände hat, wodurch der Ausgang der Steuersignalerzeugungseinrichtung (680) zum Sensorverstärker rückgekoppelt wird,
dadurch gekennzeichnet,
daß die Schaltung eine Übertragungseinrichtung (650, 660) aufweist, die zwischen den Sensorverstärker (600) und die Datenverriegelungsschaltung (700) geschaltet ist und daß das Steuersignal der Steuersignalerzeugungseinrichtung (680) gleichzeitig den Sensorverstärker und die Übertragungseinrichtung (650, 660) sperrt.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Sensorverstärkerausgangsermittlungseinrichtung (670) eine EXKLUSIV-NOR-Schaltung zum Aufnehmen des Datenausgangspaares ist.

3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Steuersignalerzeugungseinrichtung (680) eine NOR-Schaltung zur Aufnahme des Ausgangs der Sensorverstärkerausgangsermittlungseinrichtung (670) und des Adreßübergangsdetektorsignals ist.

4. Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zwischen den Leitungen des Datenpaares (600, 602) Ausgleichsschaltmittel (620) vorgesehen sind, welche in Antwort auf ein Datenleitungsausgleichssignal (603) die unterschiedlichen Spannungszustände auf den Leitungen des Datenpaares ausgleichen.