DE4018754A1

DE4018754A1 - Schaltung zur begrenzung der signalanstiegsgeschwindigkeit von ausgangssignalen integrierter schaltkreise

Info

Publication number: DE4018754A1
Application number: DE19904018754
Authority: DE
Inventors: Oliver Fischer; Hans-Peter Klose
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1990-06-12
Filing date: 1990-06-12
Publication date: 1991-12-19
Also published as: WO1991020129A1

Description

Stand der Technik

Die Erfindung betrifft eine Schaltung zur Begrenzung der Sig nalanstiegsgeschwindigkeit von Ausgangssignalen integrierter Schaltkreise.

Ausgangstransistoren von integrierten Schaltungen werden übli cherweise so ausgelegt, daß mit einer geforderten, maximalen, kapazitiven Last und einer geforderten, zugeordneten Signalan stiegszeit gearbeitet werden kann. Dies führt dazu, daß bei einer kleineren, kapazitiven Belastung sehr steilflankige Aus gangssignale entstehen, das heißt, daß die Signalanstiegsge schwindigkeit abhängig von der kapazitiven Belastung ist.

Solche steilflankige Ausgangssignale enthalten einen erhebli chen, hochfrequenten Spannungsanteil, der bei modernen Steuer geräten oder anderen elektronischen Geräten das abgestrahlte Störspektrum erhöht und die elektromagnetische Verträglich keit ungünstig beeinflußt.

Eine Maßnahme zur Verringerung der von einem Gerät emittier ten Störstrahlung besteht in der Begrenzung der Anstiegsge schwindigkeit von Signalen, insbesondere von digitalen Signa len, die verschiedene integrierte Schaltungen eines Steuerge räts verbinden. Durch diese an sich bekannte Maßnahme wird der in den Ausgangssignalen enthaltene, hochfrequente Spannungsanteil erheblich reduziert.

Dazu sind verschiedene, externe Maßnahmen, das heißt Zusatz maßnahmen, die nicht unmittelbar im integrierten Schaltkreis enthalten sind, zur Begrenzung der Signalanstiegsgeschwindig keit bekannt:

Es ist bekannt, die Ausgänge von integrierten Schaltungen mit externen Kondensatoren kapazitiv zu belasten. Die Lastabhän gigkeit bleibt auch hier erhalten.

Weiter sind externe Treiberbausteine bekannt, welche unmittel bar am Ausgang des integrierten Schaltkreises angeordnet wer den und die Signalanstiegsgeschwindigkeit begrenzen.

Weiter ist es bekannt, durch software-gesteuertes Parallel schalten von Treibertransistoren die Treiberstärke im Schalt kreis zu programmieren. Auch hier bleibt die Lastabhängigkeit für die jeweilige Treiberstärke erhalten.

Die vorstehend genannten Softwaremaßnahmen bzw. die Beschal tungen mit externen Bauteilen ist aufwendig, wobei dennoch eine Lastabhängigkeit erhalten bleibt, so daß die Schaltung nicht in der Lage ist, sich auf während des Betriebes wech selnde, kapazitive Lasten einzustellen und eine vorgegebene Signalanstiegsgeschwindigkeit beizubehalten.

Vorteile der Erfindung

In der erfindungsgemäßen Schaltung wird ein Referenzsignal er zeugt und das Ausgangssignal entsprechend nachgeführt und zu dem durch ein Differenzierglied die Signalanstiegsgeschwindig keit des Ausgangssignals bestimmt und daraus ein Korrektursig nal für die Nachführung des Ausgangssignals abgeleitet. Da durch ist die Schaltung in der Lage, Ausgangssignale mit defi nierter Anstiegsgeschwindigkeit (Slewrate) zu erzeugen. Die Schaltung kann auf einem integrierten Schaltkreis mit Kompo nenten der digitalen Signalverarbeitung integriert werden.

Die Lastabhängigkeit der Signalanstiegsgeschwindigkeit der Ausgangssignale wird für einen großen, kapazitiven Lastbe reich eliminiert, ohne spezielle Software oder externe Hard ware einsetzen zu müssen. Die IC-Ausgangsspannung folgt bei einem Signalwechsel einer intern erzeugten Referenzflanke, die unabhängig von der externen Beschaltung ist. Dadurch ist die Schaltung in der Lage, sich auf während des Betriebes wechselnde, kapazitive Lasten einzustellen und eine vorgege bene Signalanstiegsgeschwindigkeit beizubehalten.

Durch Differenzieren der Ausgangsspannung mit Hilfe des Diffe renzierglieds wird ein Korrektursignal gebildet, welches die Verstärkerausgangsspannung so korrigiert, daß ein zu schnel ler Anstieg des Ausgangssignals, wie er ohne diese Korrektur maßnahme im Anlaufbereich (Ausgangsspannung < 1,5 V; 10 bis 20 ns) auftreten würde, verhindert wird.

Durch Einsatz der Schaltung in integrierten Schaltkreisen ist eine Verringerung der Störstrahlung erreichbar. Damit wird ein Beitrag zur Funktionssicherheit von Steuergeräten gelei stet. Weiter können gegebenenfalls notwendige Maßnahmen zur Aufbereitung von Eingangssignalen an integrierten Schaltun gen, z. B. durch Ausfiltern von Störsignalen, entfallen oder reduziert werden.

Es sind dazu keine speziellen, aufwendigen Hardwaremaßnahmen notwendig, was zu einer Verringerung der notwendigen Bauele mentezahl und somit ebenfalls zur Erhöhung der Funktions sicherheit beiträgt. Spezielle Softwaremaßnahmen sind eben falls nicht erforderlich.

Zeichnung

Die Erfindung wird anhand der Zeichnung näher erläutert.

Es zeigen:

Fig. 1 ein Prinzipschaltbild einer Schaltung zur Begrenzung der Signalanstiegsgeschwindigkeit von Ausgangssignalen integrierter Schaltkreise,

Fig. 2 eine konkrete Ausführung einer Schaltung entsprechend dem Prinzipschaltbild nach Fig. 1.

In Fig. 1 ist eine im wesentlichen spiegelbildlich gleiche Schaltung bestehend aus einem oberen Teil für steigende Flan ken und einen unteren Teil (mit umgekehrten Polaritäten) für fallende Flanken. Zunächst wird der obere Teil für steigende Flanken beschrieben:

Am Schaltungseingang liegt eine Stromquelle II, die beim Wech sel des Eingangssignals von "0" nach "1" über einen Schalter S₁ mit dem nicht invertierenden Eingang eines Differenzver stärkers V₁ verbindbar ist.

Der invertierende Eingang des Differenzverstärkers V₁ ist mit dem Schaltungsausgang verbunden, der durch eine externe, kapa zitive Last CL dargestellt ist. Der Ausgang des Differenzver stärkers V₁ ist mit dem Gate eines Ausgangstransistors MP ver bunden. Die beiden anderen Transistoranschlüsse sind jeweils mit einer Spannungsquelle VCC und dem Ausgang der Schaltung CL verbunden.

Zwischen dem Ausgang der Schaltung CL und dem Differenzver stärker V₁ ist weiter ein Differenzierglied DDT1 vorgesehen.

Weiter hat der nicht invertierende Eingang des Differenzver stärkers V₁ Verbindung mit einer Kapazität C₁.

Der dargestellte Schaltungsteil hat folgende Funktion: Der Ausgang und Eingang sollen zunächst auf logisch "0", entspre chend 0 V liegen. Wird der Eingang auf logisch "1" gesetzt, so wird die Kapazität C₁ über die Schalter S₁ mit der Strom quelle I₁ verbunden. Die Spannung an der Kapazität ändert sich gemäß nachfolgender Gleichung:
ΔU=I₁×Δt/C₁.
Für einen konstanten Strom I₁ wird dadurch eine linear anstei gende Spannung beschrieben. Diese Spannung wird dem nicht invertierenden Eingang des Differenzverstärkers V₁ zugeführt, dessen invertierender Eingang mit dem Ausgang der Schaltung CL verbunden ist. Die Spannung an der Kapazität C₁ soll vor dem Verbinden mit der Stromquelle I₁=0 sein, so daß der Aus gangstransistor MP zunächst gesperrt ist. Somit entsteht am Eingang des Differenzverstärkers eine Spannungsdifferenz Vdiff, die bewirkt, daß das Gate des Ausgangstransistors MP mit einer Spannung
-v×Vdiff
angesteuert wird. Es fließt jetzt ein Strom I_L durch den Aus gangstransistor MP, der die externe, kapazitive Last CL auf eine entsprechende Spannung auflädt. Wird die Spannung an der Kapazität CL größer als an der Kapazität C₁, wird der Aus gangstransistor MP solange abgeschaltet, bis die Spannung an der Kapazität CL wieder kleiner als an der Kapazität C₁ ist.

Das Differenzierglied DDT1 enthält ein RC-Glied und differen ziert die Spannung an der Kapazität L und bildet ein Korrek tursignal, welches dem Differenzverstärker V₁ zugeführt wird. Dadurch wird die Verstärkerausgangsspannung so korrigiert, daß ein zu schneller Anstieg des Ausgangssignals im Anlaufbe reich (Ausgangsspannung < 1,5 V) verhindert wird.

In der vorstehenden Schaltung wird somit ein internes Refe renzsignal mit einer bestimmten Signalanstiegsgeschwindigkeit über die Kapazität C₁ erzeugt und das Ausgangssignal entspre chend nachgeführt. Um auch eine befriedigende Nachführung und Regelung des Ausgangssignals für kleine Anstiegsgeschwindig keiten im Bereich der ersten 10 bis 20 ns zu erhalten, wird über das Differenzierglied DDT1 die Signalanstiegsgeschwindig keit am Ausgang CL ermittelt und entsprechende Differenzsig nale dem Differenzverstärker V₁ für eine Korrektur zugeführt.

Der untere Teil der Schaltung in Fig. 1 besteht aus dem Diffe renzverstärker V₂, aus der Kapazität C₁, einem Differenzier glied DDT2 und einem Ausgangstransistor MN. Dieser Schaltungs teil arbeitet entsprechend dem vorbeschriebenen ersten Schal tungsteil, wenn das Eingangssignal von logisch "1" nach "0" wechselt.

Die weiter an den Ausgängen der Differenzverstärker V₁ und V₂ dargestellten Schaltungen H₁ und H₂ stellen sicher, daß die Ausgangstransistoren MP und MN zu keinem Zeitpunkt gleichzei tig im leitenden Zustand sind.

In Fig. 2 ist eine konkrete Ausführung der erfindungsgemäßen Schaltung dargestellt. Die Erzeugung der steigenden Flanke er folgt hier mit den Kapazitäten C₂₇ und C₂₈ sowie mit dem Strom IREF1. Die Erzeugung der fallenden Flanke erfolgt mit den Kapazitäten C₂₁ und C₂₂ sowie mit dem Strom IREF2. Es er folgt somit eine kapazitive Teilung des jeweiligen Eingangs signals, wodurch verhindert wird, daß die Eingangstransisto ren mit Gatespannungen < Vth betrieben werden.

Um den jeweiligen Differenzverstärker mit gesättigten Tran sistoren betreiben zu können (Schaltzeiten), können Referenz signal und Ausgangssignal kapazitiv geteilt werden. Dies er folgt durch die Kapazitätspaare C₂₁/C₂₂, C₂₃/C₂₄, C₂₅/C₂₆ und C₂₇/C₂₈. Durch die kapazitive Teilung wird außerdem eine bessere Regelcharakteristik erreicht.

Für eine Flächenreduktion in der integrierten Schaltung ist es wünschenswert, denselben Satz von Kapazitäten für beide Schaltflanken zu benutzen. In einer modifizierten Ausführung der Schaltung ist dies unter der Voraussetzung möglich, daß ein Taktsignal zur Verfügung steht und die minimale Zeit zwi schen zwei Änderungen des Ausgangssignals gleich der Perioden dauer des Taktsignals ist. Die jeweiligen Kondensatoranschlüs se können dann mit geeignetem Timing entsprechend den zu er zeugenden Flanken geschaltet werden.

Claims

1. Schaltung zur Begrenzung der Signalanstiegsgeschwindigkeit von Ausgangssignalen integrierter Schaltkreise, dadurch ge kennzeichnet, daß die Schaltung im integrierten Schaltkreis (IC) mit integriert ist, daß in der Schaltung ein Referenzsig nal erzeugt wird und das Ausgangssignal nachgeführt wird und daß durch ein Differenzierglied (DDT1; DDT2) die Signalan stiegsgeschwindigkeit des Ausgangssignals bestimmt wird und daraus ein Korrektursignal für die Nachführung des Ausgangs signals abgeleitet wird.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß zur Erzeugung des Referenzsignals der Schaltungseingang bei einer Änderung des Eingangszustands mit einer Stromquelle (I₁) und einem nachgeschalteten Kondensator (C₁) verbindbar (Schalter S₁) ist, daß eine weitere Verbindung mit dem nicht invertie renden Eingang eines Differenzverstärkers (V₁) hergestellt ist, daß der invertierende Eingang mit dem Ausgang der Schal tung (externe kapazitive Last CL) verbunden ist, daß der Aus gang des Differenzverstärkers (V₁) mit dem Gate eines Aus gangstransistors (MP) Verbindung hat und daß die beiden ande ren Transistoranschlüsse jeweils mit einer Spannungsquelle (VCC) und dem Ausgang der Schaltung (CL) verbunden sind.

3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Differenzierglied (DDT1) zur Ableitung der Signalan stiegsgeschwindigkeit ein RC-Glied enthält, das ein der Sig nalanstiegsgeschwindigkeit proportionales Korrektursignal lie fert und das einerseits mit dem Ausgang der Schaltung (exter ne kapazitive Last CL) und andererseits mit dem Differenzver stärker (V₁) verbunden ist.

4. Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekenn zeichnet, daß die Begrenzung für digitale Signale vorgenommen wird und für die steigende Flanke (von "0" auf "1") ein er ster Schaltungsteil bestehend aus einem ersten Differenzver stärker (V₁), einem ersten Differenzierglied (DDT1) und einem ersten Ausgangstransistor (MP) sowie dem Kondensator (C₁) vor gesehen ist und für die fallende Flanke (von "1" auf "0") ein entsprechend mit anderen Polaritäten arbeitender, zweiter Schaltungsteil bestehend aus einem zweiten Differenzverstär ker (V₂), einem zweiten Differenzierglied (DDT2) und einem zweiten Ausgangstransistor (MN) sowie dem Kondensator (C₁) vorgesehen ist.

5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß Schaltungseinheiten (H₁ und H₂) vorgesehen sind, die sicher stellen, daß der erste Ausgangstransistor (MP) und der zweite Ausgangstransistor (MN) zu keinem Zeitpunkt gleichzeitig im leitenden Zustand sind.

6. Schaltung nach einem der Ansprüche 1 bis 5, dadurch gekenn zeichnet, daß die Erzeugung der steigenden Flanke des Refe renzsignals mit wenigstens zwei Kapazitäten (C₂₇ und C₂₈; Strom IREF1) und die der fallenden Flanke ebenfalls mit wenig stens zwei Kapazitäten (C₂₁ und C₂₂; Strom IREF2) erfolgt und daß das Referenzsignal und das Ausgangssignal kapazitiv ge teilt werden (Kapazitätspaare C₂₁/C₂₂, C₂₃/C₂₄, C₂₅/C₂₆ und C₂₇/C₂₈).