DE3931551C2 - Verfahren zum Herstellen eines Substrates - Google Patents

Verfahren zum Herstellen eines Substrates

Info

Publication number
DE3931551C2
DE3931551C2 DE3931551A DE3931551A DE3931551C2 DE 3931551 C2 DE3931551 C2 DE 3931551C2 DE 3931551 A DE3931551 A DE 3931551A DE 3931551 A DE3931551 A DE 3931551A DE 3931551 C2 DE3931551 C2 DE 3931551C2
Authority
DE
Germany
Prior art keywords
layer
copper
ceramic
ceramic layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3931551A
Other languages
English (en)
Other versions
DE3931551A1 (de
Inventor
Juergen Dr Ing Schulz-Harder
Peter H Maier
Altan Dipl Ing Akyuerek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electrovac AG
Original Assignee
Schulz Harder Juergen
Peter H Maier
Akyuerek Altan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schulz Harder Juergen, Peter H Maier, Akyuerek Altan filed Critical Schulz Harder Juergen
Priority to DE3931551A priority Critical patent/DE3931551C2/de
Publication of DE3931551A1 publication Critical patent/DE3931551A1/de
Application granted granted Critical
Publication of DE3931551C2 publication Critical patent/DE3931551C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/50—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements with inorganic materials
    • C04B41/51—Metallising, e.g. infiltration of sintered ceramic preforms with molten metal
    • C04B41/5194—Metallisation of multilayered ceramics, e.g. for the fabrication of multilayer ceramic capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Structure Of Printed Boards (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines mehrschichtigen Substrates gemäß Oberbegriff Patent­ anspruch 1.
Mehrschichtige Substrate, die im einfachsten Fall aus einer mittleren Keramikschicht und zwei äußeren Kupferschichten bestehen, welche jeweils mit einer Oberflächenseite mit der benachbarten Oberflächenseite der Keramikschicht flächig verbunden sind, sind bekannt und werden in der Elektronik als Träger oder Leiterplatten auch für Leistungs-Halbleiter- Bauelemente (Chips) verwendet. Hierbei ist dann die eine äußere Kupferschicht zumindest in einem Teilbereich in Form von Leiterbahnen ausgebildet. Auf dieser Kupferschicht ist dann auch das wenigstens eine Halbleiterbauelement vorgesehen und mit den vorhandenen Leiterbahnen entsprechend verbunden. Die die andere Seite des Substrates bildende äußere Kupfer­ schicht dient zum Abführen der beim Betrieb des Halbleiter- Bauelementes entstehenden Verlustwärme und wird für diesen Zweck in geeigneter Weise und unter Verwendung eines wärme­ leitenden Materials, d. h. in der Regel durch Löten unter Verwendung eines Weichlotes mit einer Trag- oder Gehäuse­ platte größerer Dicke verbunden. Mit dieser Platte, die ebenfalls aus einem Material mit hoher Wärmeleitfähigkeit (bevorzugt Kupfer) gefertigt ist, kann dann der entsprechende Schaltkreis bzw. das entsprechende Bauteil bzw. Modul zur Abführung der Verlustwärme an einem Kühlkörper befestigt werden. Schaltkreise bzw. Module dieser Art haben u. a. den Vorteil, daß durch die Verwendung des Substrats zwar die erforderliche Kühlwirkung sichergestellt ist, die mit dem Kühlkörper zu verbindende Trag- oder Gehäuseplatte gleich­ zeitig aber elektrisch bzw. galvanisch von dem auf dem Substrat vorgesehenen wenigstens einen Bauelement getrennt ist.
Die Bestückung der Substrate mit den Bauelementen erfolgt in der Regel automatisch bzw. maschinell, wofür eine hohe Maßhaltigkeit der Substrate hinsichtlich ihrer äußeren Abmessungen erforderlich ist.
Ein grundsätzliches Problem ergibt sich dadurch, daß Keramik und Kupfer sehr unterschiedliche Wärmeausdehnungskoeffizien­ ten aufweisen. Wenn das Substrat mit der dickeren Trag- bzw. Gehäuseplatte verbunden ist und hierbei insbesondere auch die Schicht des das Substrat mit dieser Tragplatte verbindenden Material (Weichlot) dünn gehalten ist, wie dies aus thermi­ schen Gründen angestrebt wird, kommt es beim Erwärmen des Substrates sowie der Tragplatte (aufgrund der beim Betrieb freigesetzten Verlustwärme) bei einer großflächigen Ausbil­ dung des Substrates in der wenigstens einen Keramikschicht zu Spannungen, die zu unerwünschten Brüchen in dieser Schicht führen. Aus den vorgenannten Gründen ist es daher kaum möglich, Substratgrößen von mehr als 20 cm2 zu realisieren.
Bekannt ist es auch, bei der Herstellung der vorgenannten Substrate die Kupferschichten mit der jeweils angrenzenden Keramikschicht mittels des sogenannten Direct-Copper-Bonding- Verfahrens (DCB-Verfahren) miteinander zu verbinden (Verbin­ dungstechnik in der Elektronik 1/1989, Seiten 16-19, BBC-Nachrichten 7/1982, Seiten 176-200, DE-PS 23 19 854). Bei diesem Verfahren wird durch Oberflächenoxidation der Kupferschicht und durch anschließende Erhitzung der zu verbindenden Schichten auf eine Temperatur oberhalb der eutektischen Temperatur eine feste Verbindung erreicht.
Bekannt ist schließlich auch (DE-OS 38 05 279), bei der Herstellung eines piezoelektrischen Tintendruckkopfes von einer Piezokeramikschicht gebildete Antriebselemente nach dem Aufbringen einer äußeren Elektrode durch Laserätzen vonein­ ander zu trennen. Hier handelt es sich aber nicht um groß­ flächige Keramiksubstrate als Träger bzw. Leiterplatten für elektronische Halbleiter-Bauelemente, insbesondere Leistungs- Halbleiter-Bauelemente.
Aufgabe der Erfindung ist es, ein Verfahren aufzuzeigen, mit welchem es möglich ist, unter Einhaltung der geforderten Maßhaltigkeit ein Substrat als Träger für Halbleiter-Bau­ elemente herzustellen, welches auch bei großflächiger Ausbildung die vorgenannten Nachteile bekannter, als Träger für Halbleiter-Bauelemente verwendeter Subtrate nicht aufweist.
Zur Lösung dieser Aufgabe ist ein Verfahren entsprechend dem kennzeichnenden Teil des Patentanspruches 1 ausgebildet.
Weiterbildungen der Erfindung sind Gegenstand der Unteran­ sprüche.
Bei dem mit dem erfindungsgemäßen Verfahren erhaltenen Substrat, welches im einfachsten Fall in der Schichtfolge eine einzige Keramikschicht aufweist, aber in Schichtfolge mit mehreren Kupferschichten auch mehrere Keramikschichten besitzen kann, sind sämtliche, jeweils vorhandene Keramik­ schichten, d. h. bei der einfachsten Ausführung die einzige Keramikschicht wenigstens einmal geteilt, so daß trotz einer großflächigen Gesamtausbildung des Substrates die bezüglich der Wärmeausdehnung kritische Bereiche (Keramikbereiche) kleinflächig gehalten sind und somit aufgrund des unter­ schiedlichen Wärmeausdehnungskoeffizienten von Kupfer und Keramik thermische Spannungen in einer das Substrat zerstö­ renden bzw. schädigenden Größe nicht auftreten können.
Unter den Begriff "Kupfer" bzw. "Kupferschicht" fallen im Sinne der Erfindung auch Kupferlegierungen bzw. hieraus bestehende Schichten.
Dadurch, daß das Zertrennen jeder Keramikschicht erst dann erfolgt, wenn diese Keramikschicht mit den weiteren Schichten zu der Schichtfolge verbunden ist, läßt sich die geforderte Maßhaltigkeit für das Substrat erreichen, und zwar insbeson­ dere auch dann, wenn die Verbindung zwischen den einzelnen Schichten mittels des DCB-Verfahrens erfolgt, bei dem es äußerst schwierig ist, die einzelnen Schichten zueinander in Position zu halten, und dies allenfalls durch eine entspre­ chende Fixierung der miteinander zu verbindenden Schichten an ihrem Außenumfang möglich ist.
Die Erfindung wird im folgenden anhand der Figuren an Ausführungsbeispielen näher erläutert. Es zeigt
Fig. 1 in vereinfachter perspektivischer Darstellung einen in der ersten Verfahrensstufe des erfindungsgemäßen Verfahrens hergestellten Substratrohling bestehend aus einer mittleren Keramikschicht und zwei äußeren, an dieser Keramikschicht befestigten Kupferschichten;
Fig. 2 einen Schnitt durch das aus dem Rohling nach Fig. 1 erhaltene Substrat;
Fig. 3 in schematischer Darstellung und im Schnitt ein elektronisches Bauelement, hergestellt unter Verwen­ dung des Substrates gemäß Fig. 2;
Fig. 4 eine Draufsicht auf die Grund- bzw. Bodenplatte des Gehäuses des Bauelementes nach Fig. 3;
Fig. 5 in verschiedenen Positionen a-e die einzelnen Verfahrensschritte bei einer weiteren, möglichen Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen eines mehrere Keramikschichten aufweisenden Substrats.
Das in den Fig. 2 und 3 dargestellte Substrat 1 wird nach einer Ausführungsform des erfindungsgemäßen Verfahrens im wesentlichen in drei Verfahrensschritten hergestellt, und zwar derart, daß dieses Substrat 1 eine obere durchgehende Kupferschicht 2, eine geteilte, d.h. von zwei Abschnitten 3′ und 3′′ gebildete Keramikschicht 3 sowie eine untere, ebenfalls geteilte, d. h. von den beiden Abschnitten 4′ und 4′′ gebildete Kupferschicht 4 aufweist. Die Kupferschicht 2 bildet durch mehrere, in dieser Schicht vorgesehene, durch­ gehende und in der Fig. 1 nur schematisch angedeutete Schlitze 5 mehrere elektrisch voneinander getrennte Leiter­ bahnen. Der Verlauf der Schlitze 5 ist so gewählt, daß die Kupferschicht 2 eine durchgehende, die Abschnitte 3′ und 3′′ der Keramikschicht überbrückende Schicht bildet.
Der in der Fig. 2 dargestellte Aufbau des Substrates 1 hat den Vorteil, daß dieses Substrat bzw. dessen Kupferschicht 2 großflächig ausgeführt werden können, ohne daß es bei der Verwendung dieses Substrats bei Aufbau eines elektrischen bzw. elektronischen Schaltkreises oder Moduls, beispielsweise des in der Fig. 3 dargestellten Halbleiterleistungs-Moduls in der Keramikschicht 3 zu diese Keramikschicht zerstörenden Spannungen beim Erwärmen des Substrates 1 kommt.
Wie die Fig. 3 zeigt, wird das Substrat 1 mit der unteren Kupferschicht bzw. mit den beiden Abschnitten 4′ und 4′′ in geeigneter Weise (bevorzugt unter Verwendung von Weichlot) an einer Oberflächenseite einer Platte 7 befestigt, die aus einem Material mit hoher Wärmeleitfähigkeit, d. h. bevorzugt aus Kupfer oder einer Kupferlegierung hergestellt ist. Die Verbindungsschicht ist mit 11 bezeichnet. Die Platte 7, die aus einem Material mit hoher Wärmeleitfähigkeit (bevorzugt aus Kupfer oder einer Kupferlegierung) hergestellt ist und eine im Vergleich zu den Dicken der Schichten 2, 3 und 4 wesentlich größere Dicke aufweist, bildet die Bodenplatte des Gehäuses des Moduls 6. Auf der Oberseite des Substrates 1, d.h. auf der dortigen oberen Kupferschicht 2 ist wenigstens ein, nur andeutungsweise dargestelltes aktives Halbleiter­ bauelement 8 in geeigneter Weise befestigt und mit den von der Kupferschicht 2 gebildeten Leiterbahnen verbunden, die dann ihrerseits mit äußeren Anschlüssen 9 in Verbindung stehen. Das Substrat 1 sowie das wenigstens eine den aktiven Teil des Leistungs-Moduls 6 bildende Halbleiterbauelement 8 (Halbleiterchip) sind in einer Kunststoffmasse 10 eingebet­ tet, die das eigentliche Gehäuse des Moduls 6 bildet. Die beim Betrieb im Bereich des Bauelementes 8 entstehende Verlustwärme wird über die Kupferschicht 2, Keramikschicht 3 bzw. deren Abschnitte 3′ und 3′′, die Kupferschicht 4 bzw. deren Abschnitte 4′ und 4′′, die Verbindungsschicht 11 zwischen der unteren Kupferschicht 4 und der Oberseite der Platte 7 sowie über einen nicht dargestellten Kühlkörper abgeführt. Um eine gute Wärmeableitung zu erreichen, ist für die Keramikschicht ein Material verwendet, welches eine hohe Wärmeleitfähigkeit aufweist (beispielsweise Aluminiumoxid- Keramik). Weiterhin ist aus Gründen der besseren Wärmeablei­ tung die Verbindungsschicht 11 möglichst dünn gehalten.
Trotz einer großflächigen Ausbildung des Substrates 1 bzw. der Kupferschicht 2 und trotz der im Vergleich zur Keramik­ schicht 3 wesentlich größeren Dicke der Platte 7 treten bei der durch die Verlustwärme bedingten thermischen Ausdehnung insbesondere in der Platte 7 keine so großen Spannungen in der Keramikschicht 3 auf, daß diese zerstört würde. Dies ist dadurch bedingt, daß die Keramikschicht 3 geteilt ist bzw. sich aus den beiden kleinflächigeren Abschnitten 3′ und 3′′ zusammensetzt und in bezug auf diese kleineren Flächen bzw. Abmessungen der Abschnitte 3′ und 3′′ zum Ausgleich der unterschiedlichen thermischen Ausdehnungskoffizienten zwischen Keramik und Kupfer insbesondere auch die Elastizität der Verbindungsschicht 11 völlig ausreichend ist.
Es versteht sich, daß speziell bei sehr großflächiger Ausbildung des Substrates 1 dessen Keramikschicht und damit auch dessen untere Kupferschicht 4 zwei- oder mehrfach geteilt sein können, d. h. aus drei oder mehr als drei Abschnitten bestehen können.
Die Herstellung des Substrates 1 erfolgt im wesentlichen in drei Verfahrensschritten. Zunächst wird in einem Direct- Copper-Bonding-Verfahren (DCB) die vorzugsweise Kupferschicht 2 mit einer durchgehenden Keramikschicht 3 und diese mit einer ebenfalls durchgehenden unteren Kupferschicht 4 verbunden, so daß sich der in der Fig. 1 dargestellte rechteckförmige oder quadratische Substrat-Rohling 1a ergibt.
In einem zweiten Verfahrensschritt wird dann mit einem geeigneten Werkzeug zunächst in die untere Kupferschicht 4 ein diese Kupferschicht 4 in die beiden Abschnitte 4′ und 4′′ trennender Schlitz eingebracht, wie dies in der Fig. 1 mit den Linien 12 angedeutet ist. Der entsprechende Schlitz erstreckt sich selbstverständlich über die gesamte Breite des Substrat-Rohlings 1a.
In einem dritten Verfahrensschritt wird dann vom Schlitz 12 her ein bis an die Unterseite der oberen Kupferschicht 2 reichender und die Keramikschicht 3 in die beiden Abschnitte 3′ und 3′′ teilender Schlitz in diese Keramikschicht einge­ bracht, wie dies in der Fig. 1 mit den Linien 13 angedeutet ist. Der Schlitz 13, der sich ebenfalls über die gesamte Breite des Substrat-Rohlings 1a erstreckt, besitzt eine kleinere Breite als der Schlitz 12, so daß sich auch im Bereich der Teilung der Keramikschicht 3 der Rand der Kupferschicht 4 gegenüber dem Rand der Keramikschicht 3 zurückgesetzt ist, wie dies am gesamten Umfang des Substrates 1 nicht nur in bezug auf die Kupferschicht 4, sondern auch in bezug auf die Kupferschicht 2 der Fall ist, d.h. auch im Bereich des Umfanges steht die Keramikschicht 3 über die Kupferschichten 2 und 4 um einen vorgegebenen Betrag vor, was insbesondere zur Erhöhung der Spannungsfestigkeit des Substrates 1 zwischen den beiden Kupferschichten 2 und 4 beiträgt. Das Einbringen der Schlitze 5 in die Kupferschicht 2 erfolgt bevorzugt erst nach dem Verbinden dieser Kupfer­ schicht mit der Keramikschicht 3.
Das vorbeschriebene Verfahren, bei dem zum Herstellen des Substrates 1 zunächst jeweils durchgehende, sich im wesent­ lichen über die gesamte Fläche des Substrates erstreckende Schichten miteinander verbunden werden und erst nach dem DCB-Verfahren die Trennung der Keramikschicht 3 sowie der unteren Kupferschicht 4 erfolgt, hat insbesondere den Vorteil, daß das Substrat 1 mit relativ geringem Aufwand mit hoher Maßhaltigkeit insbesondere auch bezüglich der von der überstehenden Keramikschicht 3 bestimmten Abmessungen des Substrates 1 sowie bezüglich der relativen Lage der Abschnit­ te 3′ und 3′′ zu der durchgehenden Kupferschicht 2 gefertigt werden kann.
Bei dem vorbeschriebenen Substrat 1 liegt die Dicke der Keramikschicht 3 beispielsweise in der Größenordnung von etwa 0,2-1 µm und die Dicke der Kupferschichten etwa in der Größenordnung zwischen ca. 0 2-0,4 µm, während die Dicke der Platte 7 mindestens um den Faktor 10 größer ist als die Dicke der Kupferschichten 2 und 4.
Es ist möglich, das Substrat 1 mit mehreren gleichartigen Substraten im Mehrfachnutzen herzustellen. Hierbei wird dann in einem ersten Verfahrensschritt ein Substrat-Rohling gefertigt, der wiederum aus einer durchgehenden mittleren Keramikschicht sowie aus einer oberen und einer unteren, jeweils durchgehenden Kupferschicht besteht und bezüglich seiner Größe der Größe mehrerer Substrate 1 entspricht. In diesem Rohling werden dann die die Keramikschicht sowie die untere Kupferschicht trennenden Schlitze 12 und 13 einge­ bracht. Gleichzeitig erfolgt mit einer geeigneten Schlitz- Technik auch ein Schlitzen bzw. Trennen der oberen und unteren Kupferschicht dort, wo der Nutzen später in die einzelnen Substrate zertrennt werden soll. Dieses Zertrennen erfolgt dann gegebenenfalls nach einer vorausgehenden Schlitzung der mittleren Keramikschicht durch Brechen. Grundsätzlich ist es hierbei selbstverständlich auch möglich, im Mehrfachnutzen zunächst eine Vielzahl von Substrat-Roh­ lingen 1a herzustellen, die dann in den weiteren Verfahrens­ schritten (Einbringung der Schlitze 12 und 13) jeweils zu einem Substrat 1 verarbeitet werden.
In der Fig. 5 ist in den verschiedenen Positionen a-e die Herstellung des in der Position e wiedergegebenen Substrates 14 dargestellt, welches eine mittlere, durchgehende Kupfer­ schicht 15 aufweist, auf der beidseitig jeweils eine geteilte Keramikschicht 16 bzw. 17 mit den beiden Abschnitten 16′ und 16′′ bzw. 17′ und 17′′ befestigt ist. Auf der Keramikschicht 16 bzw. den Abschnitten 16′ und 16′′ ist eine obere Kupfer­ schicht 18 aufgebracht, die durch Schlitze 19 zwar in verschiedene Leiterbahnen unterteilt ist, jedoch die beiden Abschnitte 16′ und 16′′ der darunter liegenden Keramikschicht 16 überbrückt. Auf den beiden Abschnitten 17′ und 17′′ der Keramikschicht 17 sind die beiden Abschnitte 20′ und 20′′ einer unteren Kupferschicht 20 befestigt. Die Verbindung der einzelnen Schichten ist auch bei diesem Substrat 14 wiederum mit dem DCB-Verfahren hergestellt, allerdings in mehreren Verfahrensabschnitten, wie dies nachfolgend noch beschrieben wird, daß Substrat 14 eignet sich beispielsweise wiederum zur Verwendung bei Leistungsbauteilen und wird mit den Abschnit­ ten 20′ und 20′′ in geeigneter Weise auf einer der Platte 7 des Moduls 6 entsprechenden Platte 21 in geeigneter Weise befestigt. Da sämtliche Keramikschichten 16 und 17 geteilt sind, können auch bei dem Substrat 14 trotz großflächiger Ausbildung keine Probleme bzw. keine die Keramikschichten zerstörenden Spannungen bedingt durch den unterschiedlichen Ausdehnungskoeffizienten zwischen Kupfer und Keramik auftre­ ten.
Ebenso wie das Substrat 1 bietet auch das Substrat 14 den Vorteil, daß das wenigstens eine aktive Bauelement eines unter Verwendung dieses Substrates hergestellten Moduls elektrisch bzw. galvanisch von der mit einem Kühlkörper zu befestigenden Platte 21 getrennt ist. Das Substrat 14 bietet mit seiner durchgehenden Kupferschicht 15 aber auch eine elektrische Abschirmung (z. B. Hochfrequenz-Abschirmung), die galvanisch sowohl vom aktiven Bauelement, als auch von der Platte 21 getrennt ist.
Für die Herstellung des Substrates 14 wird in einem ersten Verfahrensschritt entsprechend der Position a zunächst ein Substrat-Rohling 14a hergestellt, der die durchgehende Kupferschicht 15 aufweist, die mit ihrer einen Oberflächen­ seite mit der durchgehenden Keramikschicht 16 und an ihrer anderen Oberflächenseite mit der ebenfalls durchgehenden Keramikschicht 17 verbunden ist, die ihrerseits die durch­ gehende Kupferschicht 20 trägt.
In einem weiteren Verfahrensschritt (Position b) wird durch Einbringen eines Schlitzes 22 die obere Keramikschicht 16 in die beiden Abschnitte 16′ und 16′′ geteilt.
In einem dritten Verfahrensschritt (Position c) wird dann auf die geteilte Keramikschicht 16 die obere Kupferschicht 18 aufgebracht, und zwar als durchgehende Schicht.
In einem vierten Verfahrensschritt (Position d) erfolgt dann das Einbringen der Schlitze 19 in die obere Kupferschicht 18 sowie das Einbringen eines Schlitzes 23 in die untere Kupferschicht 20.
In einem fünften Verfahrensschritt erfolgt dann das Einbrin­ gen eines Schlitzes 24 in die Keramikschicht 17, um diese in die beiden Abschnitte 17′ und 17′′ zu unterteilen und so das in der Position e dargestellte Substrat zu erhalten.
Das vorbeschriebene Verfahren, bei dem das Verbinden der Schichten in den einzelnen Verfahrensschritten jeweils mit dem DCB-Verfahren erfolgt, hat auch den Vorteil, daß in allen Verfahrensschritten ein Substrat-Rohling bzw. ein Zwischen­ produkt vorliegt, welches eine ausreichende mechanische und thermische Steifigkeit, insbesondere auch durch die bis zum letzten Verfahrensschritt noch durchgehende Keramikschicht 17 aufweist, so daß Probleme hinsichtlich eines Verbiegens des Substrat-Rohlings während der einzelnen Verfahrensschritte nicht auftreten. Von Vorteil ist auch, daß bei dem Substrat 14 die Schlitze 22 und 24 derart eingebracht sind, daß sich diese Schlitze an der durchgehenden Kupferschicht 15 exakt gegenüberliegen, so daß das Substrat 14 in bezug auf die beiden, sich an die Kupferschicht 15 anschließenden Keramik­ schichten 16 und 17 den gleichen Aufbau aufweisen.
Das Einbringen der Schlitze 5, 12, 19 und/oder 23 erfolgt bevorzugt mit einer bekannten Maskierungs-Ätz-Technik, wobei beispielsweise die nicht zu ätzenden Bereiche mit einer geeigneten, in einem Druckverfahren aufgebrachten Maskie­ rungsschicht (Lack) abgedeckt werden. Für das Einbringen der Schlitze 13, 22 und 24 eignen sich mechanische Methoden, beispielsweise Sägen oder Fräsen.

Claims (14)

1. Verfahren zum Herstellen eines mehrschichtigen Substrates zur Verwendung als Träger für elektrische Halbleiter-Bauele­ mente, insbesondere Leistungs-Halbleiter-Bauelemente, bei dem Schichten, die teilweise aus Kupfer sowie teilweise aus Keramik bestehen in zumindest einem Verfahrensschritt an einander benachbarten Oberflächenseiten durch das DIRECT-COPPER- BONDING-Verfahren miteinander verbunden werden, dadurch gekennzeichnet, daß in wenigstens einem weiteren Ver­ fahrensschritt sämtliche, mit wenigstens einer Schicht (2, 4; 15, 20) verbundenen Keramikschichten (3, 16, 17) durch Einbringen wenigstens eines durch die jeweilige Keramikschicht hindurchreichenden Schlitzes (13, 22, 24) in jeweils wenigstens zwei Abschnitte (3′, 3′′; 16′, 16′′, 17′, 17′′) zertrennt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat mit einer unteren, freiliegenden Kupfer­ schicht (4′, 4′′; 20′, 20′′) auf der Oberseite einer Grundplatte (7, 21) befestigt wird, die eine im Vergleich zur Dicke der Schichten (2, 4; 15, 20) des Substrates wesentliche größere Dicke aufweist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Zertrennen wenigstens einer Keramikschicht (3; 17) von einer Oberflächenseite dieser Keramikschicht her erfolgt, an der diese Keramikschicht (3, 17) mit einer weiteren Schicht (4, 20) oder mit einer Schichtfolge abgedeckt ist, und daß diese wenigstens eine weitere Schicht (4, 20) oder Schichtfolge ebenfalls zertrennt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Zertrennen der weiteren Schicht (4, 20) oder der Schichtfolge gleichzeitig mit dem Zertrennen der Keramik­ schicht (3, 17) erfolgt.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Zertrennen der weiteren Schicht (4, 17) vor dem Zertrennen der durch diese weitere Schicht abgedeckten Keramikschicht (3, 17) erfolgt.
6. Verfahren nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß für die wenigstens eine Keramik­ schicht abdeckende Schichtfolge wenigstens eine Schicht aus Keramik und eine Schicht aus Kupfer verwendet wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß wenigstens eine Keramikschicht (3, 16) vor ihrem Zertrennen mit einer außen liegenden Kupferschicht (2, 18) verbunden wird, die zumindest teilweise als Leiterbahnen ausgebildet ist.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß wenigstens eine Keramikschicht (3, 16) vor ihrem Zertrennen mit einer außen liegenden Kupferschicht (2, 18) verbunden wird, in der nach ihrem Verbinden mit der Keramikschicht Leiterbahnen durch Einbringen von Schlitzen (5, 19) ausgebildet werden.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß wenigstens zwei zeitlich aufeinander folgende Verfahrensschritte zum Verbinden einer Keramikschicht mit jeweils einer Schicht aus Kupfer sowie ein dazwischen liegender Verfahrens­ schritt zum Zertrennen der Keramikschicht angewandt werden.
10. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß in dem ersten Verfahrensschritt eine Keramikschicht (3) mit einer oberen und einer unteren Kupferschicht (2, 4) verbunden wird, und daß dann anschließend die untere Kupferschicht (4) sowie die Keramikschicht (3) durch Einbringen wenigstens eines Schlitzes (12, 13) zertrennt wird.
11. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß in einem ersten Verfahrensschritt eine Schichtenfolge bestehend aus einer ersten, durch­ gehenden Keramikschicht (16), aus einer sich hieran anschließenden ersten, durchgehenden Kupferschicht (15), aus einer sich hieran anschließenden zweiten, durch­ gehenden Keramikschicht (17) sowie aus einer sich hieran anschließenden zweiten, durchgehenden Kupferschicht (20) hergestellt wird, daß dann in einem zweiten Verfahrens­ schritt zumindest die erste Keramikschicht (16) durch Einbringen wenigstens eines Schlitzes (22) von der der ersten Kupferschicht (15) abgewandten Oberflächenseite der ersten Keramikschicht (16) her zertrennt wird, daß in einem dritten Verfahrensschritt auf der der ersten Kupferschicht (15) abgewandten Oberflächenseite der zer­ trennten ersten Keramikschicht (16) eine dritte Kupfer­ schicht (18) befestigt wird, und daß dann anschließend die zweite Kupferschicht (20) sowie die zweite Keramik­ schicht (17) durch Einbringen wenigstens eines Schlitzes (23) zertrennt werden.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß nach dem Befestigen der dritten Kupferschicht (18) in dieser durch Einbringen wenigstens eines Schlitzes (19) Leiterbahnen ausgebildet werden.
13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß in der das Substrat (1, 14) bildenden Schichtfolge jede einer Keramikschicht (3, 16, 17) benachbarte Schicht als Kupferschicht (2, 4′; 15, 18, 20) ausgebildet wird.
14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß in der das Substrat (1, 14) bildenden Schichtfolge die beiden äußeren Schichten jeweils als Kupferschichten (2, 4; 18, 20) ausgebildet werden.
DE3931551A 1989-09-22 1989-09-22 Verfahren zum Herstellen eines Substrates Expired - Fee Related DE3931551C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE3931551A DE3931551C2 (de) 1989-09-22 1989-09-22 Verfahren zum Herstellen eines Substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3931551A DE3931551C2 (de) 1989-09-22 1989-09-22 Verfahren zum Herstellen eines Substrates

Publications (2)

Publication Number Publication Date
DE3931551A1 DE3931551A1 (de) 1991-04-04
DE3931551C2 true DE3931551C2 (de) 1993-11-18

Family

ID=6389901

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3931551A Expired - Fee Related DE3931551C2 (de) 1989-09-22 1989-09-22 Verfahren zum Herstellen eines Substrates

Country Status (1)

Country Link
DE (1) DE3931551C2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19538634C2 (de) * 1995-10-17 1997-09-04 Itt Ind Gmbh Deutsche Verfahren zum Vereinzeln von elektronischen Elementen aus einem Halbleiterwafer
JPH05166969A (ja) * 1991-10-14 1993-07-02 Fuji Electric Co Ltd 半導体装置
DE4318463C3 (de) 1993-06-03 2001-06-21 Schulz Harder Juergen Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE4444680A1 (de) * 1994-12-15 1996-06-27 Schulz Harder Juergen Mehrfachsubstrat für elektrische Bauelemente, insbesondere für Leistungs-Bauelemente
JP4056301B2 (ja) 2002-06-11 2008-03-05 株式会社東海理化電機製作所 コネクタ及びコネクタの取付構造
DE102005036563B4 (de) * 2005-08-03 2007-12-27 Siemens Ag Elektronisches Bauteil
CN103178024B (zh) * 2011-12-26 2015-11-11 深圳光启高等理工研究院 具有复合介电常数的基板及其制备方法
DE102016119485A1 (de) 2016-10-12 2018-04-12 Infineon Technologies Ag Chipträger mit elektrisch leitfähiger Schicht, die sich über eine wärmeleitfähige dielektrische Sheet-Struktur hinaus erstreckt
CN109509744B (zh) * 2018-12-19 2024-05-28 常州瑞华新能源科技有限公司 高压功率模块封装结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3766634A (en) * 1972-04-20 1973-10-23 Gen Electric Method of direct bonding metals to non-metallic substrates
DE3805279A1 (de) * 1988-02-19 1989-08-31 Siemens Ag Piezoelektrischer tintendruckkopf und verfahren zu seiner herstellung

Also Published As

Publication number Publication date
DE3931551A1 (de) 1991-04-04

Similar Documents

Publication Publication Date Title
DE19927046B4 (de) Keramik-Metall-Substrat als Mehrfachsubstrat
EP0920055B1 (de) Kühlvorrichtung für ein auf einer Leiterplatte angeordnetes, wärmeerzeugendes Bauelement
EP0627875B1 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates
EP2260683B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE10229182A1 (de) Gestapelte Chip-Packung und Herstellungsverfahren hierfür
EP0627760A1 (de) Mehrfach-Substrat sowie Verfahren zu seiner Herstellung
DE4010370C2 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE1933547B2 (de) Traeger fuer halbleiterbauelemente
DE3931551C2 (de) Verfahren zum Herstellen eines Substrates
DE60033353T2 (de) Elektronisches gerät und herstellung
DE4318463A1 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE19614501C2 (de) Verfahren zum Herstellen eines Keramik-Metall-Substrates sowie Keramik-Metall-Substrat
DE3445690C2 (de) Verfahren zur Herstellung einer Trägerplatte für eine gedruckte Schaltung
EP0710432B1 (de) Verfahren zur herstellung von folienleiterplatten oder halbzeugen für folienleiterplatten sowie nach dem verfahren hergestellte folienleiterplatten und halbzeuge
DE19758452C2 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates und Metall-Keramik-Substrat
EP2092806A2 (de) Leiterplatte mit additiven und integrierten und mittels ultraschall kontaktierten kupferelementen und herstellverfahren und anwendung
WO2005091365A2 (de) Kopplungssubstrat für halbleiterbauteile und verfahren zur herstellung desselben
EP1298723A2 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
DE2326861A1 (de) Verfahren zum gegenseitigen verbinden von elektronischen mikrobausteinen und nach einem solchen verfahren hergestellte verbindungssubstrate und hybridschaltungen
EP0393496A2 (de) Aus Kupfer- und Keramikschichten bestehendes Substrat für Leiterplatten elektrischer Schaltungen
WO2003100854A2 (de) Elektronisches bauelement-modul und verfahren zu dessen herstellung
WO1993005631A1 (de) Leistungselektroniksubstrat und verfahren zu dessen herstellung
DE10334634B3 (de) Verfahren zum seitlichen Kontaktieren eines Halbleiterchips
DE102022120293A1 (de) Verfahren zur Herstellung einer Leiterplattenanordnung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ELECTROVAC AG, KLOSTERNEUBURG, AT

8328 Change in the person/name/address of the agent

Representative=s name: PATENTANWAELTE WASMEIER, GRAF, 93055 REGENSBURG

8381 Inventor (new situation)

Inventor name: SCHULZ-HARDER, JUERGEN,DR.-ING., 92676 ESCHENBACH,

Inventor name: AKY?REK, ALTAN, DIPL.-ING., 91207 LAUF, DE

Inventor name: MAIER, PETER H. DIPL.-KAUFM., 91207 LAUF, DE

8339 Ceased/non-payment of the annual fee