DE3931513A1 - Phasenregelschleife fuer die direktmodulation - Google Patents
Phasenregelschleife fuer die direktmodulationInfo
- Publication number
- DE3931513A1 DE3931513A1 DE3931513A DE3931513A DE3931513A1 DE 3931513 A1 DE3931513 A1 DE 3931513A1 DE 3931513 A DE3931513 A DE 3931513A DE 3931513 A DE3931513 A DE 3931513A DE 3931513 A1 DE3931513 A1 DE 3931513A1
- Authority
- DE
- Germany
- Prior art keywords
- terminal
- transistor
- circuit
- output
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 18
- 230000010355 oscillation Effects 0.000 claims description 3
- 238000007599 discharging Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 230000005502 phase rule Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Die Erfindung betrifft eine Phasenregelschleife (PLL-
Schaltung) für die Direktmodulation, beispielsweise
für die Direktmodulation in dem Sender eines Funk
telefons.
In Sendern mobiler Nachrichtenanlagen werden häufig
Normalfrequenzgeneratoren mit einer Phasenregel
schleife zum Erzeugen der Trägerwelle eingesetzt.
Zur Modulation wurden bislang Systeme verwendet, in
denen ein Ausgangssignal eines durch die Phasenregel
schleife gebildeten Bezugsfrequenz-Generators frequenz
moduliert wird, derzeit jedoch werden Systeme mit
Direktmodulation eingesetzt, in denen die Phasen
regelschleife einer Frequenzmodulation unterzogen
wird. Der Grund hierfür liegt darin, daß Systeme
für die Direktmodulation einfach entworfen werden
können und entsprechende Kostenvorteile bieten.
Fig. 5 zeigt Form eines Blockdiagramms einen Normal
frequenzgenerator des oben angegebenen Typs. Ein
PLL-IC (z. B. vom Typ MB87001A der Fa. Fujitsu) 1
setzt sich zusammen aus einem programmierbaren Frequenz
teiler, einem Phasenvergleicher und weiteren Teilen.
Das PLL-IC 1 ist derart ausgelegt, daß seinem program
mierbaren Frequenzteiler Daten zugeführt werden, die
ein Frequenzteilungsverhältnis festlegen. Die Eingänge
des Phasenvergleichers empfangen ein Ausgangssignal
(mit der Frequenz t) des erwähnten programmier
baren Frequenzteilers und ein Schwingungs-Ausgangs
signal (Bezugsfrequenz f r ) von einem Oszillator 2.
Das PLL-IC ist so ausgelegt, daß drei Bedingungen
erzielt werden: Zunächst bringt es seinen Ausgang
Tank auf hohe Impedanz und den Ausgang Sink auf den
Pegel "L", falls f P =f r ; zweitens bringt es
beide Ausgänge Tank und Sink auf den Pegel "L", wenn
f r < f p ; und drittens bringt es den Ausgang
Tank auf hohe Impedanz und den Ausgang Sink auf den
Pegel "H", wenn f r < f p . Ein Ladungspumpver
stärker 3 dient zum Verkürzen der Lade- und Entlade
zeiten für die in einem Tiefpaßfilter 4 enthaltenen
Kondensatoren, um dadurch die Einrastzeit der
PLL-Schaltung zu verkürzen. Der Ladungspumpverstärker
3 setzt sich zusammen aus Transistoren Q 1 und Q 2,
deren Emitterwiderständen R 1 und R 2 sowie Widerständen
R 3 und R 4, die zwischen Basis und Emitter des je
weiligen Transistors liegen. Die Basen der Transistoren
Q 1 und Q 2 sind über Widerstände R 5 bzw. R 6 mit den
Ausgängen Tank und Sink verbunden, während der gemeinsame
Kollektor der Transistoren Q 1 und Q 2 mit dem Eingang
des Tiefpaßfilters 4 verbunden ist. Das Tiefpaßfilter
4 besteht aus Widerständen R 7 und R 8, die in Reihe
zwischen Eingang und Ausgang liegen, einer zwischen
Ausgang und Masse liegenden Kapazität C 2 und einem
Widerstand R 9 sowie einer Kapazität C 1, die in Reihe
zwischen dem Verbindungsknoten der Widerstände R 7
und R 8 und Schaltungsmasse liegen. Ein spannungsge
steuerter Oszillator (VCO) 5 empfängt eine Ausgangs
spannung vom Tiefpaßfilter 4 an seinem Frequenz
steueranschluß. Der VCO 5 ist derart ausgelegt, daß
sein Ausgangssignal von einem Signal MOD moduliert
wird. Das Ausgangssignal des VCO 5 wird in der
Frequenz durch einen Prescaler 6 geteilt und wird
an den Eingang des programmierbaren Frequenzteilers
des PLL-ICs 1 gelegt.
Die in Fig. 5 dargestellte Schaltung ist derart ausge
legt, daß, wenn f r < f p , beide Ausgänge Tank
und Sink des PLL-ICs auf den Pegel "L" gehen. Der
Transistor Q 1 wird eingeschaltet, und der Transistor
Q 2 wird ausgeschaltet, so daß die Kapazität des
C 1 und C 2 aufgeladen werden. Demzufolge steigt die
Ausgangsspannung des Tiefpaßfilters 4 an, und die Aus
gangsfrequenz des VCO 5 erhöht sich, und somit steigt
die Frequenz f p auf einen Wert in der Nähe von
f r an. Wenn f r < f p , nimmt der Ausgang
Tank hohe Impedanz an, während der Ausgangsanschluß
Sink den Pegel "H" annimmt, und der Transistor Q 1
wird ausgeschaltet, während der Transistor Q 2
eingeschaltet wird, wodurch die Kondensatoren C 1 und
C 2 entladen werden. Als Folge davon sinkt die Aus
gangsspannung des Tiefpaßfilters 4 ab, die Ausgangs
frequenz des VCO 5 verringert sich, so daß die
Frequenz f p auf einen Wert in der Nähe von f r
gelangt. Wenn f p =f r , nimmt der Ausgang Tank
des PLL-IC 1 hohe Impedanz an, der Ausgang Sink geht
auf den Pegel "L", und folglich werden beide
Transistoren Q 1 und Q 2 ausgeschaltet. Als Folge werden
die Kondensatoren C 1 und C 2 weder aufgeladen, noch
entladen, die Ausgangsspannung des Tiefpaßfilters 4
bleibt unverändert. Damit bleibt die Ausgangsfrequenz
des VCO 5 unverändert, und es wird die Bedingung
f p =f r aufrechterhalten.
In der geschilderten Weise funktioniert innerhalb des
Ansprechbereichs der PLL-Schaltung die Schaltung
stets derart, daß die Bedingung f p =f r er
reicht wird.
Aus der obigen Beschreibung ergibt sich, daß die
Schaltung stets so funktioniert, daß die Bedingung
f p =f r innerhalb des Ansprechbereichs der Phasen
regelschleife erfüllt ist, und damit existiert außer
halb des Ansprechbereichs ein Frequenzbereich des
Signals MOD, bei dem eine Modifikation möglich ist.
Demzufolge kennzeichnet ein in Fig. 6 dargestellter
Phasenfehlenverlauf die Bedingung für die Modulation.
Die Frequenz f o in Fig. 6 ist die Eigenresonanz
frequenz der PLL-Schaltung (im allgemeinen 300 bis
600 Hz). Wie aus Fig. 6 hervorgeht, ist der Frequenz
bereich, in welchem eine gute Modulation erreicht
wird, der Bereich oberhalb der Eigenresonanzfrequenz
f o (die durch den Pfeil kenntlich gemachte Zone).
In dem Bereich unterhalb der Eigenresonanzfrequenz
folgt die PLL-Schaltung den durch die Frequenz
modulation erzeugten Frequenzschwankungen und unter
drückt sie, so daß eine gute Modulation nicht er
reichbar ist. In diesem Fall beträgt die Eigen
resonanzfrequenz f o 300 bis 600 Hz, während der
Frequenzbereich für das Signal MOD, wenn es sich
um ein Sprachsignal für ein Funktelefon oder der
gleichen handelt, im sogenannten Audioband zwischen
300 Hz und 3 kHz liegt. Folglich wird bei niedrigeren
Frequenzen des Signals MOD keine flache Modulations
kennlinie erreicht, so daß die Sprachsignale und
dergleichen nicht exakt gesendet werden. Die ideale
Kennlinie des Phasenvergleichers innerhalb des
PLL-IC hat den in Fig. 7 durch eine ausgezogene
Linie dargestellten Verlauf. Die reale Kennlinie
ist in Fig. 7 durch gestrichelte Linien angedeutet,
sie beruht auf Unregelmäßigkeiten bei der Herstellung
der Halbleiter-Bauelemente. Es existiert also eine
tote Zone um die Einrastfrequenz f o herum.
Folglich besteht das Problem, daß man kein Ansprechen
auf Störungen mit niedriger Frequenzkomponente er
hält, z. B. auf die Welligkeit der Stromversorgung.
In jüngerer Zeit wurden spezielle Schaltungsentwürfe
entwickelt, um die tote Zone zu vermeiden und damit
das Ansprechen auf externes Störungsrauschen zu
verbessern. Dies ist in Fig. 8 dargestellt. Beseitigt
man jedoch die tote Zone des Phasenvergleichers, so
erhöht sich die Eigenresonanzfrequenz f o der PLL-
Schaltung. Als Folge davon wird die Modulations
kennlinie bei höheren Frequenzen im Audio-Frequenz
bereich schlechter als vorher.
Aufgabe der Erfindung ist es, eine Phasenregel
schleife für die Direktmodulation mit flacher
Modulationskennlinie im Audio-Frequenzbereich zu
schaffen.
Gelöst wird diese Aufgabe durch die im Patentanspruch
1 angegebene Erfindung. Vorteilhafte Weiterbildungen
ergeben sich aus den Unteransprüchen.
Die erfindungsgemäße Phasenregelschleife enthält:
Einen spannungsgesteuerten Oszillator, dessen Schwingungsfrequenz durch eine Ausgangsspannung eines Tiefpaßfilters gesteuert wird und weiterhin von einem Signal moduliert wird;
einen programmierbaren Frequenzteiler, dem ein Ausgangs signal des spannungsgesteuerten Oszillators zugeführt wird, oder der ein frequenzgeteiltes Ausgangssignal des spannungsgesteuerten Oszillators empfängt, und
einen Phasenvergleicher, der eine Ausgangsfrequenz f p des programmierbaren Frequenzteilers vergleicht mit einer Bezugsfrequenz f r . Der Phasenvergleicher liefert Signale, die kennzeichnend sind für drei Bedingungen, abhängig vom Vergleichsergebnis:
ein erster Transistor wird von einem Ausgangssignal des Phasenvergleichers eingeschaltet, welches der Be dingung f r < f p entspricht, um einen Kondensator in dem Tiefpaßfilter aufzuladen;
ein zweiter Transistor wird von einem Ausgangssignal des Phasenvergleichers eingeschaltet, welches der Be dingung f r < f p entspricht, um einen Entlade weg für den Kondensator in dem Tiefpaßfilter zu bilden; und
eine Verzögerungseinrichtung zum Verzögern des Zeit punkts, bei welchem der erste Transistor öffnet. Der Zeitpunkt des Öffnens des ersten Transistors wird von einer Verzögerungseinrichtung verzögert, und die Eigenresonanzfrequenz der Phasenregelschleife wird gesenkt.
Einen spannungsgesteuerten Oszillator, dessen Schwingungsfrequenz durch eine Ausgangsspannung eines Tiefpaßfilters gesteuert wird und weiterhin von einem Signal moduliert wird;
einen programmierbaren Frequenzteiler, dem ein Ausgangs signal des spannungsgesteuerten Oszillators zugeführt wird, oder der ein frequenzgeteiltes Ausgangssignal des spannungsgesteuerten Oszillators empfängt, und
einen Phasenvergleicher, der eine Ausgangsfrequenz f p des programmierbaren Frequenzteilers vergleicht mit einer Bezugsfrequenz f r . Der Phasenvergleicher liefert Signale, die kennzeichnend sind für drei Bedingungen, abhängig vom Vergleichsergebnis:
ein erster Transistor wird von einem Ausgangssignal des Phasenvergleichers eingeschaltet, welches der Be dingung f r < f p entspricht, um einen Kondensator in dem Tiefpaßfilter aufzuladen;
ein zweiter Transistor wird von einem Ausgangssignal des Phasenvergleichers eingeschaltet, welches der Be dingung f r < f p entspricht, um einen Entlade weg für den Kondensator in dem Tiefpaßfilter zu bilden; und
eine Verzögerungseinrichtung zum Verzögern des Zeit punkts, bei welchem der erste Transistor öffnet. Der Zeitpunkt des Öffnens des ersten Transistors wird von einer Verzögerungseinrichtung verzögert, und die Eigenresonanzfrequenz der Phasenregelschleife wird gesenkt.
Im folgenden werden Ausführungsbeispiele der Erfindung
anhand der Zeichnungen näher erläutert. In der
Zeichnung zeigen:
Fig. 1 ein Schaltungsdiagramm einer Ausführungs
form einer erfindungsgemäßen Phasenregel
schleife,
Fig. 2 eine Kurve, die eine Modulationskenn
linie für dieses Ausführungsbeispiel ver
anschaulicht,
Fig. 3 und 4 Schaltungsdiagramme von abgewandelten
Ausführungsbeispielen der Erfindung,
Fig. 5 ein Schaltungsdiagramm einer bereits
konzipierten PLL-Schaltung für die Direkt
modulation,
Fig. 6 eine Kurve, die einen Phasenfehlergang
der herkömmlichen Schaltung veran
schaulicht, und
Fig. 7 und 8 Kennlinien von Phasenvergleichern
Die im folgenden beschriebene Ausführungsform nach
Fig. 1 weicht von der oben erläuterten, bereits
konzipierten Schaltung nach Fig. 5 insoweit ab, als
zwischen dem Emitter und der Basis des Transistors
Q 1 erfindungsgemäß eine Kapazität C eingefügt ist.
Im folgenden soll die Arbeitsweise der Schaltung mit
dieser eingefügten Kapazität erläutert werden.
Bei f r < f p nimmt der Ausgangsanschluß Tank des
PLL-IC 1 den Pegel "L" an. Demzufolge fließt ein
Strom durch den Widerstand R 1, die Kapazität C und
den Widerstand R 5. Zu dieser Zeit wird die Kapazität
leitend, und der Emitter und die Basis des Transistors
Q 1 nehmen gleiches Potential an. Der Transistor Q 1
wird nicht eingeschaltet, und die Kapazitäten C 1 und
C 2 innerhalb des Tiefpaßfilters werden nicht aufge
laden. Die PLL-Schaltung arbeitet nicht als Phasen
regelschleife im Nachlaufbetrieb. Wenn die Kapazität
C nach und nach aufgeladen wird, wird zwischen dem
Emitter und der Basis des Transistors Q 1 eine
Potentialdifferenz erzeugt, und der Transistor Q 1
wird eingeschaltet. Als Folge davon werden die
Kapazitäten C 1 und C 2 in dem Tiefpaßfilter 4 aufge
laden, wodurch die Ausgangsspannung des Tiefpaßfilters
4 ansteigt. Die Ausgangsfrequenz des spannungsge
steuerten Oszillators 5 steigt an, mit der Folge, daß
die PLL-Einschaltung einrastet und zu der Bedingung
f p =f r führt. Durch die eingefügte Kapazität C
wird die Zeit, welche die PLL-Schaltung zum Einrasten
während f r < f p braucht, geringfügig verzögert.
Im vorliegenden Ausführungsbeispiel entspricht diese
geringe Zeitverzögerung der Nähe der Eigenresonanz
frequenz f o . Folglich wird die PLL-Schaltung in
der Nähe der Eigenresonanzfrequenz f o tot, und der
Frequenzbereich, innerhalb dessen die PLL-Schaltung
ihren Nachlaufbetrieb durchführen kann, ist be
schränkt auf den Frequenzbereich unterhalb der Eigen
resonanzfrequenz f o . In anderen Worten: die Kapazitat
C senkt die Eigenresonanzfrequenz f o , und selbst
wenn als Folge der Modulation die Bedingung f r < f p
gegeben ist, spricht die PLL-Schaltung nicht in
der Nähe von f o an.
Fig. 2 zeigt den Phasenfehlerverlauf für das vor
liegende Ausführungsbeispiel. Die Kurve a in der
Fig. 2 ist die Kennlinie für die Ausführungsform, bei
der die Kapazität C vorhanden ist, während die Kurve b
die Kennlinie für den Fall ohne die Kapazität C ist.
Wie aus der Skizze ersichtlich ist, besitzt die Kenn
linie für den Fall ohne die Kapazität C einen großen
welligen Abschnitt im Signalfrequenzband (300 Hz-
3 kHz), im Fall mit Kapazität C jedoch ist eine
flache Kennlinie auch im Signalbereich von 300 Hz-
3 kHz vorhanden.
Fig. 3 und 4 sind Schaltungsdiagramme von abge
wandelten Ausführungsformen. In der Schaltung nach
Fig. 3 ist die Kapazität C zwischen die Basis des
Transistors Q 1 und den Spannungsversorgungsanschluß
eingefügt, und in der Schaltung nach Fig. 4 ist die
Kapazität C zwischen die Basis des Transistors Q 1 und
Schaltungsmasse eingefügt. In der Schaltung nach
Fig. 3 ist unmittelbar, nachdem der Ausgang Tank des
PLL-IC 1 den Pegel "L" erreicht hat, die Kapazität
C leitend, und die Basis des Transistors Q 1 wird
auf das gleiche Potential gebracht, wie die Spannungs
quelle. Folglich schaltet der Transistor Q 1 nach
einer geringfügigen Zeitverzögerung ein. In der
Schaltung nach Fig. 4 wird die Kapazität C aufgeladen,
bevor der Ausgang Tank den Pegel "L" erreicht, und
unmittelbar, nachdem der Ausgang Tank den Pegel "L"
erreicht hat, beginnt die Kazapität C, sich zu
entladen. Die Basis des Transistors Q 1 ist auf den
gleichen Potential wie die Spannungsquelle, so daß
eine geringfügige Verzögerungszeitspanne erzeugt wird,
bevor der Transistor Q 1 eingeschaltet wird.
Somit wird bei jeder Ausführungsform eine geringfügige
Verzögerungszeitspanne gebildet, bevor der Transistor
Q 1 eingeschaltet wird.
Die Verzögerung beim Einrasten der PLL-Schaltung bei
jedem der oben beschriebenen Ausführungsbeispiele ist
gering. Im Vergleich zu der Verzögerung bei Erhöhung
der Zeitkonstante des Tiefpaßfilters 4 zum Senken der
Eigenresonanzfrequenz ist die Verzögerung beim Ein
rasten der Schaltung praktisch vernachlässigbar. Die
beschriebenen Ausführungsformen gestatten ein Senken
der Eigenresonanzfrequenz f o , während bezüglich
der Einrastzeit praktisch keine Änderung verursacht
wird.
Es ist also möglich, die Eigenresonanzfrequenz einer
Phasenregelschleife zu senken und damit die Modulations
kennlinie im Bereich des Modulationssignals abzuflachen.
Claims (6)
1. Phasenregelschleife für die Direktmodulation,
umfassend:
eine spannungsgesteuerte Oszillatorschaltung (5) mit einem Eingangsanschluß, der ein Modulationssignal (MOD) empfängt,
einen Steueranschluß, der eine Steuerspannung zum Steuern der Schwingungsfrequenz der Schaltung empfängt, und
einen Ausgangsanschluß, der ein Ausgangssignal abgibt;
einen programmierbaren Frequenzteiler mit einem Eingangs anschluß, der Ausgangssignale von dem spannungsge steuerten Oszillator (5) empfängt, wobei der Frequenz teiler eine Schaltungseinrichtung enthält, die Ausgangssignale von dem spannungsgesteuerten Oszillator empfängt und an einem Ausgangsanschluß ein Signal mit einer Frequenz f p abgibt;
eine Einrichtung (6), die den Ausgangsanschluß des spannungsgesteuerten Oszillators (5) mit dem Eingangs anschluß des programmierbaren Frequenzteilers ver bindet;
eine Bezugsfrequenz-Oszillatorschaltung (2), die an einem Ausgangsanschluß ein Signal mit einer Frequenz f r liefert;
eine Tiefpaßfilterschaltung (4), die eine Kondensator einrichtung (C 1, C 2) zum Speichern einer elektrischen Ladung enthält, wobei die Filterschaltung einen an die Kondensatoreinrichtung gekoppelten Eingangsanschluß aufweist, der einen Lade- und Entladeweg für den Kondensator bildet, sowie einen Ausgangsanschluß auf weist, der mit der Kondensatoreinrichtung gekoppelt ist und an dem ein elektrisches Potential bereitge stellt wird,
eine Einrichtung, die den Ausgangsanschluß der Tief paßfilterschaltung (4) mit dem Steueranschluß der spannungsgesteuerten Oszillatorschaltung (5) verbindet;
einen Stromversorgungsanschluß und einen Masseanschluß, zwischen denen eine bestimmte elektrische Potential differenz vorhanden ist;
einen ersten und einen zweiten Transistor (Q 1, Q 2), jeweils mit einem ersten und einem zweiten Anschluß, die die Enden eines Haupt-Leitungspfades bilden, und einem Steueranschluß, dessen relatives Potential bezüglich des ersten Anschlusses den Leitungszustand des Transistors festlegt;
eine Einrichtung, die den ersten Anschluß des ersten Transistors (Q 1) mit dem Spannungsversorgungsanschluß (B) verbindet;
eine Einrichtung, die den zweiten Anschluß des ersten Transistors (Q 1) mit dem Eingangsanschluß der Tief paßfilterschaltung (4) verbindet;
eine Einrichtung, die den ersten Anschluß des zweiten Transistors (Q 2) mit dem Masseanschluß verbindet;
eine Einrichtung, die den zweiten Anschluß des zweiten Transistors (Q 2) mit dem Eingangsanschluß der Tiefpaß filterschaltung (4) verbindet;
eine Phasenvergleicherschaltung mit einem ersten Eingangsanschluß, der an den Ausgangsanschluß des programmierbaren Frequenzteilers angeschlossen ist, um von diesem Ausgangssignale zu empfangen, mit einem zweiten Eingangsanschluß, der an den Ausgangsanschluß der Bezugsfrequenz-Oszillatorschaltung (2) angeschlossen ist, um von dieser Bezugsfrequenzsignale zu empfangen, wobei die Phasenvergleicherschaltung mit einem ersten Ausgangsanschluß an den Steueranschluß des ersten Transistors (Q 1), mit einem zweiten Ausgangsanschluß an den Steueranschluß des zweiten Transistors (Q 2) angeschlossen ist, und wobei der Phasenvergleicher eine Schaltungseinrichtung enthält, die die Frequenz f p der von der programmierbaren Frequenzteiler schaltung empfangenen Signale mit der Frequenz f r der von der Bezugsfrequenz-Oszillatorschaltung empfangenen Signale vergleicht, um, wenn die Be dingung f r < f p gegeben ist, an dem ersten Ausgang des Phasenvergleichers ein Signal zu liefern, welches den ersten Transistors leitend macht und damit die Kondensatoreinrichtung in der Tiefpaß filterschaltung (4) auflädt, während dann, wenn die Bedingung f r < f p gilt, am zweiten Ausgangs anschluß der Phasenvergleicherschaltung ein Signal geliefert wird, welches den zweiten Transistor leitend macht und dadurch einen Entladungsweg für die Kondensatoreinrichtung in dem Tiefpaßfilter schafft; und
eine Verzögerungsschaltungseinrichtung (C), die an den ersten Transistor angeschlossen ist, um eine Zeitverzögerung beim Beginn des Leitens des ersten Transistors zu erreichen.
eine spannungsgesteuerte Oszillatorschaltung (5) mit einem Eingangsanschluß, der ein Modulationssignal (MOD) empfängt,
einen Steueranschluß, der eine Steuerspannung zum Steuern der Schwingungsfrequenz der Schaltung empfängt, und
einen Ausgangsanschluß, der ein Ausgangssignal abgibt;
einen programmierbaren Frequenzteiler mit einem Eingangs anschluß, der Ausgangssignale von dem spannungsge steuerten Oszillator (5) empfängt, wobei der Frequenz teiler eine Schaltungseinrichtung enthält, die Ausgangssignale von dem spannungsgesteuerten Oszillator empfängt und an einem Ausgangsanschluß ein Signal mit einer Frequenz f p abgibt;
eine Einrichtung (6), die den Ausgangsanschluß des spannungsgesteuerten Oszillators (5) mit dem Eingangs anschluß des programmierbaren Frequenzteilers ver bindet;
eine Bezugsfrequenz-Oszillatorschaltung (2), die an einem Ausgangsanschluß ein Signal mit einer Frequenz f r liefert;
eine Tiefpaßfilterschaltung (4), die eine Kondensator einrichtung (C 1, C 2) zum Speichern einer elektrischen Ladung enthält, wobei die Filterschaltung einen an die Kondensatoreinrichtung gekoppelten Eingangsanschluß aufweist, der einen Lade- und Entladeweg für den Kondensator bildet, sowie einen Ausgangsanschluß auf weist, der mit der Kondensatoreinrichtung gekoppelt ist und an dem ein elektrisches Potential bereitge stellt wird,
eine Einrichtung, die den Ausgangsanschluß der Tief paßfilterschaltung (4) mit dem Steueranschluß der spannungsgesteuerten Oszillatorschaltung (5) verbindet;
einen Stromversorgungsanschluß und einen Masseanschluß, zwischen denen eine bestimmte elektrische Potential differenz vorhanden ist;
einen ersten und einen zweiten Transistor (Q 1, Q 2), jeweils mit einem ersten und einem zweiten Anschluß, die die Enden eines Haupt-Leitungspfades bilden, und einem Steueranschluß, dessen relatives Potential bezüglich des ersten Anschlusses den Leitungszustand des Transistors festlegt;
eine Einrichtung, die den ersten Anschluß des ersten Transistors (Q 1) mit dem Spannungsversorgungsanschluß (B) verbindet;
eine Einrichtung, die den zweiten Anschluß des ersten Transistors (Q 1) mit dem Eingangsanschluß der Tief paßfilterschaltung (4) verbindet;
eine Einrichtung, die den ersten Anschluß des zweiten Transistors (Q 2) mit dem Masseanschluß verbindet;
eine Einrichtung, die den zweiten Anschluß des zweiten Transistors (Q 2) mit dem Eingangsanschluß der Tiefpaß filterschaltung (4) verbindet;
eine Phasenvergleicherschaltung mit einem ersten Eingangsanschluß, der an den Ausgangsanschluß des programmierbaren Frequenzteilers angeschlossen ist, um von diesem Ausgangssignale zu empfangen, mit einem zweiten Eingangsanschluß, der an den Ausgangsanschluß der Bezugsfrequenz-Oszillatorschaltung (2) angeschlossen ist, um von dieser Bezugsfrequenzsignale zu empfangen, wobei die Phasenvergleicherschaltung mit einem ersten Ausgangsanschluß an den Steueranschluß des ersten Transistors (Q 1), mit einem zweiten Ausgangsanschluß an den Steueranschluß des zweiten Transistors (Q 2) angeschlossen ist, und wobei der Phasenvergleicher eine Schaltungseinrichtung enthält, die die Frequenz f p der von der programmierbaren Frequenzteiler schaltung empfangenen Signale mit der Frequenz f r der von der Bezugsfrequenz-Oszillatorschaltung empfangenen Signale vergleicht, um, wenn die Be dingung f r < f p gegeben ist, an dem ersten Ausgang des Phasenvergleichers ein Signal zu liefern, welches den ersten Transistors leitend macht und damit die Kondensatoreinrichtung in der Tiefpaß filterschaltung (4) auflädt, während dann, wenn die Bedingung f r < f p gilt, am zweiten Ausgangs anschluß der Phasenvergleicherschaltung ein Signal geliefert wird, welches den zweiten Transistor leitend macht und dadurch einen Entladungsweg für die Kondensatoreinrichtung in dem Tiefpaßfilter schafft; und
eine Verzögerungsschaltungseinrichtung (C), die an den ersten Transistor angeschlossen ist, um eine Zeitverzögerung beim Beginn des Leitens des ersten Transistors zu erreichen.
2. Phasenregelschleife nach Anspruch 1,
bei der der erste und der zweite Transistor (Q 1, Q 2)
Bipolartransistoren sind, jeweils mit einer Basis,
einem Kollektor und einem Emitter, von denen der
Emitter den ersten Anschluß, der Kollektor den
zweiten Anschluß und die Basis den Steueranschluß
bilden.
3. Phasenregelschleife nach Anspruch 2,
bei der die Verzögerungsschaltungseinrichtung einen
Kondensator (C) mit einem ersten und einem zweiten
Anschluß enthält, die Phasenregelschleife weiterhin
eine Einrichtung aufweist zum Verbinden des ersten
Anschlusses des Kondensators mit der Basis des ersten
Transistors, sowie eine Einrichtung besitzt zum
Verbinden des zweiten Anschlusses des Kondensators
mit dem Emitter des ersten Transistors (Q 1).
4. Phasenregelschleife nach Anspruch 2,
bei der die Verzögerungsschaltungseinrichtung eine
Kapazität (C) mit einem ersten und einem zweiten
Anschluß aufweist, und die Phasenregelschleife weiter
hin eine Einrichtung zum Verbinden des ersten An
schlusses des Kondensators mit der Basis des ersten
Transistors und eine Einrichtung zum Verbinden des
zweiten Anschlusses des Kondensators mit dem Spannungs
versorgungsanschluß (B) aufweist.
5. Phasenregelschleife nach Anspruch 2,
bei der die Verzögerungsschaltungseinrichtung eine
Kapazität (C) mit einem ersten und einem zweiten
Anschluß aufweist, und die Phasenregelschleife weiterhin
eine Einrichtung zum Verbinden des ersten Anschlusses
der Kapazität (C) mit der Basis des ersten Transistors
(Q 1) und eine Einrichtung zum Verbinden des zweiten
Anschlusses der Kapazität mit dem Masseanschluß auf
weist.
6. Phasenregelschleife nach Anspruch 1,
bei der die Einrichtung, welche den Ausgangsanschluß
des spannungsgesteuerten Oszillators (5) mit dem Ein
gangsanschluß des programmierbaren Frequenzteilers
verbindet, eine Schaltungseinrichtung enthält, die
von dem spannungsgesteuerten Oszillator empfangene
Signale in der Frequenz teilt und in der Frequenz
geteilte Signale an den programmierbaren Frequenz
teiler liefert.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1988124102U JP2508180Y2 (ja) | 1988-09-22 | 1988-09-22 | 直接変調pll回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3931513A1 true DE3931513A1 (de) | 1990-04-05 |
DE3931513C2 DE3931513C2 (de) | 1991-08-22 |
Family
ID=14876976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3931513A Granted DE3931513A1 (de) | 1988-09-22 | 1989-09-21 | Phasenregelschleife fuer die direktmodulation |
Country Status (3)
Country | Link |
---|---|
US (1) | US4952888A (de) |
JP (1) | JP2508180Y2 (de) |
DE (1) | DE3931513A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0518684A2 (de) * | 1991-06-13 | 1992-12-16 | Nec Corporation | Phasenregelschleife mit einer die Energie aufrechterhaltenden gesteuerten Ladungspumpe für schnelle Kanalumschaltung |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0410029B1 (de) * | 1989-07-25 | 1995-01-04 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Nachlaufsynchronisation |
US5221911A (en) * | 1991-06-21 | 1993-06-22 | U.S. Philips Corporation | Receiver having pll frequency synthesizer with rc loop filter |
US5266907A (en) * | 1991-06-25 | 1993-11-30 | Timeback Fll | Continuously tuneable frequency steerable frequency synthesizer having frequency lock for precision synthesis |
US6975686B1 (en) | 2000-10-31 | 2005-12-13 | Telefonaktiebolaget L.M. Ericsson | IQ modulation systems and methods that use separate phase and amplitude signal paths |
US6833767B1 (en) | 2003-03-28 | 2004-12-21 | National Semiconductor Corporation | Frequency synthesizer using digital pre-distortion and method |
US7158443B2 (en) * | 2005-06-01 | 2007-01-02 | Micron Technology, Inc. | Delay-lock loop and method adapting itself to operate over a wide frequency range |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3714463A (en) * | 1971-01-04 | 1973-01-30 | Motorola Inc | Digital frequency and/or phase detector charge pump |
DE3116603A1 (de) * | 1980-04-28 | 1982-02-18 | RCA Corp., 10020 New York, N.Y. | "digitaler phasenvergleicher mit erhoehter empfindlichkeit fuer kleine phasenunterschiede" |
DE3632712A1 (de) * | 1986-09-26 | 1988-03-31 | Merk Gmbh Telefonbau Fried | Schaltungsanordnung zum steuern der regelspannung fuer einen als spannungsgesteuerter oszillator ausgefuehrten taktgeber |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3986125A (en) * | 1975-10-31 | 1976-10-12 | Sperry Univac Corporation | Phase detector having a 360 linear range for periodic and aperiodic input pulse streams |
JPS5872715U (ja) * | 1981-11-06 | 1983-05-17 | 株式会社日立製作所 | 位相同期回路 |
US4500857A (en) * | 1983-02-24 | 1985-02-19 | The United States Of America As Represented By The Secretary Of The Army | Frequency modulated phase locked loop |
US4745372A (en) * | 1985-10-17 | 1988-05-17 | Matsushita Electric Industrial Co., Ltd. | Phase-locked-loop circuit having a charge pump |
-
1988
- 1988-09-22 JP JP1988124102U patent/JP2508180Y2/ja not_active Expired - Lifetime
-
1989
- 1989-09-20 US US07/410,371 patent/US4952888A/en not_active Expired - Fee Related
- 1989-09-21 DE DE3931513A patent/DE3931513A1/de active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3714463A (en) * | 1971-01-04 | 1973-01-30 | Motorola Inc | Digital frequency and/or phase detector charge pump |
DE3116603A1 (de) * | 1980-04-28 | 1982-02-18 | RCA Corp., 10020 New York, N.Y. | "digitaler phasenvergleicher mit erhoehter empfindlichkeit fuer kleine phasenunterschiede" |
DE3632712A1 (de) * | 1986-09-26 | 1988-03-31 | Merk Gmbh Telefonbau Fried | Schaltungsanordnung zum steuern der regelspannung fuer einen als spannungsgesteuerter oszillator ausgefuehrten taktgeber |
Non-Patent Citations (1)
Title |
---|
GARDNER, F.M.: "Phaselock Techniques", 2.Aufl., 1979, ISBN 0-471-04294-3, S.165-167 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0518684A2 (de) * | 1991-06-13 | 1992-12-16 | Nec Corporation | Phasenregelschleife mit einer die Energie aufrechterhaltenden gesteuerten Ladungspumpe für schnelle Kanalumschaltung |
EP0518684A3 (en) * | 1991-06-13 | 1993-06-02 | Nec Corporation | Phase-locked loop having charge pump driven with preserved energy for instant channel switching |
Also Published As
Publication number | Publication date |
---|---|
US4952888A (en) | 1990-08-28 |
JPH0246417U (de) | 1990-03-29 |
DE3931513C2 (de) | 1991-08-22 |
JP2508180Y2 (ja) | 1996-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60317669T2 (de) | Lc-oszillator mit grossem abstimmbereich und geringem phasenrauschen | |
DE102006011285B4 (de) | Schwingkreisanordnung mit digitaler Steuerung, Verfahren zur Erzeugung eines Schwingungssignals und digitaler Phasenregelkreis mit der Schwingkreisanordnung | |
DE60110686T2 (de) | Frequenzsynthesizer | |
DE60006475T2 (de) | Oszillatorschaltungen mit koaxialen Resonatoren | |
DE102014102940A1 (de) | Oszillator mit LC-Primär- und Sekundärschwingschaltungen | |
DE19954255A1 (de) | Phase Lock Loop und diesbezügliches Verfahren | |
DE19630404B4 (de) | Spannungsgesteuerter Oszillator | |
DE19952867A1 (de) | Phasendetektor mit Frequenzsteuerung | |
DE2364043A1 (de) | Anlage zur uebertragung hochfrequenter nachrichten ueber leitungen | |
DE10331572B4 (de) | Sigma-Delta-Wandleranordnung | |
DE3321601A1 (de) | Steuerschaltung fuer eine phasenstarre schleife | |
DE3121642A1 (de) | "phasenstarre schleifenschaltung mit mehrfachrueckkopplung" | |
DE2603641A1 (de) | Phasenstarre rueckfuehrschleife, insbesondere fuer einen breitbandsender | |
DE19949782C1 (de) | PLL-Schaltung | |
EP1586183B1 (de) | Oszillatoranordnung für frequenzmodulation | |
DE3931513C2 (de) | ||
DE3202733C2 (de) | ||
DE60020789T2 (de) | Frequenzsynthetisierer und mobiles Funkgerät mit einem solchen Frequenzsynthetisierer | |
DE19707990A1 (de) | Schaltender Stromspiegel für einen Phasenregelschleifenfrequenzsynthesizer und Kommunikationsvorrichtung die diesen verwendet | |
DE102005006543B4 (de) | Direkt modulierter spannungsgesteuerter Oszillator auf CMOS-Basis | |
DE2753629C2 (de) | ||
DE19837204B4 (de) | Totzeitreduzierung bei Frequenzsprüngen in Mehrfachbandsyntheseeinheiten | |
DE2557134A1 (de) | Transistoroszillator | |
DE3827429A1 (de) | Spannungsgesteuerter oszillator mit leitungsresonator | |
EP0893011B1 (de) | Phasenregelschleife mit umschaltbarer schleifenbandbreite |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |