DE3901298C2 - - Google Patents

Description

Die Erfindung betrifft eine Gegentaktschaltung mit ei­ ner Logikschaltung, die einen ersten und einen zweiten Transistor ansteuert.The invention relates to a push-pull circuit with egg ner logic circuit that a first and a second Activates transistor.

Bei Gegentaktschaltungen, die im allgemeinen als Gegen­ taktendstufen Anwendung finden, wird bekanntlich der eine Gegentakttransistor leitend geschaltet, wenn der andere Gegentakttransistor sperrend geschaltet wird. Geschieht dies gleichzeitig, so fließt ein Strom von demjenigen Gegentakttransistor, der gerade ausgeschal­ tet wurde, zu demjenigen Gegentakttransistor, der gera­ de eingeschaltet wurde. Dieser unerwünschte Strom ist durch überschüssige Ladungsträger im Basisgebiet des­ jenigen Transistors bedingt, der gerade ausgeschaltet wurde.In push-pull circuits, which are generally counter clock stages are used, as is well known a push-pull transistor turned on when the other push-pull transistor is turned off. If this happens at the same time, a current flows from the push-pull transistor that was just stripped tet was to the push-pull transistor that gera de was switched on. This unwanted stream is due to excess charge carriers in the base area of the conditional on that transistor that just turned off has been.

Vermeiden kann man den unerwünschten Stromfluß von ei­ nem Gegentakttransistor zum anderen im Zeitpunkt des Funktionswechsels der beiden Gegentakttransistoren nur dadurch, daß der eine Gegentakttransistor nicht gleich­ zeitig mit dem Abschalten des anderen Gegentakttransi­ stors eingeschaltet wird, sondern erst nach einer War­ tezeit, während der eine Ausräumung unerwünschter La­ dungsträger in der Basiszone des gerade abgeschalteten Gegentakttransistors erfolgt. Diese Lösung erfordert zwei Zeitglieder, die gegenläufige Forderungen erfüllen müssen. One can avoid the undesired current flow of egg nem push-pull transistor to the other at the time of Function change of the two push-pull transistors only in that the one push-pull transistor is not the same in time with switching off the other push-pull transi stors is switched on, but only after a war te time, during which an evacuation of undesired La manure carrier in the base zone of the just switched off Push-pull transistor takes place. This solution requires two timers that meet opposite requirements have to.  

Aus der DE-OS 33 09 212 ist eine monolithisch integrierbare Steuerschaltung für induktive Lasten bekannt, die einen Gegentakt-Endstufe mit Transistoren aufweist. Die Basis jedes Transistors dieser Endstufe ist mit einer Steuerschaltungseinrichtung und einem in Sättigung vorgespannten Transistor verbunden, der in Gegenphase zu dem mit ihm verbundenen Endtransistor leitend gesteuert wird. Dieser Hilfstransistor beschleunigt das Abschalten des Endtransistors durch Abziehen von Basisladungsträgern, während er dessen Leitendschalten verzögert, indem Speisestrom entnommen wird über eine Zeit, die gleich der eigenen Übergangszeit beim Ausschalten ist. Auf diese Weise kann ein gleichzeitiges Leiten der Transistoren der Endstufe während der Umschaltung vermieden werden.DE-OS 33 09 212 is a monolithically integrable Known control circuit for inductive loads, which has a push-pull output stage with transistors. The base of each transistor of this output stage is with a Control circuit device and one in saturation biased transistor connected in phase opposition Controlled to the end transistor connected to it becomes. This auxiliary transistor accelerates this Turn off the end transistor by subtracting Base charge carriers while switching them on delayed by taking supply current through a Time equal to your own transition time when switching off is. In this way, a simultaneous Conducting the transistors of the output stage during the switchover be avoided.

Aus der DD 2 15 215 ist eine Schaltungsanordnung zur Erzeugung des Tastverhältnisses 0,5 rechteckförmiger Taktsignale bekannt, bei der ein D-Flipflop als Frequenzteiler mit dem Teilungsverhältnis 2 geschaltet ist. An dem nichtinvertierten und invertierten Ausgang des Frequenzteilers sind Kondensatoren gleicher Kapazität angeordnet, die mit Konstantstromquellen verbunden sind. An den nichtinvertierten und invertierten Ausgang des D-Flipflop ist ein summenbildendes Glied geschaltet, welches ausgangsseitig über einen Koppelkondensator mit dem Eingang negativer Polarität eines Komparators verbunden ist. Der positive Eingang des Komparators ist an Nullpotential gelegt und an den Komparator, der einen TTL-kompatiblen Ausgang aufweist, sind zwei Speisespannungen unterschiedlicher Polarität angeschlossen.From DD 2 15 215 a circuit arrangement for generating the duty cycle 0.5 rectangular clock signals is known, in which a D flip-flop is connected as a frequency divider with the division ratio 2 . At the non-inverted and inverted output of the frequency divider, capacitors of the same capacitance are arranged, which are connected to constant current sources. A sum-forming element is connected to the non-inverted and inverted output of the D flip-flop, which is connected on the output side via a coupling capacitor to the input of negative polarity of a comparator. The positive input of the comparator is connected to zero potential and two supply voltages of different polarity are connected to the comparator, which has a TTL-compatible output.

Der Erfindung liegt die Aufgabe zugrunde, eine Gegentaktschaltung anzugeben, die durch einen einfachen Aufbau einen unerwünschten Stromfluß von Gegentakttransi­ stor zu Gegentakttransistor in der Umschaltphase ver­ meidet. Diese Aufgabe wird bei einer Gegentaktschaltung der eingangs erwähnten Art nach der Erfindung durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.The invention has for its object a push-pull circuit specify by a simple structure an undesirable current flow from push-pull transi stor to push-pull transistor in the switching phase ver avoids. This task is done with a push-pull circuit of the type mentioned according to the invention by the characterizing features of claim 1 solved.

Die Erfindung wird im folgenden an Ausführungsbeispie­ len erläutert.The invention is based on exemplary embodiments len explained.

Die Fig. 1 zeigt eine allgemeine Schaltung der Erfin­ dung und die Fig. 2 zeigt eine Ausführungsform der Erfindung. Fig. 1 shows a general circuit of the inven tion and Fig. 2 shows an embodiment of the invention.

Die Schaltung der Fig. 1 ist eine Gegentaktendstufe. Am Eingang der Gegentaktendstufe der Fig. 1 befinden sich der erste Transistor T1 und der zweite Transistor T2, die von einem Flip Flop 1 und damit von einer Logik­ schaltung angesteuert werden. Das Flip Flop 1 steuert die Basen der Transistoren T1 und T2. Der Q-Ausgang des Flip Flop 1 ist mit der Basis des Transistors T1 ver­ bunden und der -Ausgang des Flip Flop 1 ist mit der Basis des Transistors T2 verbunden. Für den Fall, daß an der Basis des Transistors T1 eine logische 1 anliegt, liegt an der Basis des Transistors T2 eine logische 0 an, und umgekehrt. Die Emitter der beiden Transistoren T1 und T2 sind mit dem Bezugspunkt verbunden. Zwischen die Ausgangsleitungen 2 und 3 der Transistoren T1 und T2 ist ein Kondensator C geschaltet. Im Ausführungsbei­ spiel der Fig. 1 sind die Ausgangsleitungen 2 und 3 die Kollektorleitungen der Transistoren T1 und T2. Eine Stromquelle IQ1 ist mit der einen Elektrode (4) des Kondensators C und eine Stromquelle IQ2 ist mit der anderen Elektrode (5) des Kondensators C verbunden. Die Stromquellen IQ1 und IQ2 dienen zur Umladung des Kon­ densators C.The circuit of FIG. 1 is a push-pull output stage. At the input of the push-pull output stage of FIG. 1 there are the first transistor T 1 and the second transistor T 2 , which are controlled by a flip-flop 1 and thus by a logic circuit. The flip-flop 1 controls the bases of the transistors T 1 and T 2 . The Q output of the flip-flop 1 is connected to the base of the transistor T 1 and the output of the flip-flop 1 is connected to the base of the transistor T 2 . In the event that a logic 1 is present at the base of transistor T 1, lies at the base of the transistor T 2 is a logic 0, and vice versa. The emitters of the two transistors T 1 and T 2 are connected to the reference point. A capacitor C is connected between the output lines 2 and 3 of the transistors T 1 and T 2 . In Ausführungsbei FIG game. 1, the output lines 2 and 3, the collector leads of the transistors T 1 and T 2. A current source IQ 1 is connected to one electrode ( 4 ) of the capacitor C and a current source IQ 2 is connected to the other electrode ( 5 ) of the capacitor C. The current sources IQ 1 and IQ 2 serve to charge the capacitor C.

Der Komparator K1 der Fig. 1 vergleicht das Potential an der Elektrode 4 des Kondensators C mit einer Refe­ renzspannung U_{Ref 1} und der Komparator K2 vergleicht das Potential an der Elektrode 5 des Kondensators C mit der Referenzspannung U_{Ref 2}. Das Ausgangssignal des Kompara­ tors K1 wird dem einen Eingang des NAND-Gatters G1 so­ wie dem einen Eingang eines UND-Gatters G2 zugeführt, während das Ausgangssignal des Komparators K2 dem ande­ ren Eingang des NAND-Gatters G1 sowie dem einen Eingang eines UND-Gatters G3 zugeführt wird. Das Ausgangssignal des NAND-Gatters G1 steuert die anderen Eingänge der UND-Gatter G2 und G3. Das UND-Gatter G2 steuert eine Stromquelle IQ3 und das UND-Gatter G3 steuert eine Stromquelle IQ4. Die Stromquelle IQ3 steuert den Strom­ spiegeltransistor T6 und die Stromquelle IQ4 steuert den Stromspiegeltransistor T5.The comparator K 1 of FIG. 1 compares the potential at the electrode 4 of the capacitor C with a reference voltage U _{Ref 1} and the comparator K 2 compares the potential at the electrode 5 of the capacitor C with the reference voltage U _{Ref 2} . The output signal of the comparator K 1 is fed to one input of the NAND gate G 1 and to the one input of an AND gate G 2 , while the output signal of the comparator K 2 to the other input of the NAND gate G 1 and one Input of an AND gate G 3 is supplied. The output signal of the NAND gate G 1 controls the other inputs of the AND gates G 2 and G 3 . The AND gate G 2 controls a current source IQ 3 and the AND gate G 3 controls a current source IQ 4 . The current source IQ 3 controls the current mirror transistor T 6 and the current source IQ 4 controls the current mirror transistor T 5 .

In der Umschaltphase sind beide Komparator-Ausgänge "1", weil beide Elektroden von C negativer sind als U_{Ref 2}. In der Folge sieht das Gatter G1 an beiden Eingängen "1", so daß der Ausgang von G1 "0" ist. Das bedeutet, daß in der Umschaltphase die beiden UND-Gatter G2 und G3 grundsätzlich eine "0" am Ausgang zeigen und dadurch beide Gegentakttransistoren (T7, T8) stromlos schalten. Erst wenn ein Komparator am Ausgang "0" wird, kann die entsprechende Stromquelle (IQ3 oder IQ4) angesteuert werden.In the switchover phase, both comparator outputs are "1" because both electrodes of C are more negative than U _{Ref 2} . As a result, gate G 1 sees "1" at both inputs, so that the output of G 1 is "0". This means that in the switching phase, the two AND gates G 2 and G 3 always show a "0" at the output and thereby switch both push-pull transistors (T 7 , T 8 ) off. The corresponding current source (IQ 3 or IQ 4 ) can only be controlled when a comparator becomes "0" at the output.

Im Ausführungsbeispiel der Fig. 2 wird die Funktion des Komparators K1, des Komparators K2 und der Gatter G1 bis G3 der Fig. 1 durch die beiden Transistoren T3 und T4 realisiert. Die Stromquellen IQ3 und IQ4 der Fig. 1 sind im Ausführungsbeispiel der Fig. 2 durch den Widerstand R und die beiden Transistoren T3 und T4 realisiert.In the exemplary embodiment in FIG. 2, the function of the comparator K 1 , the comparator K 2 and the gates G 1 to G 3 of FIG. 1 is realized by the two transistors T 3 and T 4 . The current sources IQ 3 and IQ 4 of FIG. 1 are implemented in the exemplary embodiment of FIG. 2 by the resistor R and the two transistors T 3 and T 4 .

In der Schaltung nach der Fig. 2 werden die Kompara­ toren K1 und K2 lediglich aus den Transistoren T3 und T4 gebildet. Die beiden Emitter der Transistoren T3 und T4 sind außerdem mit dem Bezugspunkt verbunden.In the circuit according to FIG. 2, the comparators K 1 and K 2 are only formed from the transistors T 3 and T 4 . The two emitters of transistors T 3 and T 4 are also connected to the reference point.

Der Transistor T3 steuert einen Stromspiegel T5 an und der Transistor T4 steuert einen Stromspiegel T6 an. Der Stromspiegeltransistor T6 steuert die Basis des Gegen­ takttransistors T7 und der Stromspiegeltransistor T5 steuert die Basis des Gegentakttransistors T8. Zwischen den Transistoren T7 und T8 liegt der Ausgang Q der Ge­ gentaktendstufe.The transistor T 3 drives a current mirror T 5 and the transistor T 4 drives a current mirror T 6 . The current mirror transistor T 6 controls the base of the counter clock transistor T 7 and the current mirror transistor T 5 controls the base of the push-pull transistor T 8 . Between the transistors T 7 and T 8 is the output Q of the Ge gentakendstufe.

Die Schaltung der Fig. 2 arbeitet wie folgt. Im Aus­ gangszustand (Q=1) ist der erste Transistor T1 lei­ tend. Dadurch wird die obere Elektrode 4 des Kondensa­ tors C auf Masse gezogen. Da der Transistor T2 in die­ ser Phase gesperrt ist, wird die untere Elektrode 5 des Kondensators C mittels der Stromquelle IQ2 auf die Re­ ferenzspannung U_Ref gebracht, die beispielsweise 2V beträgt. Die Referenzspannung U_Ref liegt in diesem Zeit­ punkt auch an der Basis des Transistors T4 an. Da die Basis des Transistors T3 zu diesem Zeitpunkt an Masse liegt, ist der Transistor T3 in dieser Phase gesperrt. Unter diesen Umständen fließt über den Widerstand R ein Strom der Größe (U_Ref-U_BE)/R. Dieser Strom wird im Stromspiegeltransistor T6 gespiegelt und an den Gegen­ takttransistor T7 weitergeleitet, so daß der Gegentakt­ transistor T7 leitend wird. Wenn der Transistor T7 lei­ tend ist, erhält der Ausgang Q ein Potential, welches vom "+"-Potential um die Spannung U_BE des Transistors T7 abweicht.The circuit of Fig. 2 operates as follows. In the initial state (Q = 1), the first transistor T 1 is conductive. As a result, the upper electrode 4 of the capacitor C is pulled to ground. Since the transistor T 2 is blocked in this phase, the lower electrode 5 of the capacitor C is brought to the reference voltage U _Ref by means of the current source IQ 2 , which is, for example, 2V. The reference voltage U _Ref is also at this point in time at the base of the transistor T 4 . Since the base of transistor T 3 is grounded at this time, transistor T 3 is blocked in this phase. Under these circumstances, a current of the size (U _Ref -U _BE ) / R flows through the resistor R. This current is mirrored in the current mirror and transistor T 6 forwarded to the push-pull transistor T 7, so that the push-pull transistor T 7 is conductive. If the transistor T 7 is conductive, the output Q receives a potential which deviates from the "+" potential by the voltage U _{BE of} the transistor T 7 .

Liefert die logische Schaltung 1 (Flip Flop) ein =1, so wird die untere Elektrode 5 des Kondensators C auf Masse geschaltet. Vor dem Umschalten von Q=1 auf =1 war das Potential der oberen Elektrode 4 des Kondensa­ tors C um 2V negativer als das Potential der unteren Elektrode 5 des Kondensators C. Wenn der Transistor T2 schaltet und die untere Elektrode 5 des Kondensators C auf Masse liegt, kann sich die Spannung am Kondensator C nicht schlagartig ändern, so daß das Potential der oberen Elektrode 4 des Kondensators C zwangsläufig ne­ gativer als Masse wird. Die Stromquelle IQ1 lädt die obere Elektrode 4 des Kondensators C in der Umschalt­ phase langsam auf positivere Werte um, weil ja jetzt der Transistor T1 gesperrt ist. Das bedeutet, daß in der Umschaltphase zunächst für eine bestimmte Wartezeit beide Transistoren T3 und T4 sperren, weil ihre Basis­ potentiale in dieser Phase kleiner als die Schleusen­ spannungen dieser beiden Transistoren sind. Denn die Basis des Transistors T4 liegt in dieser Phase über den leitenden Transistor T2 auf Masse, während die Basis des Transistors T3, wie oben beschrieben, sogar negati­ veres Potential als Masse besitzt.If the logic circuit 1 (flip-flop) delivers = 1, the lower electrode 5 of the capacitor C is switched to ground. Before switching from Q = 1 to = 1, the potential of the upper electrode 4 of the capacitor C was 2V more negative than the potential of the lower electrode 5 of the capacitor C. When the transistor T 2 switches and the lower electrode 5 of the capacitor C turns on Ground is, the voltage across the capacitor C can not change suddenly, so that the potential of the upper electrode 4 of the capacitor C is inevitably ne gativ than ground. The current source IQ 1 slowly charges the upper electrode 4 of the capacitor C in the changeover phase to more positive values, because the transistor T 1 is now blocked. This means that in the switching phase, both transistors T 3 and T 4 are initially blocked for a certain waiting time because their base potentials in this phase are lower than the lock voltages of these two transistors. Because the base of the transistor T 4 is in this phase via the conductive transistor T 2 to ground, while the base of the transistor T 3 , as described above, even has negative potential as ground.

In der Folgezeit lädt die Stromquelle IQ1 die obere Elektrode des Kondensators C auf positivere Potential­ werte um. Dabei wird die Schleusenspannung des Transi­ stors T3 erreicht und letztlich die Referenzspannung U_Ref. Erreicht das Potential an der Basis des Transi­ stors T3 die Schleusenspannung, so beginnt über den Widerstand R ein Strom durch den Transistor T3 in Rich­ tung zum Stromspiegel T5 zu fließen. Das Basispotential am Transistor T5 ist gleich dem Kollektorpotential des Transistors T3. Wenn der Transistor T3 gesperrt ist und somit kein Strom vom Transistor T3 zum Stromspiegel T5 fließt, dann ist an der Basis des Transistors T5 das gleiche Potential wie am Emitter des Transistors T5, d. h. die Spannung "+". Ist der Transistor T3 dagegen leitend, so fließt ein Strom vom Transistor T3 zum Stromspiegel T5. In diesem Fall ist die Basisspannung am Transistor T5 nicht mehr "+", sondern gegenüber der Spannung "+" um U_BE reduziert. Wenn in die Basis des Transistors T5 ein Strom fließt, dann wird der Transi­ stor T5 leitend, und zwar so lange, bis der vom Kollek­ tor II des Transistors T5 gelieferte Kollektorstrom gleich dem vom Transistor T3 zugeführten Basisstrom ist. Ein gleich großer Kollektorstrom wird vom Kollek­ tor I des Transistors T5 der Basis des Gegentakttransi­ stors T8 zugeführt, der dadurch leitend wird. In analo­ ger Weise wird der andere Gegentakttransistor T7 lei­ tend gesteuert, und zwar dann, wenn der Transistor T4 leitend wird und die Basis des Stromspiegeltransistors T6 ansteuert, da durch diese Basisansteuerung der Tran­ sistor T6 leitend wird und Kollektorstrom an die Basis des Transistors T7 liefert, wodurch der Gegentakttran­ sistor T7 leitend wird.Subsequently, the current source IQ 1 charges the upper electrode of the capacitor C to more positive potential values. The lock voltage of the transistor T 3 is reached and ultimately the reference voltage U _Ref . Reaches the potential at the base of the transistor T 3, the lock voltage, a current begins to flow through the resistor R 3 through the transistor T 3 in the direction of the current mirror T 5 . The base potential at transistor T 5 is equal to the collector potential of transistor T 3 . If the transistor T 3 is blocked and thus no current flows from the transistor T 3 to the current mirror T 5 , then the base of the transistor T 5 has the same potential as the emitter of the transistor T 5 , ie the voltage "+". In contrast, if the transistor T 3 is conductive, a current flows from the transistor T 3 to the current mirror T 5 . In this case, the base voltage at transistor T 5 is no longer "+", but is reduced by U _BE compared to voltage "+". When a current flows into the base of the transistor T 5, the transi stor T 5 is rendered conductive, and as long until the the collector-gate II of the transistor T 5 supplied collector current is equal to the signal supplied from transistor T 3 base current. An equal collector current is supplied from collector I of transistor T 5 to the base of push-pull transistor T 8 , which thereby becomes conductive. In an analogous manner, the other push-pull transistor T 7 is controlled lei tend, when the transistor T 4 becomes conductive and drives the base of the current mirror transistor T 6 , because by this basic control of the transistor T 6 becomes conductive and collector current to the base of the transistor T 7 supplies, whereby the push-pull transistor T 7 becomes conductive.

Da bei einem Umschalten von einem Gegentakttransistor auf den anderen zur Ausräumung von Ladungsträgern in der Basiszone des abgeschalteten Transistors Zeit ver­ gehen soll, müssen während dieser Umschaltphase (Warte­ zeit) die beiden Gegentakttransistoren T7 und T8 und damit auch die Transistoren T3 und T4 gesperrt bleiben. Since time is to pass when switching from one push-pull transistor to the other to clear charge carriers in the base zone of the switched-off transistor, the two push-pull transistors T 7 and T 8 and thus also the transistors T 3 and T must be during this switching phase (waiting time) 4 remain locked.

Denn die Gegentakttransistoren T7 und T8 bleiben, wie oben beschrieben, nur dann gesperrt, wenn auch die Tran­ sistoren T3 und T4 gesperrt sind.Because the push-pull transistors T 7 and T 8 remain, as described above, only blocked when the transistors T 3 and T 4 are blocked.

Folgende Punkte machen das Wesen der Schaltung der Fig. 2 aus. Eine logische Schaltung 1 steuert die beiden Ankoppeltransistoren T1 und T2 an. An die beiden Ankop­ peltransistoren T1 und T2 ist ein Kondensator C so an­ geschaltet, daß die beiden Elektroden (4, 5) des Kon­ densators C wechselweise an den Bezugspunkt geschaltet werden können, und zwar die eine Elektrode (4) bei Q=1 und die andere Elektrode (5) des Kondensators C bei =1. An die eine Elektrode (4) des Kondensators C ist eine Stromquelle (IQ1) und an die andere Elektrode (5) des Kondensators C ist ebenfalls eine Stromquelle (IQ2) angeschlossen. Beide Stromquellen (IQ1, IQ2) dienen zur Umladung des Kondensators C beim Wechsel von Q=1 auf =1 bzw. beim Wechsel von Q=0 auf =0. Die Umla­ dungsdauer des Kondensators C entspricht der gewünsch­ ten Wartezeit zwischen dem Funktionswechsel der beiden Gegentakttransistoren T7 und T8. Die Umladezeit hängt von der Kapazität des Kondensators C sowie von den Strö­ men ab, die die Stromquellen IQ1 und IQ2 liefern. Das Potential an der einen Elektrode (4) des Kondensators C steuert den einen Steuertransistor (T3) und das Poten­ tial an der anderen Elektrode (5) des Kondensators C steuert den anderen Steuertransistor (T4). Im Ausfüh­ rungsbeispiel werden die Basen der Transistoren T3 und T4 gesteuert.The following points make up the essence of the circuit of FIG. 2. A logic circuit 1 controls the two coupling transistors T 1 and T 2 . At the two Ankop peltransistors T 1 and T 2 , a capacitor C is switched on so that the two electrodes ( 4 , 5 ) of the capacitor C can be switched alternately to the reference point, namely one electrode ( 4 ) at Q = 1 and the other electrode ( 5 ) of the capacitor C at = 1. A current source (IQ 1 ) is connected to one electrode ( 4 ) of capacitor C and a current source (IQ 2 ) is also connected to the other electrode ( 5 ) of capacitor C. Both current sources (IQ 1 , IQ 2 ) serve to charge the capacitor C when changing from Q = 1 to = 1 or when changing from Q = 0 to = 0. The charge period of the capacitor C corresponds to the desired waiting time between the change in function of the two push-pull transistors T 7 and T 8 . The charge-reversal time depends on the capacitance of the capacitor C and on the currents which the current sources IQ 1 and IQ 2 deliver. The potential at one electrode ( 4 ) of the capacitor C controls the one control transistor (T 3 ) and the potential at the other electrode ( 5 ) of the capacitor C controls the other control transistor (T 4 ). In the example, the bases of the transistors T 3 and T 4 are controlled.

Claims (8)

1. Gegentaktschaltung mit einer Logikschaltung, die einen ersten und einen zweiten Transistor ansteuert, dadurch gekennzeichnet, daß ein Kondensator vorgesehen ist, dessen eine Elektrode mit dem Kollektor des ersten Transistors verbunden ist und beim Durchschalten des ersten Transistors mit einem Bezugspunkt verbunden wird und dessen andere Elektrode mit dem Kollektor des zwei­ ten Transistors verbunden ist und beim Durchschalten des zweiten Transistors mit dem Bezugspunkt verbunden wird, daß zwei Stromquellen vorgesehen sind, die zur Umladung des Kondensators dienen, und daß der jeweils leitend zu schaltende Gegentakttransistor erst dann leitend geschaltet wird, wenn eines der beiden Kondensatorpotentiale einen Referenzwert überschreitet. 1. push-pull circuit with a logic circuit which drives a first and a second transistor, characterized in that a capacitor is provided, one electrode of which is connected to the collector of the first transistor and is connected to a reference point when the first transistor is switched through and the other Electrode is connected to the collector of the two th transistor and is connected to the reference point when the second transistor is switched through, that two current sources are provided which serve to charge the capacitor, and that the push-pull transistor to be switched on is only switched on when one of the two capacitor potentials exceeds a reference value. 2. Gegentaktschaltung nach Anspruch 1, dadurch gekenn­ zeichnet, daß zum Vergleich der Potentiale am Kondensa­ tor mit einer Referenzspannung zwei Komparatoren vorge­ sehen sind und daß dem einen Komparator das Potential an der einen Elektrode des Kondensators sowie die Refe­ renzspannung und dem anderen Komparator das Potential an der anderen Elektrode des Kondensators sowie die Referenzspannung zugeführt werden.2. push-pull circuit according to claim 1, characterized records that to compare the potentials on the condenser with two reference comparators are seen and that the one comparator has the potential on one electrode of the capacitor and the Refe limit voltage and the other comparator the potential on the other electrode of the capacitor as well as the Reference voltage can be supplied. 3. Gegentaktschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein NAND-Gatter sowie zwei UND-Gat­ ter vorgesehen sind, daß das Ausgangssignal des einen Komparators dem einen Eingang des NAND-Gatters sowie dem einen Eingang des einen UND-Gatters zugeführt wird und daß das Ausgangssignal des anderen Komparators dem anderen Eingang des NAND-Gatters sowie dem einen Ein­ gang des anderen UND-Gatters zugeführt wird und daß das Ausgangssignal des NAND-Gatters den anderen Eingängen der UND-Gatter zugeführt wird.3. push-pull circuit according to claim 1 or 2, characterized characterized in that a NAND gate and two AND gates ter are provided that the output signal of one Comparator the one input of the NAND gate as well the one input of the AND gate is supplied  and that the output signal of the other comparator other input of the NAND gate and one on gang of the other AND gate is supplied and that Output signal of the NAND gate to the other inputs the AND gate is fed. 4. Gegentaktschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß jedes UND-Gatter eine Strom­ quelle ansteuert und daß jeder dieser Stromquellen ei­ nen Stromspiegeltransistor ansteuert.4. push-pull circuit according to one of claims 1 to 3, characterized in that each AND gate has a current source controls and that each of these power sources egg drives current mirror transistor. 5. Gegentaktschaltung nach Anspruch 4, dadurch gekenn­ zeichnet, daß jeder Stromspiegeltransistor einen Gegen­ takttransistor ansteuert.5. push-pull circuit according to claim 4, characterized records that each current mirror transistor has a counter clock transistor controls. 6. Gegentaktschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß ein dritter und ein vierter Transistor vorgesehen sind, daß der dritte und der vier­ te Transistor als Komparator geschaltet sind, daß der dritte Transistor von der einen Stromquelle und der vierte Transistor von der anderen Stromquelle angesteu­ ert wird und daß der dritte Transistor den einen Strom­ spiegeltransistor und der vierte Transistor den anderen Stromspiegeltransistor ansteuert.6. push-pull circuit according to one of claims 1 to 5, characterized in that a third and a fourth Transistor are provided that the third and the fourth te transistor are connected as a comparator that the third transistor from the one current source and the fourth transistor driven by the other current source ert and that the third transistor the one current mirror transistor and the fourth transistor the other Current mirror transistor controls. 7. Gegentaktschaltung nach Anspruch 6, dadurch gekenn­ zeichnet, daß die Emitter des dritten und vierten Tran­ sistors miteinander sowie über einen Widerstand mit dem Bezugspunkt verbunden sind.7. push-pull circuit according to claim 6, characterized records that the emitters of the third and fourth tran sistors with each other and via a resistor with the Are connected. 8. Gegentaktschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Wartezeit während der Umschaltphasen von einem Gegentakttransistor auf den anderen Gegentakttransistor durch die Kapazität des Kondensators sowie durch die von den Stromquellen ge­ lieferten Ströme bestimmt wird.8. push-pull circuit according to one of claims 1 to 7, characterized in that the waiting time during the Switching phases from a push-pull transistor to the other push-pull transistor by the capacitance of the  Capacitor as well as by the ge from the power sources delivered currents is determined.