DE3900187A1 - Ein-chip-mikrocomputer - Google Patents
Ein-chip-mikrocomputerInfo
- Publication number
- DE3900187A1 DE3900187A1 DE3900187A DE3900187A DE3900187A1 DE 3900187 A1 DE3900187 A1 DE 3900187A1 DE 3900187 A DE3900187 A DE 3900187A DE 3900187 A DE3900187 A DE 3900187A DE 3900187 A1 DE3900187 A1 DE 3900187A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- data
- address
- chip microcomputer
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/66—Updates of program code stored in read-only memory [ROM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/328—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for runtime instruction patching
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Microcomputers (AREA)
- Stored Programmes (AREA)
- Debugging And Monitoring (AREA)
Description
Die Erfindung betrifft einen Ein-Chip-Mikrocomputer mit
einem Masken-Lesespeicher (ROM), in den Befehle oder
Programme bei dem Herstellungsvorgang eingegeben werden.
Die Erfindung betrifft insbesondere ein Ein-Chip-Mikro
computer, der eine Funktion zur Vermeidung von Fehlern
in derartigen Programmen aufweist.
Fig. 4 zeigt das Blockschaltbild des inneren Aufbaus ei
nes Ein-Chip-Mikrocomputers nach dem Stand der Technik.
In der Figur gibt das Bezugszeichen 1 ein Masken-ROM an,
in dem erforderliche Befehle oder andere Programme zur
Datenverarbeitung gespeichert sind. Das Bezugszeichen 2
gibt eine Zentralrecheneinheit (CPU) an mit einem pro
grammierbaren Zähler (PC 3) zum Speichern von Adreßdaten
zum Zugriff auf das Masken-ROM 1 und zur Durchführung
von Betrieb und Steuerung. Das Bezugszeichen 4 gibt ei
nen Adressenbus an, über den die Adreßsignale fließen,
das Bezugszeichen 5 einen Datenbus, über den die Daten
signale fließen.
Der Mikrocomputer nach dem Stand der Technik arbeitet
wie folgt: Die Befehle oder Programme in dem Masken-ROM 1
werden bei der Herstellung des integrierten Schalt
kreises bestimmt. Der PC 3 in der CPU 2 greift auf eine
gegebene Adresse des Masken-ROMs zu. Die CPU 2 nimmt ei
nen entsprechenden Befehl in dem Masken-ROM 1 auf und
führt eine Berechnung oder aber eine Steuerung entspre
chend diesem Befehl durch. Anschließend greift der PC 3
auf eine andere Adresse des Masken-ROMs 1 zu, in dem der
nächste Befehl gespeichert ist und führt wieder entspre
chende Operationen aus.
Der Vorgang der Herstellung des Masken-ROMs besteht,
beispielsweise, aus einem Feldbildungsschritt, einem
Gatterbildungsschritt, einem Verarmungsschritt, einem
Source/Drain-Bildungsschritt, einem Kontaktbildungs
schritt und einem Aluminiumschritt. Programme oder ande
re Daten werden in dem Verarmungsschritt eingegeben.
Bei dem Ein-Chip-Mikrocomputer nach dem Stand der Tech
nik, bei dem das Masken-ROM in dem oben angegebenen Ver
fahren hergestellt wird, ist es erforderlich, Befehle
oder Programme in dem Masken-ROM zu erneuern durch Her
stellung eines neuen Mikrocomputers, wenn es sich nach
der Herstellung zeigt, daß Befehle in einigen der Adres
sen des Masken-ROMs bei der Verwendung ungeeignet sind,
d. h. wenn es erforderlich wird, das Programm zu korri
gieren.
Es ist Aufgabe der Erfindung, diese Probleme zu lösen.
Dabei soll ein Ein-Chip-Mikrocomputer geschaffen werden,
der eine Änderung der Instruktionen oder Programme er
möglicht, ohne daß eine Neuherstellung erforderlich ist,
wenn es erforderlich wird, Befehle oder Programme in dem
Masken-ROM nach dessen Herstellung zu korrigieren.
Erfindungsgemäß wird diese Aufgabe gelöst durch einen
zweiten Speicher, der zur elektrischen Regeneration von
Daten eingerichtet ist, ein Register zum Setzen von
Adreßdaten des zweiten Speichers anstatt von Adreßdaten
des ersten Speichers entsprechend in dem ersten Speicher
regenerierter Daten und eine Koinzidenzschaltung zur
Schaffung einer Unterbrechung für die Zentralrechenein
heit bei Erkennen der Koinzidenz der Inhalte des Regi
sters und des programmierbaren Zählers, wobei die Zen
tralrecheneinheit Zugriff auf eine Adresse des zweiten
Speichers als Bestimmung der Unterbrechung bei deren
Auftreten nimmt.
Weitere Merkmale und Vorteile der Erfindung ergeben sich
aus der Beschreibung, in der ein Ausführungsbeispiel der
Erfindung anhand einer Zeichnung erläutert wird. Dabei
zeigt
Fig. 1 ein Blockdiagramm des wesentlichen
Aufbaus eines Ausführungsbeispiels
eines Ein-Chip-Mikrocomputers nach
der Erfindung;
Fig. 2 ein Blockdiagramm zur Erläuterung
einer Ausbildung der in Fig. 1 ge
zeigten Koinzidenzschaltung;
Fig. 3a und 3b Flußdiagramme zur Erläuterung
der Betriebsweise des Ausführungs
beispiels; und
Fig. 4 ein Blockdiagramm, das den wesentli
chen Aufbau eines vorbekannten Ein-
Chip-Mikrocomputers wiedergibt.
Fig. 1 zeigt den internen Aufbau eines Ausführungsbei
spiels eines Ein-Chip-Mikrocomputers nach der Erfindung.
In der Figur gibt das Bezugszeichen 1 ein Masken-ROM
(oder ersten Speicher) an, inden zur Datenverarbeitung
erforderliche Behle oder Programme, insbesondere Daten
unter Einfluß eines Initialisierungsprogramms (Regenera
tionsdaten) zum Lesen einer Adresse in einem PROM und
Setzen der Ausleseadresse in einem Register, in einem
Herstellungsprozeß eines integrierten Schaltkreises ein
gegeben sind. Das Bezugszeichen 2 gibt einen CPU mit ei
nem PC (programmierbaren Zähler) 3 zum Speichern von auf
das Masken-ROM 1 zugreifenden Adreßdaten und zum Bewir
ken der Operationen und der Steuerung auf. Das Bezugs
zeichen 4 gibt einen Adreßbus an, über den die Adreßsi
gnale fließen. Das Bezugszeichen 5 gibt einen Datenbus,
über den die Datensignale fließen, das Bezugszeichen 6
einen programmierbaren ROM (PROM) (oder zweiten Spei
cher) an, der zum elektrischen Regenerieren von gespei
cherten Daten nach Herstellung des Mikrocomputers in der
Lage ist. Das Bezugszeichen 7 gibt ein Register zum Be
stimmen von Adreßdaten für das PROM 6 anstelle von
Adreßdaten des Masken-ROMs 1 entsprechend der regene
rierten Daten in dem Masken-ROM1 an. Das Bezugszeichen
8 gibt die Koinzidenzschaltung zum Schaffen einer Unter
brechung des CPU 2, wenn es eine Koinzidenz der Inhalte
des Registers 7 und des PC 3 entdeckt, an. Das Bezugs
zeichen 9 ist eine Signalleitung zur Übertragung der In
halte des Registers 7 auf die Koinzidenzschaltung 8, 10
eine Unterbrechungssignalleitung zum Übertragen von Da
ten in Abhängigkeit davon, ob eine Unterbrechung von der
Koinzidenzschaltung 8 zu dem CPU 2 erfolgt. Das Bezugs
zeichen 11 gibt ein RAM an zum Speichern von Daten an,
die für die Datenverarbeitung erforderlich sind. Das Be
zugszeichen 11 ist ein Eingangs/Ausgangs-Anschluß, über
den Daten eingegeben und ausgegeben werden.
Fig. 2 ist ein Blockdiagramm zur Erläuterung der Ausbil
dung der Koinzidenzschaltung, die in Fig. 1 gezeigt ist.
Fig. 2 verdeutlicht, daß die Koinzidenzschaltung eine
Vielzahl von exklusiv NOR-Gattern (EX NOR) 8 a zum Ex
klusiv-NORing der Ausgänge des Registers 7 und der PC 3
und ein AND-Gatter 8 b zum ANDing der Ausgänge der EX
NOR-Gatter 8 a.
Die Betriebsweise dieses Ausführungsbeispiels wird jetzt
unter Bezugnahme auf die Flußdiagramme der Fig. 3a und
3b erläutert. Der PC (programmierbare Zähler) 3 in der
CPU 2 greift auf eine Adresse des Masken-ROMs 1 über den
Adreßbus 4 zu (Schritt S 1). Die CPU 2 übernimmt die Da
ten unter der entsprepchenden Adresse des Masken-ROMs 1
über den Datenbus 5 (Schritt S 2) und führt einen Prozeß
in Übereinstimmung mit den aufgenommenen Daten durch
(Schritt S 3). Infolgedessen greift der PC 3 auf eine an
dere Adresse des Masken-ROMs 1 zu, in dem der nächste
Befehl gespeichert wird. Die obige Abfolge von Opera
tionen (Schritte S 1 bis S 4) werden wiederholt, bis die
vorgegebenen Prozesse abgeschlossen sind.
In diesem Ausführungsbeispiel wird für einen führenden
Abschnitt jedes Programms in dem Masken-ROM 1 der Inhalt
einer vorgegebenen Adresse des PROMs 6 in dem Register 7
über den Datenbus 5 gesetzt. Adreßdaten, die während der
Programmausführung nicht benutzt werden, werden dagegen
im voraus in vorgegebene Adressen des PROMs 6 gesetzt,
damit in dem CPU 2 bei der Initiierung keine Unterbre
chung erfolgt. Wenn in dem Programm das in das Masken-
ROM 1 eingegeben worden ist, ein unerwünschter Inhalt
gefunden wird, wird die führende Adresse des Programms
in das PROM 6 eingeschrieben (Schritt S 5), die in dem
dem Register 7 über den Datenbus 5 (Schritt S 6) zu set
zen ist. Wenn der PC 3 auf eine unerwünschte Adresse in
dem Masken-ROM 1 während der Programmausführung Zugriff
nehmen will, erkennt die Koinzidenzschaltung 8 eine Ko
inzidenz des Inhalts des Registers 7 und des PC 3
(Schritt S 7) und schafft eine Unterbrechung für den CPU
2 über die Unterbrechungssignalleitung 10 (Schritt S 8).
Der PC 3 nimmt das Unterbrechungssignal auf und greift
auf eine bestimmte Adresse des PROMs 6 zu, die durch das
Unterbrechungssignal gesetzt ist (Schritt S 9). Ein kor
rigierter Befehl wird so in eine bestimmte Adresse des
PROM 6 als Bestimmung der Unterbrechung über den Ein
gangs/Ausgangs-Anschluß 12 geschrieben (Schritt S 10), so
daß der Mikrocomputer das korrigierte Programm ausführt.
In dem obigen Ausführungsbeispiel besteht die Koinzi
denzschaltung 8 aus den EX NOR-Gattern 8 a und dem AND-
Gattern 8 b. Es ist jedoch möglich, eine Koinzidenzschal
tung zu konstruieren, die aus EX NOR-Gattern und einem
NOR-Gatter besteht.
Im vorangehenden wurde beschrieben, daß nach der Erfin
dung ein Register zum Bestimmen von Adreßdaten eines
zweiten Speichers anstatt Adreßdaten von einem ersten
Speicher zum Regenerieren von Daten in dem ersten Spei
cher und eine Koinzidenzschaltung zur Schaffung einer
Unterbrechung für einen CPU bei Erkennung einer Koinzi
denz der Inhalte des Registers und eines programmierba
ren Zählers (PC) vorgesehen sind. Es ist so möglich, den
Zugriff einer gegebenen Adresse des zweiten Speichers zu
ermöglichen statt des Zugriffs auf eine Adresse des er
ten Speichers, in dem ein unerwünschter Befehl gespei
chert ist. Wenn es erforderlich wird, ein Programm oder
dgl. in dem ersten Speicher (d. h. dem Masken-ROM) zu
korrigieren, nachdem der Mikrocomputer hergestellt ist,
kann eine Änderung der Befehle oder Programme bewirkt
werden, ohne daß der Mikrocomputer erneut hergestellt
werden muß. Es ist auf diese Weise möglich, den Schal
tungsaufbau zu vereinfachen und die Größe und den Preis
von Mikrocomputern zu reduzieren.
Die in der vorstehenden Beschreibung, in der Zeichnung
sowie in den Ansprüchen offenbarten Merkmale der Erfin
dung können sowohl einzeln als auch in beliebigen Kombi
nationen für die Verwirklichung der Erfindung in ihren
verschiedenen Ausführungsformen wesentlich sein.
Bezugszeichenliste
1 Masken-ROM
2 CPU
3 PC
4 Adreßbus
5 Datenbus
6 PROM
7 Register
8 Koinzidenzschaltung
9 Signalleitung
10 Unterbrechungssignalleitung
11 RAM
12 I/A Anschluß
2 CPU
3 PC
4 Adreßbus
5 Datenbus
6 PROM
7 Register
8 Koinzidenzschaltung
9 Signalleitung
10 Unterbrechungssignalleitung
11 RAM
12 I/A Anschluß
Claims (5)
1. Ein-Chip-Mikrocomputer, mit:
- - einem ersten Speicher (1), in den für die Datenver arbeitung erforderliche Daten während der Herstellung eingegeben werden;
- - eine Zentralrecheneinheit (2) mit einem program mierbaren Zähler (3) zum Speichern von Adreßdaten zum Zugriff auf den ersten Speicher und zur Durchführung von Betrieb und Steuerung,
gekennzeichnet durch
- - einen zweiten Speicher (6), der zur elektrischen Regeneration von Daten eingerichtet ist;
- - ein Register (7) zum Setzen von Adreßdaten des zweiten Speichers (6) anstatt von Adreßdaten des ersten Speichers (1) entsprechend in dem ersten Speicher (1) regenerierter Daten; und
- - eine Koinzidenzschaltung zur Schaffung einer Unter brechung für die Zentralrecheneinheit (2) bei Erkennen der Koinzidenz der Inhalte des Registers (7) und des programmierbaren Zählers (3);
- - wobei die Zentralrecheneinheit (2) Zugriff auf eine Adresse des zweiten Speichers als Bestimmung der Unter brechung bei deren Auftreten nimmt.
2. Ein-Chip-Mikrocomputer nach Anspruch 1, dadurch ge
kennzeichnet, daß die Koinzidenzschaltung (8) EXKLUSIV-
ODER-GATTER zum EXKLUSIV-ORing der Ausgänge des Regi
sters (7) und des programmierbaren Zählers (3) oder
EXKLUSIV-GATTER zum EXKLUSIV-ORing der Ausgänge des Re
gisters (7) und des programmierbaren Zählers (3) auf
weist.
3. Ein-Chip-Mikrocomputer nach Anspruch 1, dadurch ge
kennzeichnet, daß der erste Speicher (1) ein Masken-ROM
ist.
4. Ein-Chip-Mikrocomputer nach Anspruch 1, dadurch ge
kennzeichnet, daß der zweite Speicher ein PROM ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63058572A JPH01232447A (ja) | 1988-03-11 | 1988-03-11 | シングル・チップ・マイクロコンピュータ |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3900187A1 true DE3900187A1 (de) | 1989-09-28 |
Family
ID=13088153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3900187A Ceased DE3900187A1 (de) | 1988-03-11 | 1989-01-05 | Ein-chip-mikrocomputer |
Country Status (4)
Country | Link |
---|---|
US (1) | US5051897A (de) |
JP (1) | JPH01232447A (de) |
KR (1) | KR930000096B1 (de) |
DE (1) | DE3900187A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0428005A2 (de) * | 1989-10-30 | 1991-05-22 | Kabushiki Kaisha Toshiba | Mikrokontroller mit Reparatur von Fehlern des nichtflüchtigen Speichers |
FR2670601A1 (fr) * | 1990-12-11 | 1992-06-19 | Honda Motor Co Ltd | Dispositif de memoire morte. |
DE19652290A1 (de) * | 1996-05-31 | 1997-12-04 | Mitsubishi Electric Corp | Mikrocomputer |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5357627A (en) * | 1989-03-28 | 1994-10-18 | Olympus Optical Co., Ltd. | Microcomputer having a program correction function |
US6036101A (en) * | 1990-05-15 | 2000-03-14 | Dallas Semiconductor Corporation | Electronic labeling systems and methods and electronic card systems and methods |
US5619066A (en) | 1990-05-15 | 1997-04-08 | Dallas Semiconductor Corporation | Memory for an electronic token |
JPH04346127A (ja) * | 1991-05-23 | 1992-12-02 | Sony Corp | 電子装置 |
US5994770A (en) | 1991-07-09 | 1999-11-30 | Dallas Semiconductor Corporation | Portable electronic data carrier |
US5297099A (en) * | 1991-07-10 | 1994-03-22 | Dallas Semiconductor Corp. | Integrated circuit with both battery-powered and signal-line-powered areas |
US5623665A (en) * | 1992-01-13 | 1997-04-22 | Sony Corporation | Electronic apparatus for patching a read-only memory |
JP3230262B2 (ja) * | 1992-01-24 | 2001-11-19 | ソニー株式会社 | 電子装置及びその固定情報修正方法 |
JPH06318261A (ja) * | 1992-09-18 | 1994-11-15 | Sony Corp | 電子装置 |
JP3810805B2 (ja) * | 1992-09-19 | 2006-08-16 | ソニー株式会社 | 情報修正システム |
JP3284614B2 (ja) * | 1992-09-19 | 2002-05-20 | ソニー株式会社 | 電子装置 |
US5574926A (en) * | 1993-03-11 | 1996-11-12 | Olympus Optical Co., Ltd. | One-chip microcomputer system having function for substantially correcting contents of program |
US5848541A (en) | 1994-03-30 | 1998-12-15 | Dallas Semiconductor Corporation | Electrical/mechanical access control systems |
US5831827A (en) | 1994-04-28 | 1998-11-03 | Dallas Semiconductor Corporation | Token shaped module for housing an electronic circuit |
US5604343A (en) | 1994-05-24 | 1997-02-18 | Dallas Semiconductor Corporation | Secure storage of monetary equivalent data systems and processes |
US5679944A (en) | 1994-06-15 | 1997-10-21 | Dallas Semiconductor Corporation | Portable electronic module having EPROM memory, systems and processes |
US5615130A (en) * | 1994-12-14 | 1997-03-25 | Dallas Semiconductor Corp. | Systems and methods to gather, store and transfer information from electro/mechanical tools and instruments |
US5813043A (en) * | 1996-07-12 | 1998-09-22 | Motorola, Inc. | Method and system including memory patching utilizing a transmission control signal and circuit |
WO2001020453A1 (en) * | 1999-09-14 | 2001-03-22 | Qualcomm Incorporated | Method and apparatus for modifying microinstructions in a static memory device |
JP2001256044A (ja) * | 2000-03-14 | 2001-09-21 | Sony Corp | データ処理装置 |
JP3918434B2 (ja) * | 2001-01-05 | 2007-05-23 | セイコーエプソン株式会社 | 情報処理装置 |
US20030005212A1 (en) * | 2001-06-29 | 2003-01-02 | Cocca J. David | Method and apparatus for dynamically modifying a stored program |
KR100410557B1 (ko) * | 2001-11-19 | 2003-12-18 | 주식회사 하이닉스반도체 | 프로그램 수정 가능한 마이크로컨트롤러 및 구동방법 |
US7302605B2 (en) * | 2003-10-23 | 2007-11-27 | International Business Machines Corporation | Method and structure for replacing faulty operating code contained in a ROM for a processor |
US7596721B1 (en) * | 2004-01-09 | 2009-09-29 | Maxtor Corporation | Methods and structure for patching embedded firmware |
US7533240B1 (en) * | 2005-06-01 | 2009-05-12 | Marvell International Ltd. | Device with mapping between non-programmable and programmable memory |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3137152A1 (de) * | 1981-09-18 | 1983-04-14 | Robert Bosch Gmbh, 7000 Stuttgart | Speicher-korrektureinheit |
US4580212A (en) * | 1981-03-23 | 1986-04-01 | Nissan Motor Co., Ltd. | Computer having correctable read only memory |
EP0178949A2 (de) * | 1984-10-19 | 1986-04-23 | Fujitsu Limited | Bipolares Transistorhalbleiterspeichergerät mit einer Redundanzkonfiguration |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3665426A (en) * | 1970-10-07 | 1972-05-23 | Singer Co | Alterable read only memory organization |
US3934227A (en) * | 1973-12-05 | 1976-01-20 | Digital Computer Controls, Inc. | Memory correction system |
JPS57189231A (en) * | 1981-05-18 | 1982-11-20 | Advantest Corp | Data transferring system |
JPS58223848A (ja) * | 1982-06-23 | 1983-12-26 | Oki Electric Ind Co Ltd | マイクロプロセツサ |
JPS60145596A (ja) * | 1984-01-09 | 1985-08-01 | Nec Corp | マスクromのプログラム制御装置 |
JPS60243795A (ja) * | 1984-05-17 | 1985-12-03 | シャープ株式会社 | 電子レジスタの変更プログラム設定装置 |
EP0179949A1 (de) * | 1984-10-29 | 1986-05-07 | Robert Neumeier | Ballon-Zusatzvorrichtung |
JPS61210600A (ja) * | 1985-03-14 | 1986-09-18 | Fanuc Ltd | マスクromに記憶されたプログラムの一部修正装置 |
DE3518964A1 (de) * | 1985-05-25 | 1986-11-27 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren und vorrichtung zum ersatz eines datenspeichers im steuergeraet eines kraftfahrzeuges |
JPS6214399A (ja) * | 1985-07-12 | 1987-01-22 | Fujitsu Ltd | 半導体記憶装置 |
JPS6252635A (ja) * | 1985-08-31 | 1987-03-07 | Fujitsu Ltd | デ−タ変換方式 |
US4802119A (en) * | 1987-03-17 | 1989-01-31 | Motorola, Inc. | Single chip microcomputer with patching and configuration controlled by on-board non-volatile memory |
-
1988
- 1988-03-11 JP JP63058572A patent/JPH01232447A/ja active Pending
- 1988-12-22 US US07/288,504 patent/US5051897A/en not_active Expired - Lifetime
-
1989
- 1989-01-05 DE DE3900187A patent/DE3900187A1/de not_active Ceased
- 1989-02-01 KR KR1019890001159A patent/KR930000096B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4580212A (en) * | 1981-03-23 | 1986-04-01 | Nissan Motor Co., Ltd. | Computer having correctable read only memory |
DE3137152A1 (de) * | 1981-09-18 | 1983-04-14 | Robert Bosch Gmbh, 7000 Stuttgart | Speicher-korrektureinheit |
EP0178949A2 (de) * | 1984-10-19 | 1986-04-23 | Fujitsu Limited | Bipolares Transistorhalbleiterspeichergerät mit einer Redundanzkonfiguration |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0428005A2 (de) * | 1989-10-30 | 1991-05-22 | Kabushiki Kaisha Toshiba | Mikrokontroller mit Reparatur von Fehlern des nichtflüchtigen Speichers |
EP0428005A3 (en) * | 1989-10-30 | 1992-06-03 | Kabushiki Kaisha Toshiba | Microcontroller with non-volatile memory error repair |
US5426746A (en) * | 1989-10-30 | 1995-06-20 | Kabushiki Kaisha Toshiba | Microcontroller with program recomposing function |
FR2670601A1 (fr) * | 1990-12-11 | 1992-06-19 | Honda Motor Co Ltd | Dispositif de memoire morte. |
DE4040503A1 (de) * | 1990-12-11 | 1992-06-25 | Honda Motor Co Ltd | Nur-lese-speichervorrichtung |
DE19652290A1 (de) * | 1996-05-31 | 1997-12-04 | Mitsubishi Electric Corp | Mikrocomputer |
US5799144A (en) * | 1996-05-31 | 1998-08-25 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer for resolving problems found in a program stored in a ROM |
DE19652290C2 (de) * | 1996-05-31 | 2000-08-17 | Mitsubishi Electric Corp | Mikrocomputer |
Also Published As
Publication number | Publication date |
---|---|
JPH01232447A (ja) | 1989-09-18 |
US5051897A (en) | 1991-09-24 |
KR930000096B1 (ko) | 1993-01-08 |
KR890015123A (ko) | 1989-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3900187A1 (de) | Ein-chip-mikrocomputer | |
DE2540975C2 (de) | Datenverarbeitungseinrichtung zur Ausführung mehrerer gleichzeitig ablaufender Prozesse | |
DE2721319A1 (de) | Einrichtung zur selbsttaetigen aenderung der prozessor/speicher-konfiguration | |
DE2533403A1 (de) | Datenverarbeitungssystem | |
DE1774296B2 (de) | Restruktuierbare Steuereinheit für elektronische Digitalrechner | |
DE1499200B2 (de) | Datenverarbeitungsanlage mit vorranggesteuerter programm unterbrechung | |
DE1275800B (de) | Steuerwerk fuer datenverarbeitende Maschinen | |
DE3043653C2 (de) | Datenverarbeitungsanlage | |
DE2054830C3 (de) | Informationsverarbeitungsanlage mit Mitteln zum Zugriff zu Speicher-Datenfeldern variabler Länge | |
DE2225841B2 (de) | Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers | |
DE2064383B2 (de) | Datenverarbeitungsanlage mit mehreren zentralen Verarbeitungseinrichtungen | |
DE2935101C2 (de) | ||
DE19652290C2 (de) | Mikrocomputer | |
DE3635754A1 (de) | Mikrocomputer mit intern und extern programmiertem eprom | |
DE3545937A1 (de) | Mikroprozessor | |
DE2753650C2 (de) | Zeithaltende Einrichtung mit einem Register zum Speichern von Zeitzähldaten | |
DE3421737A1 (de) | Vorrichtung zur erfassung von operandenueberlappungen | |
EP0130269A2 (de) | Speicherprogrammierbare Steuerung | |
DE2245284A1 (de) | Datenverarbeitungsanlage | |
DE2702722A1 (de) | Instruktionsinterpretation in elektronischen datenverarbeitungsanlagen | |
DE3121046A1 (de) | Arithmetik-logikeinheit mit bit-manipulation | |
DE2801853A1 (de) | Integrierte digitale datenverarbeitungseinrichtung | |
DE19628039A1 (de) | Speicheradressen-Steuerschaltung | |
DE1549486A1 (de) | Verfahren zur Datenuebertragung zwischen mindestens einer zentralen Recheneinheit und mehreren externen Speichern | |
DE2622140C3 (de) | Einrichtung zur Steuerung manueller Operationen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |