JPS6252635A - デ−タ変換方式 - Google Patents
デ−タ変換方式Info
- Publication number
- JPS6252635A JPS6252635A JP60192342A JP19234285A JPS6252635A JP S6252635 A JPS6252635 A JP S6252635A JP 60192342 A JP60192342 A JP 60192342A JP 19234285 A JP19234285 A JP 19234285A JP S6252635 A JPS6252635 A JP S6252635A
- Authority
- JP
- Japan
- Prior art keywords
- program
- address
- rom
- memory circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
プログラムを格納したメモリ回路を有し、アドレスに応
じてこのメモリ回路から供給されたプログラムをマイク
ロプロセッサが実行する系において、プログラムの変更
が必要になったとき、そのプログラムのアドレスを検出
して、プログラムを格納しているメモリ回路に対するア
クセスを禁止するとともに、他のメモリ回路に予め格納
されているプログラムを読み出してこれをもとのプログ
ラムに代えてマイクロプロセッサが実行するようにした
ので、プログラムを格納したメモリ回路の内容を変更す
ることなく、プログラムを変更することが可能になる。
じてこのメモリ回路から供給されたプログラムをマイク
ロプロセッサが実行する系において、プログラムの変更
が必要になったとき、そのプログラムのアドレスを検出
して、プログラムを格納しているメモリ回路に対するア
クセスを禁止するとともに、他のメモリ回路に予め格納
されているプログラムを読み出してこれをもとのプログ
ラムに代えてマイクロプロセッサが実行するようにした
ので、プログラムを格納したメモリ回路の内容を変更す
ることなく、プログラムを変更することが可能になる。
本発明はマイクロプロセッサによる制御装置において、
マイクロプロセッサの発生するアドレス信号を制御する
ことによって、リードオンリーメモリ （以下ＲＯＭと
いう）に格納されているプロダラムの変更を容易に行わ
せることができるようにしたデータ変換方式に関するも
のである。
マイクロプロセッサの発生するアドレス信号を制御する
ことによって、リードオンリーメモリ （以下ＲＯＭと
いう）に格納されているプロダラムの変更を容易に行わ
せることができるようにしたデータ変換方式に関するも
のである。
マイクロプロセッサによって制御を行う装置においては
、一般にＲＯＭからなるメモリ領域を有し、ここに格納
されているプログラムによって所定の制御を行う。この
ような装置において、例えばプログラムのデバッグ等の
ような試験の目的で、プログラムの変更を行う必要が生
しることがあるが、このような場合、容易にこのような
プログラムの変更を行い得ることが要望される。
、一般にＲＯＭからなるメモリ領域を有し、ここに格納
されているプログラムによって所定の制御を行う。この
ような装置において、例えばプログラムのデバッグ等の
ような試験の目的で、プログラムの変更を行う必要が生
しることがあるが、このような場合、容易にこのような
プログラムの変更を行い得ることが要望される。
本発明はこのような目的に対して好適な、プログラム変
更のためのデータ変換方式を提供しようとするものであ
る。
更のためのデータ変換方式を提供しようとするものであ
る。
従来、ＲＯＭに格納されているプログラムの一部を変更
しようとする場合には、そのＲＯＭを変更されたプログ
ラムが書き込まれている別のＲＯＭと差し換えるか、ま
たはＲＯＭの内容を同じアドレス空間を有するランダム
アクセスメモリ （以下ＲＡＭという）に置き換えてか
らその内容を書き替える方法が用いられている。
しようとする場合には、そのＲＯＭを変更されたプログ
ラムが書き込まれている別のＲＯＭと差し換えるか、ま
たはＲＯＭの内容を同じアドレス空間を有するランダム
アクセスメモリ （以下ＲＡＭという）に置き換えてか
らその内容を書き替える方法が用いられている。
しかしながらプログラムの変更を行うためにＲＯＭを差
し換える方法では、変更内容によっては複数のＲＯＭを
変更しなければならないことがあり、このような場合に
は最終変更までには何回かＲＯＭを取り替えることが必
要とな−って、ＲＯＭが書き替え不可能なＰ−ＲＯＭの
ときは無駄が多くなる。またＲＯＭの接続にソケットを
使用せず直接プリント板にハンダ付けしている場合には
、ＲＯＭの脱着によってプリント板のパターン切断の可
能性が大となる。
し換える方法では、変更内容によっては複数のＲＯＭを
変更しなければならないことがあり、このような場合に
は最終変更までには何回かＲＯＭを取り替えることが必
要とな−って、ＲＯＭが書き替え不可能なＰ−ＲＯＭの
ときは無駄が多くなる。またＲＯＭの接続にソケットを
使用せず直接プリント板にハンダ付けしている場合には
、ＲＯＭの脱着によってプリント板のパターン切断の可
能性が大となる。
一方、ＲＯＭの内容をＲＡＭに置き換えてプログラムの
変更を行う場合には、ＲＡＭに対するプログラムのロー
ディングを行うための手段が別に必要となって、このよ
うな手段を有しない場合には直ちに対応できないという
問題がある。
変更を行う場合には、ＲＡＭに対するプログラムのロー
ディングを行うための手段が別に必要となって、このよ
うな手段を有しない場合には直ちに対応できないという
問題がある。
第１図は本発明方式の原理的構成を示したものである。
１０１はメモリ回路であって、制御のため必要なプログ
ラムを格納している。
ラムを格納している。
１０２はマイクロプロセッサであって、アドレスに応じ
てメモリ回路から供給されたプログラムを実行すること
によって所要の制御を行う。
てメモリ回路から供給されたプログラムを実行すること
によって所要の制御を行う。
１０３はアドレス検出手段であって、メモリ回路に対し
て出力された任意のアドレスを検出する。
て出力された任意のアドレスを検出する。
１０４はプログラム変更手段であって、このアドレスが
検出されたときメモリ回路に対するアクセスを禁止する
とともに、予め他のメモリ回路に格納されているプログ
ラムをメモリ回路１０１のプログラムに代えてマイクロ
プロセッサに供給する。
検出されたときメモリ回路に対するアクセスを禁止する
とともに、予め他のメモリ回路に格納されているプログ
ラムをメモリ回路１０１のプログラムに代えてマイクロ
プロセッサに供給する。
本発明のデータ変換方式では、メモリ回路に格納されて
いるプログラムをマイクロプロセッサが実行する系にお
いて、変更を必要とするプログラムのアドレスが検出さ
れたとき、プログラムを格納しているメモリ回路に対す
るアクセスを禁止するとともに、他のメモリ回路にジャ
ンプしてそのメモリ回路に予め格納されているプログラ
ムを読み出してマイクロプロセッサが実行するので、も
とのメモリ回路の内容を変更することなく、プログラム
を変更することが可能になる。
いるプログラムをマイクロプロセッサが実行する系にお
いて、変更を必要とするプログラムのアドレスが検出さ
れたとき、プログラムを格納しているメモリ回路に対す
るアクセスを禁止するとともに、他のメモリ回路にジャ
ンプしてそのメモリ回路に予め格納されているプログラ
ムを読み出してマイクロプロセッサが実行するので、も
とのメモリ回路の内容を変更することなく、プログラム
を変更することが可能になる。
第２図は本発明の一実施例の構成を示したものであって
、１はマイクロプロセッサ、２はＲＡＭ、３はプログラ
ム格納用のＲＯＭ、４はアドレスデコーダ、５はデータ
発生器、６は変更用メモリを示し、１０はアドレスバス
、１１はデータバス、１２はアドレスデコード出力であ
る。
、１はマイクロプロセッサ、２はＲＡＭ、３はプログラ
ム格納用のＲＯＭ、４はアドレスデコーダ、５はデータ
発生器、６は変更用メモリを示し、１０はアドレスバス
、１１はデータバス、１２はアドレスデコード出力であ
る。
第２図において、マイクロプロセッサ１は常時はアドレ
スバス１０を経てＲＯＭ３に書かれているプログラムの
アドレスを順次指定し、ＲＯＭ３からデータバス１１上
に読み出されたプログラムを実行することによって、所
要の制御を行っている。
スバス１０を経てＲＯＭ３に書かれているプログラムの
アドレスを順次指定し、ＲＯＭ３からデータバス１１上
に読み出されたプログラムを実行することによって、所
要の制御を行っている。
中
ＲＡＭ２はこの際におけるマイクロプロセッサＩ演算処
理に使用されるものである。
理に使用されるものである。
いまＲＯＭ３に書かれているあるプログラムを変更しよ
うとする場合には、変更すべきプログラムのアドレスＡ
ｏをアドレスデコーダ４にセットし、データ発生器５に
ジャンプ先のアドレスデータａｏを設定するとともに、
変更用メモリ６に変更されたプログラムを書き込んでお
く。
うとする場合には、変更すべきプログラムのアドレスＡ
ｏをアドレスデコーダ４にセットし、データ発生器５に
ジャンプ先のアドレスデータａｏを設定するとともに、
変更用メモリ６に変更されたプログラムを書き込んでお
く。
マイクロプロセッサ１がこのアドレスＡｏをアドレスバ
ス１０上に発生したときは、アドレスデコーダ４はこれ
を検出して出力１２を発生して、ＲＯＭ３に対するアク
セスを禁止するとともに、データ発生器５を駆動してそ
の内容であるジャンプ先史用メモリ６のあるエリアを指
すようになっており、従ってこの部分がアクセスされて
、予め書かれている変更されたプログラムがデータバス
１１上に読み出されるので、マイクロプロセッサ１はこ
のプログラムを実行する。変更用メモリ６のプロダラム
の最終行には、ジャンプ命令とジャンプ先のアドレスＢ
ｏとが書かれていてこれが読み出されると、アドレスＢ
ｏはＲＯＭ３を指しているので、従って再びＲＯＭ３の
アドレスに戻り、マイクロプロセッサ１は引き続いてＲ
ＯＭ３のプログラムを実行する。
ス１０上に発生したときは、アドレスデコーダ４はこれ
を検出して出力１２を発生して、ＲＯＭ３に対するアク
セスを禁止するとともに、データ発生器５を駆動してそ
の内容であるジャンプ先史用メモリ６のあるエリアを指
すようになっており、従ってこの部分がアクセスされて
、予め書かれている変更されたプログラムがデータバス
１１上に読み出されるので、マイクロプロセッサ１はこ
のプログラムを実行する。変更用メモリ６のプロダラム
の最終行には、ジャンプ命令とジャンプ先のアドレスＢ
ｏとが書かれていてこれが読み出されると、アドレスＢ
ｏはＲＯＭ３を指しているので、従って再びＲＯＭ３の
アドレスに戻り、マイクロプロセッサ１は引き続いてＲ
ＯＭ３のプログラムを実行する。
この場合、アドレスデコーダおよびデータ発生器を複数
個用意し、変更用メモリの容量をある程度大きくしてお
けば、複数回のプログラム変更を行うことも可能である
。
個用意し、変更用メモリの容量をある程度大きくしてお
けば、複数回のプログラム変更を行うことも可能である
。
このようにしてＲＯＭのプログラムを変更して実行して
所期の結果が得られたときは、ＲＯＭの内容を書き替え
たものを作成して置き換えればよく、その後は第２図に
おけるアドレスデコーダ４゜データ発生器５．変更用メ
モリ６は除去することができる。
所期の結果が得られたときは、ＲＯＭの内容を書き替え
たものを作成して置き換えればよく、その後は第２図に
おけるアドレスデコーダ４゜データ発生器５．変更用メ
モリ６は除去することができる。
以上説明したように本発明のデータ変換方式によれば、
既に完成してＲＯＭからなるメモリ回路に手各納されて
いるプログラムをマイクロプロセッサが実行する系にお
いて、プログラムの変更が必要になったとき、変更を必
要とするプログラムのアドレスを検出して、プログラム
を格納しているメモリ回路に対するアクセスを禁止する
とともに、他のメモリ回路に予め格納されているプログ
ラムを読み出してマイクロプロセッサが実行するように
したので、ＲＯＭからなるメモリ回路の内容を変更する
ことなく、プログラムの変更を容易に行うことができる
。
既に完成してＲＯＭからなるメモリ回路に手各納されて
いるプログラムをマイクロプロセッサが実行する系にお
いて、プログラムの変更が必要になったとき、変更を必
要とするプログラムのアドレスを検出して、プログラム
を格納しているメモリ回路に対するアクセスを禁止する
とともに、他のメモリ回路に予め格納されているプログ
ラムを読み出してマイクロプロセッサが実行するように
したので、ＲＯＭからなるメモリ回路の内容を変更する
ことなく、プログラムの変更を容易に行うことができる
。
第１図は本発明方式の原理的構成を示す図、第２図は本
発明の一実施例の構成を示す図、第３図は変更用メモリ
の内容の一例を示す図である。 １−・−マイクロプロセッサ、 ２−・−ランダムアクセスメモリ （ＲＡＭ）、３−
リードオンリーメモリ （ＲＯＭ）、４−アドレスデコ
ーダ、 ５・−データ発生器、 ６゛・・−変更用メモリ、 １０・−アドレスバス、 １１・−データバス、 １２・−アドレスデコード出力
発明の一実施例の構成を示す図、第３図は変更用メモリ
の内容の一例を示す図である。 １−・−マイクロプロセッサ、 ２−・−ランダムアクセスメモリ （ＲＡＭ）、３−
リードオンリーメモリ （ＲＯＭ）、４−アドレスデコ
ーダ、 ５・−データ発生器、 ６゛・・−変更用メモリ、 １０・−アドレスバス、 １１・−データバス、 １２・−アドレスデコード出力
Claims (1)
- 【特許請求の範囲】 プログラムを格納したメモリ回路（１０１）を有しアド
レスに応じて該メモリ回路から供給されたプログラムを
マイクロプロセッサ（１０２）が実行する系において、 前記メモリ回路（１０１）に対する任意のアドレスを検
出するアドレス検出手段（１０３）と、該アドレスが検
出されたとき前記メモリ回路（１０１）に対するアクセ
スを禁止するとともに、予め他のメモリ回路に格納され
ているプログラムを前記メモリ回路（１０１）のプログ
ラムに代えてマイクロプロセッサに供給するプログラム
変更手段（１０４）とを具えたことを特徴とするデータ
変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60192342A JPS6252635A (ja) | 1985-08-31 | 1985-08-31 | デ−タ変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60192342A JPS6252635A (ja) | 1985-08-31 | 1985-08-31 | デ−タ変換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6252635A true JPS6252635A (ja) | 1987-03-07 |
Family
ID=16289676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60192342A Pending JPS6252635A (ja) | 1985-08-31 | 1985-08-31 | デ−タ変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6252635A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01169629A (ja) * | 1987-12-25 | 1989-07-04 | Fujitsu Ltd | Ｒｏｍパッチ方式 |
| US5051897A (en) * | 1988-03-11 | 1991-09-24 | Mitsubishi Denki Kabushiki Kaisha | Single-chip microcomputer with memory patching capability |
| EP0615187A1 (en) | 1993-03-11 | 1994-09-14 | Olympus Optical Co., Ltd. | One-chip microcomputer system having function for substantially correcting contents of program |
| US5357627A (en) * | 1989-03-28 | 1994-10-18 | Olympus Optical Co., Ltd. | Microcomputer having a program correction function |
| US5574926A (en) * | 1993-03-11 | 1996-11-12 | Olympus Optical Co., Ltd. | One-chip microcomputer system having function for substantially correcting contents of program |
-
1985
- 1985-08-31 JP JP60192342A patent/JPS6252635A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01169629A (ja) * | 1987-12-25 | 1989-07-04 | Fujitsu Ltd | Ｒｏｍパッチ方式 |
| US5051897A (en) * | 1988-03-11 | 1991-09-24 | Mitsubishi Denki Kabushiki Kaisha | Single-chip microcomputer with memory patching capability |
| US5357627A (en) * | 1989-03-28 | 1994-10-18 | Olympus Optical Co., Ltd. | Microcomputer having a program correction function |
| US5592613A (en) * | 1989-03-28 | 1997-01-07 | Olympus Optical Co., Ltd. | Microcomputer having a program correction function |
| EP0615187A1 (en) | 1993-03-11 | 1994-09-14 | Olympus Optical Co., Ltd. | One-chip microcomputer system having function for substantially correcting contents of program |
| US5574926A (en) * | 1993-03-11 | 1996-11-12 | Olympus Optical Co., Ltd. | One-chip microcomputer system having function for substantially correcting contents of program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63101931A (ja) | プログラム制御方式 | |
| JPS6252635A (ja) | デ−タ変換方式 | |
| JPH05135596A (ja) | メモリ指定制御装置 | |
| JPH0460840A (ja) | 情報処理装置の起動方式 | |
| JPS62137627A (ja) | メモリダンプ方式 | |
| JP3190735B2 (ja) | メモリチップセレクト切換回路 | |
| JPH09288595A (ja) | 演算処理装置 | |
| JP2001256061A (ja) | 情報記憶装置 | |
| JPS60126731A (ja) | プログラム制御方法 | |
| JPH11259308A (ja) | プログラマブルコントローラ | |
| JPH0883188A (ja) | マルチタスク処理を行う計算機 | |
| JPS59149509A (ja) | プログラマブルコントロ−ラ | |
| JPS63214805A (ja) | プログラマブル・コントロ−ラ | |
| JP2001282319A (ja) | プログラマブルコントローラ | |
| JPH04245538A (ja) | 情報処理装置 | |
| JPH0423147A (ja) | バンク切り換え方式 | |
| JPS60138652A (ja) | メモリバンク切替方式 | |
| JPH09198245A (ja) | ディジタルシグナルプロセッサ | |
| JPS62221060A (ja) | マイクロプロセツサシステムの制御方法 | |
| JPH03233703A (ja) | シーケンス制御装置 | |
| JPH0962502A (ja) | 情報処理装置 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPH045738A (ja) | メモリシステム | |
| JPH0353321A (ja) | 情報処理装置 | |
| JPS61226849A (ja) | 共有バツフア制御方式 |