DE3889627T2

DE3889627T2 - Bildsignalgerät zur Erzeugung von Hardcopies.

Info

Publication number: DE3889627T2
Application number: DE3889627T
Authority: DE
Inventors: Shinzo C O Ise Facto Shimomura
Original assignee: Shinko Electric Co Ltd
Current assignee: Shinko Electric Co Ltd
Priority date: 1987-11-19
Filing date: 1988-11-18
Publication date: 1994-09-01
Anticipated expiration: 2008-11-19
Also published as: EP0316946A2; DE3889627D1; EP0316946B1; EP0316946A3; US4974069A; JPH01133494A

Description

Die vorliegende Erfindung betrifft ein Bildsignalgerät zur Erzeugung von Hardcopies, das dazu in der Lage ist, automatisch einen Abtast-Taktgeber für ein Bildsignal einzustellen und dazu, mit einer Mehrzahl von Rechnern durch automatisches Justieren der Eigenschaften unbekannter Signale wie Pegel, Abtastsysteme und Logiken verbunden zu werden.
Die neuere Entwicklung kleiner Rechner erfordert die graphische Darstellung mit dem Erfordernis eines Gerätes zur Erzeugung von Hardcopies zur Darstellung und Wiedergabe jeglicher graphischer Daten. Viele Hersteller produzieren solche kleinen Rechner aller Art. Für die Kopiergeräte für farbige Hardcopies, die zusätzlich in solchen Rechnern vorhanden sind, ist es entsprechend erforderlich, von den Spezifikationen und Eigenschaften dieser Rechner unabhängig zu sein. Ein Gerät zur Erzeugung von farbigen Hardcopies verarbeitet ein Bildsignal, das aus drei Primärfarben, die auf einem Oszillographenschirm dargestellt werden, zusammengesetzt ist, und druckt das Signal als eine Art Bild aus. Ein solches Bildsignal belegt jedoch ein weites Frequenzband von beispielsweise 100 MHz. Zusätzlich muß das Videosignal nicht notwendigerweise in seinem Pegel und in seinem Übertragungssignalformat für ein Synchronisierungssignal standardisiert sein. Es sind daher Fachleute erforderlich, die das Gerät zum Erzeugen von farbigen Hardcopies bezüglich der Phasen- und Pegeleinstellung, der Auswahl der Synchronisationssignalleitungen usw. installieren. Um dieses Problem zu lösen, ist ein automatisches Gerät zum Erzeugen von farbigen Hardcopys bekannt, das dazu in der Lage ist, automatisch Bildsignalpegel, Phasen der R, G, B-Signale und die Datenbereiche, die daran anschließen, sind, einzustellen. Derartige Bildsignalgeräte haben jedoch die nachfolgende dargestellten Probleme. Das automatische Einstellen der Funktion ist beispielsweise für eine Farbkorrektur für hochfrequente Bildsignale oder zur Erkennung von Weiß- und Schwarzpegeln usw. nur für den Zweck des Vermeidens der Änderungen des Betriebs bei demselben Rechner begrenzt. Das heißt, das Gerät kann Verbindungen zu einer Mehrzahl von Computern ohne Begrenzung nicht ausführen, was eine kostenaufwendige Ausgestaltung und Herstellung für jeden Computer erfordert.
Ein solches Bildsignalgerät zur Erzeugung von Hardcopys wird mit einem Abtast-Taktgebersignal zum Abtasten des Videosignals von außerhalb oder von einem Frequenz- Multiplier, der mit einer in diesem vorgesehenen phasenstarren Regelkreis (PLL), versehen ist, versorgt. Der phasenstarre Regelkreis ist bekannt und weist, wie in Fig. 8 gezeigt, einen Phasenkomparator 1 zum Aufnehmen eines horizontalen Synchronisierungssignals Sh, das von einem Videoanschluß an seinem einen Eingang übertragen wird, und einen Ausgang Sd von einem Frequenzteiler 2, der später als der andere Eingang beschrieben werden wird, auf, vergleicht die Phasen der beiden Signale Sh und Sd und gibt ein Impulssignal Sp aus, dessen Breite eine Differenz zwischen beiden Phasen, die als solche verglichen werden, entspricht, zu einem Tiefpaßfilter 3 aus. Das Tiefpaßfilter 3 überträgt die Gleichspannung Sp, die daraus herausgezogen ist, von dem Impulssignal Sp zu einem spannungsgesteuerten Oszillator 4 (im folgenden als VCO bezeichnet), der sodann einen Impulszug FO ausgibt, dessen Frequenz der Gleichspannung Sc entspricht, die zu einem vorangehenden Frequenzteiler 2 eingegeben worden ist. Der Frequenzteiler 2 teilt den Impulszug So durch ein vorgegebenes Teilungsverhältnis N und gibt das so dividierten Ausgangssignal Sd aus. Der vorgenannte PLL hat jedoch das Problem, daß er nicht ein Abtast-Taktgebersignal erzeugen kann, das dieselbe Frequenz und Phase besitzt, wie das des horizontalen Synchronisierungssignals Fh, ohne von dem genauen Teilungsverhältnis informiert zu sein. Derartige das Teilungsverhältnis betreffende Daten ergeben sich aus der Bezugnahme auf eine Zeichnung des Herstellers des Bildsignalanschlusses oder der Einzelheiten dessen Spezifikation. Dies ist für gewöhnliche Verwender nicht zugänglich. Es ist daher schwierig, dasselbe Signal wie das Taktgebersignal an dem Videoanschluß zu erzeugen.
In Anbetracht der Nachteile des Standes der Technik ist es eine Aufgabe der vorliegenden Erfindung, ein Bildsignalgerät zur Erzeugung von Hardcopys zu schaffen, das dazu in der Lage ist, mit einer Vielzahl von Rechnern ohne das Erfordernis irgendeiner Einstellung verbunden zu werden.
Es ist eine weitere Aufgabe der Erfindung, ein Bildsignalgerät zur Erzeugung von Hardcopies zu schaffen, das einfach über die Frequenzteilungsverhältnisdaten informiert werden kann und automatisch ein Taktgebersignal setzt, das für das Abtasten eines Videosignals am besten geeignet ist.
Zur Lösung dieser Aufgabe wird ein Bildsignalgerät zur Erzeugung von Hardcopies mit den Merkmalen der Ansprüche 1 und 4 geschaffen.
Gegenstand der Unteransprüche 1 und 3 sind bevorzugte Ausführungsbeispiele des Gerätes nach Anspruch 1.
Diese und andere Aufgaben, Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung in Verbindung mit den beiliegenden Zeichnungen, in denen ein bevorzugtes Ausführungsbeispiel der Erfindung anhand eines Beispiels erläutert wird.
Fig. 1 ist ein Blockdiagramm, das ein Ausführungsbeispiel eines Bildsignalgerätes zur Erzeugung von Hardcopies zeigt, das dazu dient, insbesondere mit einer Mehrzahl unterschiedlicher Computer verbunden zu werden, ohne daß eine Einstellung erfolgen muß;
Fig. 2 ist eine die zeitliche Beziehung zwischen den verschiedenen Abschnitten des Ausführungsbeispiel von Fig. 1 verdeutlichende Darstellung;
Fig. 3 ist ein Blockdiagramm, das ein zweites Ausführungsbeispiel des Bildsignalgeräts zur Erzeugung von Hardcopies nach der vorliegenden Erfindung wiedergibt;
Fig. 4 (A) und (B) sind Ansichten von Bildschirmen, die das zweite Ausführungsbeispiel von Fig. 3 verdeutlichen;
Fig. 5 ist eine Ansicht, die ein Videosignalausgang von einem Videoanschluß wiedergibt;
Fig. 6 ist eine Ansicht, die die zeitliche Beziehung zwischen dem Videosignal nach deren Umwandlung in ein digitales Signal, ein Abtast-Zeitsignal zum Abtasten der derart gewandelten Bildsignals, Abtastdaten und Verschiebedaten wiedergibt;
Fig. 7 ist eine Flußdarstellung zur Ausführung des zweiten Ausführungsbeispiels der vorliegenden Erfindung, bei dem der Abtast-Taktgeber automatisch gesetzt ist; und
Fig. 8 ist ein Blockdiagramm, das einen Frequenzmultiplier-Schaltkreis in Kombination aus einem PLL mit einem Sequenzdividierer zeigt.
Es wird jetzt auf die bei liegenden Zeichnungen Bezug genommen. Dabei wird ein erstes Ausführungsbeispiel eines Bildsignalgeräts zur Erzeugung von Hardcopies nach der vorliegenden Erfindung beschrieben.
Es wird auf Fig. 1 Bezug genommen. Farbbildsignale R, G und B werden in Relais 6, 7 und 8 als erste Eingangssignalwahlmittel und in ein Relais 9 als zweites Eingangssignalwahlmittel über Eingangsanschlüsse 10, 11 und 12 eingegeben. Ein horizontales Synchronisationssignal HT wird in ein fünftes Relais 13 über einen vierten Eingangsanschluß 14 eingegeben. Ein vertikales Synchronisierungssignal VT wird in einem dritten Pufferverstärker über einen fünften Eingangsanschluß 16 eingegeben. Zusätzlich wird ein Rechner-Trägersignal Tr in einem dritten Multiplexer 17 eingegeben. Die Relais 6, 7 und 8 sind jeweils unabhängig zur Wahl eines entsprechenden aus den Bildsignalen R, G und B geschlossen. Die gewählten Bildsignale R, G und B werden in einem ersten Komparator an einem Eingang über einen ersten Pufferverstärker 19 eingegeben. Entsprechend werden die ausgewählten Bildsignale B und das ausgewählte horizontale Synchronisierungssignal HT in einem zweiten Komparator 20 an dessen einen Eingang über einen zweiten Pufferverstärker 20 eingegeben. Das vertikale Synchronisierungssignal VT, das in den dritten Pufferverstärker eingegeben wird, wird einem dritten Komparator 21, an dessen einen Eingang übergeben. Der erste, der zweite und der dritte Pufferverstärker 19, 21 und 15 sind von der Art des Pegelklemmens, um die Zufuhr der zugehörigen Signale zu dem ersten, dem zweiten und dem dritten Komparator 19, 21 und 22 zu stabilisieren. Erste, zweite und dritte Digital/Analog-Wandler 23, 24 und 25 sind mit den ersten, zweiten und dritten Komparatoren 18, 20 und 22 an deren anderen Eingängen zum Erzeugen von 256 Stufen von willkürlichen Spannungen auf der Grundlage der Befehle von einem (nicht gezeigten) Rechner verbunden. Diese Spannungen werden zu ersten, zweiten und dritten Komparatoren 18, 20 und 22 als Bezugsspannungen geführt. Die Komparatoren 18, 20 und 22, die die Bezugsspannungen an deren anderen Eingängen aufnehmen, vergleichen die vorerwähnten Bildsignale R, G und B einschließlich der horizontalen und vertikalen Synchronisierungssignale HT, VT mit den aufgenommenen Bezugsspannungen und geben logische Signale "1" aus, wenn die ersteren größer als die letzteren sind, während sie die logischen Signale "0" in dem anderen Fall ausgeben. Die logischen Signale "1" und/oder "0" werden jeweils zu ersten, zweiten und dritten Multiplexern 26, 27 und 17 übergeben, welche wiederum eines aus den Digitalsignalen auswählen und eines dieser Digitalsignale an einen Ausgangsanschluß 28, die ersten und zweiten statischen Hochgeschwindigkeits-Speichern mit freiem Zugang (RAM) 29 und 30 und einem Randdetektorschaltkreis 31 anlegen. Ausgangsdaten D1 und D2 von den ersten und zweiten statischen RAM 29, 30 werden zu (nicht gezeigten) Rechnereingangsanschlüssen geführt.
Ein Zähler 32 erzeugt und trägt Schreibadressensignale Wa und Wb für die ersten und zweiten statischen RAM 29 und 30 durch Eingeben eines Trägersignals Tr in diese von dem Randdetektorschaltkreis 31 und einem Schreibtakt Wc. Ein Pulsgenerator 33 erzeugt den Schreibtakt Wc durch Eingeben eines Impulsauswahlsignals Ps in diesen, das nach außen geführt wird. Der Schreibtakt Wc bestimmt die Rate der Schreibvorgänge der ersten und zweiten statischen RAM 29, 30.
Nachfolgend wird der Betrieb des ersten Ausführungsbei-Spiels erläutert, wobei Bild-Schnittstellen-Signalzustände an einem Bildsignalanschluß automatisch erstellt werden.
Zunächst wird ein externes Computersystem betrieben, um ein willkürliches Bild auf einem Videodisplay darzustellen. Die Eingangsanschlüsse 10 bis 12, 14 und 16 werden vorangehend mit den Farbbildsignalleitungen für die Farbe R, G und B des Computersystems verbunden.

Erster Schritt

Messung der Arten und der Pegel der Videosignale.
Es gibt vier Arten von Videosignalen (R, G, B, HT, VT, alle separiert), (R, G, B, HT + VT in Kombination), R, B, G + HT + VT, wobei die Synchronisierungssignale HT + VT in Kombination mit dem Befehlssignal G sind), (R + HT + VT, G + HT + VT, B + HT + VT); (alle R, G, B in Kombination mit den Synchronisationssignalen HT + VT). Diese Signale werden bewertet.
In Fig. 1 wird ein Farbbildsignal über den zweiten Komparator 20, den ersten Multiplexer 26 und den Ausgangsanschluß 26 von dem zweiten Pufferverstärker ausgegeben, nach dem Ausschalten des vierten Relais 9 und Einschalten des fünften Relais 13, was wiederum durch einen (nicht gezeigten) Rechner in diesem gelesen wird. Hier inkrementiert der zweite D/A-Wandler 24 graduell sein Ausgangssignal von OV in Stufen von 100 mV. Daraufhin wird mit nur einem Signalmuster, das durch eine Reihe von "1en" und/oder "0en", die an dem Ausgangsanschluß 28 auftreten, entschieden, daß kein Synchronisationssignal in den horizontalen Synchronisationssignaleingangsanschluß 14 eingegeben wird. Die Art des Eingangssignals wird daher beurteilt als (R + HT + VT, G + HT + VT, B + HT + VT) oder ( R, B, G + HT + VT).
Bei einem regelmäßigen Muster von "1en" und/oder "0en", das an dem Ausgangsanschluß 28 auftritt, wird das Synchronisationssignal HT oder HT + VT als in den horizontalen Synchronisationssignaleingangsanschluß 14 eingegeben beurteilt. Sodann liest der (nicht gezeigte) Rechner darin ein Signal, das an den vertikalen Synchronisierungssignaleingangsanschluß 16 durch den dritten Pufferverstärker 15, den dritten Komparator 22, den ersten Multiplexer 26 und den Eingangsanschluß 28 übertragen wird und beurteilt jedes Synchronisationssignal, das an den vertikalen Synchronisationssignaleingangsanschluß 16 einzugeben ist. Der Rechner erkennt daraufhin eine Bezugsspannung von dem dritten D/A-Wandler 25, wobei die Spannung jedes Muster von "1en" und/oder "0en" erlaubt, als maximaler Pegel des Synchronisationssignals an dem Ausgangsanschluß 28 zu erscheinen.
Unter der Voraussetzung, daß kein Signal an den vertikalen Synchronisationssignaleingangsanschluß 16 angelegt ist, werden HT + VT als an den horizontalen Synchronisationssignaleingangsanschluß 14 angelegt angenommen. Unter der Voraussetzung, daß kein Signal an den Anschluß 14 angelegt ist, während irgendein Signal an den Anschluß 16 angelegt ist, gibt der Rechner eine Fehlerangabe aus und unterbricht den automatischen Einstellvorgang.
Unter der Annahme, daß kein Signal an die Anschlüsse 14 und 16 angelegt ist, gibt der Rechner eine Botschaft aus, die alle Displays auf der Seite des externen Bildanschlusses dahingehend instruiert, unterbrochen zu werden und untersucht, ob irgendein regelmäßiges Muster von "1en" und/oder "0en" während drei Routen des Bildfarbsignaleingangsanschlusses für R 10, das Relais 6, den ersten Pufferverstärker 19, den ersten Komparator 18, den ersten Multiplexer 26 und den Ausgangsanschluß 28 des Bildfarbsignaleingangsanschlusses 11 für die Farbe G, das Relais 7, den ersten Pufferverstärker 10, den ersten Komparator 18, den ersten Multiplexer 26 und den Ausgangsanschluß 28 und des Bildfarbsignaleingangsanschlusses 12 für die Farbe B, das Relais 8, den ersten Pufferverstärker 19, den ersten Komparator 18, den ersten Multiplexer 26 und den Ausgangsanschluß 28 auftritt, in derselben Weise wie bei der Beurteilung von HT und VT. Daraufhin wird bei dem Auftreten eines regelmäßigen Musters von "1en" und/oder "0en" das Muster als ein zusammengesetztes Signal mit irgendeinem Synchronisationssignal beurteilt. Wenn kein Synchronisationssignal in den Farbbildsignalen R, G, und B gefunden wird, unterbricht der Rechner die Verarbeitung, da irgendein Fehler vorliegt.
Daraufhin wird die Bezugsspannung von dem ersten D/A- Wandler 23 schließlich in der Nähe der Grenzen, die zwischen "1" und "0" auftreten, geändert, um zuvor die Pegel nur der Synchronisationssignalkomponenten zu erkennen. Die Maximalwerte der Videofarbsignale R, G, B können in einem zweiten (später beschriebenen) Schritt bestimmt werden. Ein wahrer Bildsignalpegel kann so durch Subtrahieren des Synchronisationssignalpegels, der oben beschrieben worden ist, von den Maximalwerten der Bildfarbsignale R, G und B abgeschätzt werden.

Zweiter Schritt

Die Erkennung des Pegels und der Logik jedes der Bildsignale und die zeitliche Beziehung zwischen den Synchronisierungssignalen.
Zunächst wird ein Bildsignal mit maximaler Helligkeit von dem externen Bildanschluß über den vollen Bildschirmbereich bis zum äußersten Rand gezogen. Sodann wird die Bezugsspannung des ersten D/A-Wandlers in der Minimaleinheit gestuft durch die Route des Eingangssignals 10 für das Bildfarbsignal R, das Relais 10, den ersten Pufferverstärker 19, den ersten Komparator 18, den ersten Multiplexer 26 und den Ausgangsanschluß 28 um die Bezugsspannung des ersten D/A-Wandlers 23 zu bestimmen, wobei die Spannung erlaubt, daß das Ausgangssignal an dem Ausgangsanschluß 28 null wird. Dies dient dazu, den maximalen Pegel des Eingangsbildfarbsignals R zu erkennen. Entsprechend werden die maximalen Pegel der Farbbildeingangssignale G und B über die Routen des Eingangsanschlusses 11 für die Farbe G, das Relais 7, den ersten Pufferverstärker 19, den ersten Komparator 18, den ersten Multiplexer 26 und den Ausgangsanschluß 28 und des Eingangsanschlusses 12 für die Farbe B, das Relais 8, den ersten Pufferverstärker 19, den ersten Komparator 18, den ersten Multiplexer 26 und den Ausgangsanschluß 28 erkannt.
Nachfolgend wird ein Verfahren zum Erkennen des Pegels und der Logik des Bildeingangssignals einschließlich HT und VT oder HT + VT beschrieben. Zuvor wird jedoch die Erkennung und die Zeitmessung unter Verwendung des ersten und des zweiten statischen RAM 29, 30 unter Bezugnahme auf Fig. 2 beschrieben, da beide Verfahren denselben Vorgang anwenden.
Es wird jetzt auf Fig. 2 Bezug genommen. Eine zeitliche Beziehung zwischen dem Synchronisierungssignal, den Bildsignalen R, G und B und dem Schreibimpuls wird dargestellt, wobei die Zeit auf der Abszisse und die Signalspannung auf der Ordinate dargestellt sind.
In der Figur sind bei S1 und S2 Signale angegeben, die jeweils von dem ersten Multiplexer 26 bzw. dem zweiten Multiplexer 27 geliefert werden, wobei die Signale hier als Bildsignal und horizontales Synchronisierungssignal angenommen werden. Bei Wp ist ein Schreibimpuls angegeben. Mit Sp1 und Sp2 sind jeweils Muster von "1en" und/oder "0en" angegeben, die in das erste und das zweite statische RAM 29, 30 unter Verwendung der Signale S1 und S2 eingeschrieben sind. Es wird hier angenommen, daß der Schreibimpuls Wp 10 MHz ist, die Anzahl eines Zuges aufeinander folgender "1en" des Musters Sp1 sich auf 10 beläuft, führend zu der Impulsbreite des Signals S1 zu einer Messung von 1000 ns. Zusätzlich informiert uns eine Korrelation zwischen dem Signal S2 und dem Schreibimpuls Wp von der Tatsache, daß das Signal S2 400 ns übersteigt nach dem nachlaufenden Rand des Signals S1.
Die maximalen Pegel der Bildsignale R, G und B sind bereits bekannt, wie in dem früheren Zustand der zweiten Stufe beschrieben. Die Bezugsspannung des ersten D/A- Wandlers 23 wird so auf einen Zwischenwert der Bildsignale eingestellt durch Subtrahieren des Pegels lediglich der Synchronisierungssignalkomponente, die in der ersten Stufe von dem maximalen Pegel der Signale erkannt sind. Nach dem Setzen der Routen des horizontalen Synchronisiersignaleingangsanschlusses 14 des fünften Relais 16, des zweiten Pufferverstärkers 21, des zweiten Komparators 20, des zweiten Multiplexers 27 und des zweiten statischen RAM 30 und des R-Eingangsanschlusses 10, des Relais 6, des ersten Pufferverstärkers 19, des ersten Komparators 18, des ersten Multiplexers 26 und des ersten statischen RAM 29, wählt der dritte Multiplexer 17 den Ausgang von dem ersten Komparator 18, um den Zähler 32 zu triggern.
Die Bezugsspannung des zweiten D/A-Wandlers 24 wird eingestellt, um die Zwischenspannung des Synchronisiersignalpegels zu justieren, der in der ersten Stufe bestimmt ist, um die Signalmuster zu prüfen, die in dem ersten und dem zweiten statischen RAN 29, 30 gespeichert sind. Da, wie in Fig. 2 dargestellt, der Zähler 32 durch den Bildsignalausgang von dem ersten Komparator 18 getriggert wird, wird das horizontale Synchronisierungsmuster in dem zweiten statischen RAN 30 ein wenig später gespeichert, nachdem die Anordnung eines "1en"-Musters in einem ersten statischen RAN vollständig eingespeichert ist (das Zeitintervall entspricht den vorderen und hinteren Schwarzschultern in einer horizontalen Synchronisierungsperiode), der Schreibtakt Wc wird dabei als 10 MHz angenommen.
Es wird weiter beurteilt, ob die verwendete Logik eine positive eine negative ist, auf der Grundlage der Wahrscheinlichkeit des Auftretens von "1" oder "0". Zusätzlich wird die horizontale Synchronisierungsperiode auf der Basis der Korrelation mit einem "1" Muster beurteilt, das in dem ersten statischen RAM gespeichert ist, gemeinsam mit der Bestimmung einer horizontalen Synchronisierungspulsbreite, des Vorhandenseins der vorderen und hinteren Schwarzschultern und einer Bildsignalbreite (in einer horizontalen Richtung).
Wenn ein vertikales Synchronisierungssignal in den vertikalen Synchronisierungseinlaßanschluß 16 eingegeben wird, wird der Zähler 32 durch das Bildsignal von dem ersten Komparator getriggert, ausgewertet durch die Route des vertikalen Synchronisierungssignaleingangsanschlusses 16, den dritten Pufferverstärker 15, den dritten Komparator 22, den zweiten Multiplexer 27 und das zweite statische RAM 30, gemeinsam mit der Verwendung von 100 kHz als Schreibtakt Wc von dem Pulsgenerator 33. Mit derselben Verarbeitung wie in dem vorangehenden Fall des horizontalen Synchronisierungssignaleingangsanschlusses 14 werden auch hier die verwendete Logik, die vertikale Synchronisierungsperiode, die vertikale Synchronisierungsimpulsbreite, die vorderen und hinteren Schwarzschultern und die Bildsignalbreite (horizontal) beurteilt.
Ein zusammengesetztes Synchronisierungssignal wird an den horizontalen Synchronisierungssignaleingangsanschluß 14 angelegt, ein vertikales Synchronisierungssignal VT, das von dem CPU-Trägersignal Cr getrennt ist, wird als Trigger für den Zähler 32 zur Bewirkung derselben Messung verwendet.
Die Verarbeitung eines zusammengesetzten Bildsignals ist wie folgt. Die Routen des R-Eingangsanschlusses 10 des Relais 6, des ersten Pufferverstärkers 19, des ersten Komparators 18, des ersten Multiplexer 26 und des ersten statischen RAM 29, des B-Eingangsanschlusses 12, des vierten Relais 9, des zweiten Pufferverstärkers 21, des zweiten Komparators 20, des zweiten Multiplexers 27 und das zweite statische RAN 30 werden gesetzt und der Ausgang von dem ersten Komparator 18 wird als ein Trigger für den Zähler 32 gewählt. Die Bezugsspannungen des ersten D/A-Wandlers 23 und des zweiten D/A-Wandlers 24 werden, da sie bereits aus einem ersten Schritt bekannt sind, auf den Zwischenpegel des Bildsignals justiert.
Dasselbe Verfahren der Messung wie bei der nachfolgenden gesonderten Synchronisierungsart wird angewandt.

Dritter Schritt

Die Beurteilung, ob Zeilensprung oder Nicht-Zeilensprung. Der Abschluß bis zu dem zweiten Schritt in dem vorliegenden Ausführungsbeispiel ermöglicht gleiche Eingangssignale als zusammengesetzte oder als solche von der zusammengesetzten Synchronisierungsart, die alle in Bildsignale gesonderter Synchronisierungssignale gewandelt werden.
Hier wird ein gesondertes vertikales Synchronisierungssignal als Rechner-Trägersignal Tr geschaffen (unter der Voraussetzung, daß das vertikale Synchronisierungssignal VT von dem Anfang gesondert ist) durch die Route des vertikalen Synchronisierungssignaleingangsanschlusses 16, den dritten Pufferverstärker 15, den dritten Komparator 22 und den dritten Multiplexer 17 und verwendet, um den Zähler 32 zu triggern nach Passieren des dritten Multiplexers 17. Auch der dritte Multiplexer 26 empfängt ein Ausgangssignal von dem zweiten Komparator 20, das Ausgangssignal einschließlich einer horizontalen Synchronisierungssignalkomponente und wird verdrängt, wenn der zweite D/A-Wandler 24 auf seine Bezugsspannung gesetzt wird und schreibt in das ersten statische RAN 29 mit der Taktrate 10 MHz. Der Schreibvorgang wird durch zwei sukzessive vertikale Synchronisiersignalträger bewirkt und die Zeitintervalle bis aufeinanderfolgende horizontale Synchronisierungsimpulse als verglichen auftreten. Dasselbe Zeitintervall wird als Nicht-Zeilensprung gewertet, während verschiedene als Zeilensprung gewertet werden. Wenn der Typ, die Logik und der Pegel eines Eingangsbildsignals in dem vorliegenden Ausführungsbeispiel gewertet worden sind, werden die Farbbildeingangssignale R, G, B HT und VT in ein bestimmtes Format gewandelt und auf einem Blatt Papier als Farbbild in Übereinstimmung mit dem bestimmten Format ausgedruckt.
Nach der vorliegenden Erfindung werden Variationen des R-, G- und B-Farbbildsignals beurteilt und entsprechend zum Farbdruck gewandelt. Die vorliegende Erfindung eines Bildsignalgerätes zur Erzeugung einer Hardcopy ist somit mit einer Vielzahl von Computern verwendbar.
Im folgenden wird ein zweites Ausführungsbeispiel eines Bildsignalgeräts zur Erzeugung von Hardcopies nach der vorliegenden Erfindung beschrieben.
Das zweite Ausführungsbeispiel offenbart insbesondere eine Vorrichtung zum automatischen Einstellen eines Bildsignal-Abtasttaktes zur Verwendung für ein Bildsignalgerät zum Erzeugen einer Hardcopy nach der vorliegenden Erfindung.
Es wird auf Fig. 3 Bezug genommen, in der ein zweites Ausführungsbeispiel in Form eines vereinfachten Blockdiagramms dargestellt ist.
In derselben Figur wird eine Bildinformation SI in einen A/D-Wandler 39 von einem Bildanschluß eingegeben. Die Bildinformation einschließlich des gezogenen Abstands wird zu einem A/D-Wandler 39 gesandt und in diesem in eine digitale Bildinformation gewandelt. Die digitale Bildinformation DI wird einem Speicher 40 zugeführt. Der Speicher 40 speichert in diesem die digitale Bildinformation DI einschließlich des gezogenen Abstands an einem Ort in diesem, der dem gezogenen Abstand entspricht. Der Speicher 40 wird mit einem Rahmenpuffer 34 (Schreibadresssteuermittel) verbunden. Der Rahmenpuffer 43 trägt eine Adressinformation zu dem Speicher 40 zum Setzen des Ortes. Der Rechner 41 als Mittel zum Beurteilen des Speicherzustandes und zum Einstellen beurteilt, ob die Bildinformation den Markierungen M1 und M2 entspricht oder nicht oder der gezogene Abstand an dem richtigen Ort in dem Speicher 40 gespeichert ist, und justiert, erzeugt und überträgt eine Erwartungsadresse zu dem Rahmenspeicher 43. Die erwartete Adresse dient dazu, dem Rahmenspeicher 43 zu erlauben, ein Schreibadressensignal zu erzeugen, das sich stufenweise erhöht von der vorangehenden ersten Adresse zur Steuerung des Speicherschreibbetriebs, bis die Bildinformation, die dem Markierungsabstand entspricht, mit der Information, die an dem Ort in dem Speicher 40 gespeichert ist, übereinstimmt. Der Rechner 41 ist weiter mit einem Frequenzmultiplizierer 43 verbunden, um ein Frequenzdividierverhältnissetzsignal DR zu diesem zuzuführen und um das Signal DR 1 an einem Zeitpunkt zu erhöhen, bis die Übereinstimmung erreicht ist. Der Frequenzmultiplizierer 42 ist ein solcher, wie er bereits unter Bezugnahme auf Fig. 3 beschrieben ist. Er nimmt ein horizontales Synchronisationssignal auf, das in der Bildinformation SI einbezogen ist zum Übertragen von dem äußeren Bildsignalanschluß, das Teilungsverhältnisstellsignal und justiert automatisch und erstellt einen Abtasttakt für das Bildsignal für das SI auf der Grundlage des Teilungsverhältnissetzsignal, das von dem Rechner 41 geliefert wird. Der Abtasttakt Scl wird zu dem Rahmenpuffer 43 übertragen zum Einschließen des Bildsignals SI von dem externen Bildanschluß. Der Rechner 41 führt so die oben erwähnte Beurteilung durch und schließt seinen Vorgang ab, wenn ein richtiger Abtasttakt erreicht ist, d. h. der gezogene Markierungsabstand. Die Markierungen werden ausgeführt durch die Bildinformation SI, die wie oben beschrieben abgetastet ist in Übereinstimmung mit dem Ort, der durch die Erwartungsadresse definiert ist, die durch den Rechner 41 über den Rahmenspeicher 43 erzeugt ist.
Es wird jetzt auf Fig. 4 (A) Bezug genommen, in der das Display 35 dargestellt ist. Das Display 35 stellt die Markierungen M1 und M2 an dem linken und an dem rechten Rand dar. Beide Markierungen M1 und M2 sind voneinander um einen vorgegebenen Abstand entfernt, dies ist der zuvor beschriebene gezogene Abstand. Weiter kann das Display 35 einen Teil darstellen, der zwischen den beiden Markierungen M1 und M2 liegt, wie in Fig. 4 (B) schraffiert dargestellt ist.
Es wird weiter auf Fig. 5 Bezug genommen. Das Bildsignal SI, das einem Raster wie dargestellt entspricht, weist eine Bildinformation auf, die den oben beschriebenen Markierungen M1 und M2 entspricht.
Weiter wird, unter Bezugnahme auf Fig. 6, (a) das digitale Bildsignal zu dem digitalen Datum DI durch den A/D-Wandler 39 wie gezeigt gewandelt, (b) der Abtasttakt, der durch den Rahmenspeicher 43 erzeugt wird zum Abtasten des oben beschriebenen Bildsignals, (c) Abtastdaten (d. h. das digitale Bildsignal DI von (a) dargestellt).
Im nachfolgenden wir der Betrieb des zweiten Ausführungsbeispiels unter Bezugnahme auf Fig. 7 erläutert, das ein Flußdiagramm zeigt, das von dem Rechner 41 ausgeführt wird.
In Schritt S1 startet der Rechner 41 mit dem Schreibbetrieb in den Speicher 40 und setzt die erste Adresse in dem Rahmenspeicher. Das heißt, es setzt den Rahmenspeicher 43 auf die erste Adresse des Speichers 40 (erste Adresse unter Adressen, wo Daten, die einem horizontalen Synchronisierungssignal gespeichert sind, entsprechen), wo die Bilddaten der Markierung M1 entsprechen, die auf dem Display 35 an dem linken Ende gezeichnet ist und gespeichert wird.
In Schritt S2 schätzt der Rechner 41 die Erwartungsadresse des Speichers 40, wo die Bilddaten, die der Markierung M2 entsprechen, die auf dem Display 35 an dessen rechten Ende entspricht, gespeichert ist, auf der Grundlage der auf dem Display 35 gezeichneten Markierungen M1 und M2 und des gezeichneten Abstands der in dem Speicher 40 gespeicherten Daten. Die Erwartungsadresse ist diejenige in dem Speicher 40, wo die der Markierung M2 entsprechenden Daten gespeichert sind.
In Schritt S3 bewertet der Rechner 41 die ungefähren Frequenzteilverhältnisse und weiter deren geringste.
In Schritt S4 wird das in dem Schritt S3 bewertete Frequenzteilungsverhältnis dem Frequenzmultiplizierer 42 zugeführt, um die PLL zu verriegeln. Der Frequenzmultiplizierer 42 erzeugt dadurch einen Abtasttakt, der dem Frequenzteilungsverhältnis, das als solches gesetzt ist, entspricht.
In Schritt S5 wird das Bildsignal SI von dem externen Bildanschluß über den Abtasttakt, der in Schritt S4 erzeugt ist, eingegeben.
In Schritt S6 beurteilt der Rechner 41, ob die der Markierung M2 entsprechenden Bilddaten unter der in Schritt S2 abgeschätzen Erwartungsadresse gespeichert sind oder nicht. Wenn das Ergebnis "Ja" ist, schreitet der Rechner 41 zu dem Schritt S7 vor, wo das Frequenzteilungsverhältnis, das in dem Frequenzmultiplizierer 4 eingestellt ist, als korrekt angenommen wird.
Wenn sich dagegen in dem Schritt S6 "Nein" ergibt, schaltet der Rechner 41 zu Schritt S6 vor, wo es das Frequenzteilerverhältnis, das in dem Frequenzmultiplizierer 42 eingegeben ist, um 1 erhöht und stellt diesen entsprechend ein. Ein solcher Betrieb von S4 bis S8 wird zur Abschätzung des optimalen Frequenzteilungsverhältnisses wiederholt, bis der Rechner 41 bestätigt, daß die Bilddaten, die der Markierung M2 entsprechen, unter der Erwartungsadresse, die in Schritt S2 abgeschätzt worden ist, entspricht.
Nach dem ersten Ausführungsbeispiel der vorliegenden Erfindung, erzeugt, wie oben beschrieben, der D/A- Wandler eine stufenweise Änderung der Bezugsspannung. Das Komparatormittel setzt die Eingangsbildsignale für Farben R, G und B einschließlich der horizontalen und vertikalen Synchronisierungssignale mit der Bezugsspannung zusammen, die von dem D/A-Wandler erzeugt wird und gibt digitale Signalmuster von "1en" und /oder "0en" aus. Diese digitalen Signalmuster stellen sicher, daß das Abtastsystem, die Logiken und die Signalpegel der Datenbildeingangssignale für die Farben R, G und B, aus denen die Informationen für die Farbbildsignale R, G und B decodiert werden, um ein Ausdrucken eines Farbbildes auf einem Papierkopierblatt zu ermöglichen. Das Bildsignalgerät zur Erzeugung einer Hardcopy nach der vorliegenden Erfindung kann automatisch versorgt werden und paßt sich an unterschiedliche Rechner mit einem unbekannten Signalausgang seines Bildausgangs an, das verschiedene Eigenschaften wie Signalpegel, Logikabtastsystem und dergleichen hat, ohne daß besondere Meßinstrumente, Schaltkreise und komplizierte Einstellungen erforderlich sind und ohne daß Fachpersonal erforderlich ist. Dies führt zu einer Reduzierung der Kosten und der Vereinheitlichung der Kopiergeräte.
Nach dem zweiten Aspekt der vorliegenden Erfindung, wie oben beschrieben, stellt das Displaymittel Markierungen dar, die um einen vorgegebenen gezogenen Abstand voneinander getrennt sind, wobei der Abstand in dem Speichermittel gespeichert wird. Das Mittel zum Beurteilen und zum Einstellen des Speicherzustands beurteilt, ob der gezogene Abstand an einem richtigen Ort in dem Speichermittel abgespeichert ist, wobei dieser Ort durch das Mittel zum Beurteilen und Einstellen des speicherzustandes selbst abgeschätzt wird, und gibt weiter ein Frequenzteilerverhältnisstellsignal an den Frequenzmultiplizierer aus. Dieses Mittel erzeugt ein Abtasttakt zum Abtasten des Eingangsbildsignals. Der Abtasttakt wird für die vorangehende Beurteilung verwendet durch das erwähnte Speicherzustandsbeurteilungs-Einstellmittel, bis ein richtiger Abtasttakt erreicht wird. Ein Abtasttakt, der dieselbe Phase und Frequenz aufweist, wie das Bildsignal auf der Seite eines Bildanschlusses, kann automatisch auf der Seite des Hardcopygerätes erzeugt werden.
Obwohl bestimmte bevorzugte Ausführungsbeispiele gezeigt und beschrieben worden sind, versteht es sich, daß viele Änderungen und Abwandlungen ohne Loslösung von dem Schutzbereich der bei liegenden Ansprüche möglich sind.

Claims

1. Bildsignalgerät zur Erzeugung von Bildsignalhardcopies zum Ausdrucken eines Eingangsfarbbildsignals, das R-, G- und B-Signale und horizontale und vertikale Synchronisierungssignale aufweist, auf einem Kopierpapierblatt, mit:

(a) ersten und zweiten Eingangssignalauswahlmitteln (6, 7, 8, 9, 13), die mit entsprechenden Eingangsanschlüssen (10, 11, 12), für die R-, G-, B-Signale und mit einem Eingangsanschluß (14) für das horizontale Synchronisierungssignal verbunden sind, um bei Erfordernis eines der R-, G-, B-Signale und das horizontale Synchronisationssignal oder diese Signale in Kombination auszuwählen,

(b) ersten, zweiten und dritten Digital/Analog-Wandlern (23, 24, 25) zum Erzeugen von ersten, zweiten und dritten Bezugsspannungen, die sich jeweils stufenweise verändern;

(c) ersten Komparatormitteln (18), die an einem Eingang mit dem Eingangssignalauswahlmittel für die R-, G-, B-Signale und an dem anderen Eingang mit dem ersten Digital/Analog-Wandlermittel (23) zum Vergleichen der durch das erste Eingangssignalauswahlmittel (6, 7, 8) ausgewählten R, R, B-Signale mit der ersten Bezugsspannung und zum Ausgeben eines digitalen Signalmusters, das aus "0en" und/oder "1en" zusammengesetzt ist, die den Status der R-, G-, B-Signale angeben, verbunden sind;

(d) zweiten Komparatormittel (20), die an einem Eingang mit dem Eingangssignalauswahlmittel (14) für das horizontale Synchronisationssignal und mit dem Eingangsanschluß des B-Signals (12) verbunden sind und an dem anderen Ende mit einem zweiten Digital/Analog-Wandler (24) zum Vergleichen des B-Signals, das durch das erste Eingangssignalauswahlmittel und dem horizontalen Synchronisationssignal mit der zweiten Bezugsspannung verbunden ist und ein digitales Signalmuster ausgibt, das aus "0en" und/oder "1en" besteht und den Status des B-Signals und des horizontalen Synchronisationssignals angibt;

(e) einem dritten Komparatormittel (22), das mit einem Eingang an einem Eingangsanschluß (16) für das vertikale Synchronisationssignal und an dem anderen Ende mit dem dritten Digital/Analog-Wandler (25) zum Vergleichen des vertikalen Synchronisationssignals mit der dritten Bezugsspannung verbunden ist und ein digitales Signalmuster ausgibt, das aus "0en" und/oder "1en" besteht und den Status des vertikalen Synchronisationssignals angibt; und

(f) ersten, zweiten und dritten Multiplexern (26, 27, 17), die jeweils mit einem der ersten, zweiten und dritten Komparatormittel (18, 20, 22) zum Auswählen und Ausgeben eines der digitalen Signalmuster, die jeweils von dem ersten, dem zweiten und dem dritten Komparatormittel (28, 20, 22) ausgegeben werden, verbunden sind.

2. Bildsignalgerät zur Ausgabe von Hardcopies nach Anspruch 1, wobei dieses weiter erste und zweite Speicher (29, 30) aufweist, die jeweils mit dem ersten und dem zweiten Multiplexer (26, 27) zum zeitweisen Speichern der digitalen Signale, die von dem ersten und dem zweiten Multiplexer (26, 27) ausgegeben werden, verbunden sind; und mit einem Adreßgenerator (32), der mit dem dritten Multiplexer (17) und dem ersten und dem zweiten Speichermittel (29, 30) zur Erzeugung von Adressen, die die Orte in dem ersten und in dem zweiten Speicher (25, 30) angeben, verbunden sind, um die digitalen Signalmuster, die von dem ersten und dem zweiten Multiplexer (26, 27) ausgegeben worden sind, auf der Basis eines Triggersignalausgangs von dem dritten Multiplexermittel (17) zeitweise zu speichern.

3. Bildsignalgerät zur Erzeugung von Hardcopies nach Anspruch 1, wobei das erste und das zweite Eingangssignalauswahlmittel (6, 7, 8, 9 13) Relais sind.

4. Automatische Einstellvorrichtung zur Erzeugung eines Bildsignalabtastsignales zur Verwendung in einem Bildsignalgerät zur Erzeugung von Hardcopies zum Ausdrucken eines Eingangsfarbbildsignals, das die Farbsignale R, G und B und horizontale und vertikale Synchronisierungssignale aufweist, auf einem Kopierpapierblatt, mit:

(a) einem Display (35) zum Darstellen vorgegebener erster und zweiter Markierungen, die in das Bildsignal einbezogen sind, das an dem linken und dem rechten Ende des Displays um einen vorgegebenen Abstand voneinander getrennt eingegeben werden;

(b) einem Speicher (40) der mit dem Display zur vorangehenden Speicherung des vorgegebenen Abstands und zum Zulassen von ersten und zweiten Adressen in diesem, unter dem die ersten und zweiten Markierungen gespeichert sind, um den vorgegebenen Abstand, der zuvor gespeichert worden ist, entsprechend anzugegeben, verbunden ist;

(c) einem Frequenzmultiplier (42), der aus einem geschlossenen Phasenregelkreis (PLL) und einem Frequenzteiler zusammengesetzt ist, um das horizontale Synchronisations-Signal, das in das Farbbildsignal, das von einem externen Bildanschluß übermittelt worden ist, einbezogen ist, und ein Frequenzteilerverhältnis-Einstellsignal aufzunehmen, und automatisch einen richtigen Abtasttakt für das Farbbildsignal auf der Grundlage des Frequenzteilerverhältnis-Einstellsignals einzustellen und zu erzeugen;

(d) einem Schreibadreßsetzmittel (43), das mit dem Speicher (40) zum Setzen der ersten Adresse in dem Speicher (40) verbunden ist, so daß dieser bei dem Starten des Betriebs von außerhalb mit einer Adresse, unter der das eine Ende des vorgegebenen Abstandes entsprechend der ersten Markierung gespeichert worden ist, übereinstimmt, und zum anschließenden Erzeugen der zweiten Adresse unter stufenweisem Inkrementieren und Setzen dieser in dem Speicher (40); und

(e) einem Speicherzustandsbeurteilungs- und -einstellmittel (41), das mit dem Display (35), einem Speicher (40), einem Frequenzmultiplier (42) und Schreibadreßsetzmittel (43) verbunden ist zum Beurteilen, ob die zweite Adresse für die zweite Markierung mit dem anderen Ende des vorgegebenen Abstandes übereinstimmt oder nicht, auf der Basis der Bildinformation, die die Information, die die erste und die zweite von dem Display übertragene Markierung betrifft und der Information über den vorgegebenen Markierungsabstand, die von dem Speicher übermittelt worden ist, und dann, wenn keine Übereinstimmung in dem Beurteilungsschritt festgestellt worden ist, Einstellen, Erzeugen und Übertragen einer Erwartungsadresse zu dem Schreibadreßsetzmittel und weiteres Übertragen des Frequenzteilungsverhältnis-Einstellsignals entsprechend der Erwartungsadresse zu dem Frequenzmultiplier, wobei das Schreibadreßsetzmittel (43) die zweite Adresse auf der Grundlage der Erwartungsadresse erzeugt, um diese in dem Speicher (40) zu setzen, bis die zweite Adresse mit dem anderen Ende des vorgegebenen Abstandes übereinstimmt und damit bis das Frequenzteilverhältnis-Setzsignal zur Erzeugung des richtigen Abtasttaktes in dem Frequenzmultiplier (42) richtig angegeben ist.