DE3879321T2 - Bestimmung des aetzungsendpunktes. - Google Patents

Bestimmung des aetzungsendpunktes.

Info

Publication number
DE3879321T2
DE3879321T2 DE19883879321 DE3879321T DE3879321T2 DE 3879321 T2 DE3879321 T2 DE 3879321T2 DE 19883879321 DE19883879321 DE 19883879321 DE 3879321 T DE3879321 T DE 3879321T DE 3879321 T2 DE3879321 T2 DE 3879321T2
Authority
DE
Germany
Prior art keywords
layer
dielectric
over
volatile
substance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19883879321
Other languages
English (en)
Other versions
DE3879321D1 (de
Inventor
Egil D Castel
Vivek D Kulkarni
Paul E Riley
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Application granted granted Critical
Publication of DE3879321D1 publication Critical patent/DE3879321D1/de
Publication of DE3879321T2 publication Critical patent/DE3879321T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/013—Devices or means for detecting lapping completion
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

    1. Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich generell auf Verfahren für die Halbleiterherstellung und insbesondere auf ein Verfahren für das Planarisieren von dielektrischen Zwischenschichten.
  • Die Planarisierung von dielektrischen Zwischenschichten in Mehrschichtsystemen ist erforderlich, um abrupte topographische Änderungen zu mildern oder zu eliminieren, die andernfalls zu Diskontinuitäten bei der Metallisierung oder zu unbefriedigendem lithographischen Mustertransfer führen würden. Ein üblicher Ansatz für die Planarisierung dielektrischer Schichten wird als "Rückätztechnik" bezeichnet, wo eine verbrauchbare Schicht, üblicherweise ein organisches Photoresist, auf einen Wafer aufgesponnen wird, nachdem die dielektrische Schicht auf der Oberseite einer ungleichförmigen Oberfläche gebildet worden ist, wie einer bemusterten Metallisierungsschicht oder Polysiliciummerkmalen, die über dem Substrat gebildet sind. Die dielektrische Schicht paßt sich generell dem darunterliegenden Oberflächenprofil an, so daß das Dielektrikum eine unebene obere Oberfläche aufweist.
  • Die Planarisierung wird dann durchgeführt mittels Rückätzen der kombinierten verbrauchbaren und dielektrischen Schicht in einer Weise, die im wesentlichen die Planarität beibehält, die durch die verbrauchbare Schicht definiert ist. Ublicherweise wird ein Plasma-Ätzmittel gewählt, das in der Lage ist, sowohl das Material der verbrauchbaren Schicht als auch das Material der dielektrischen Schicht mit annähernd der gleichen Rate zu ätzen.
  • Die vorliegende Erfindung befaßt sich primär mit einem Verfahren für die Erkennung, wenn eine dielektrische Schicht um ein vorgegebenes Maß rückgeätzt worden ist, entweder vollständig, so daß die darunterliegenden Merkmale freigelegt werden, oder teilweise, so daß das darunterliegende Merkmal durch eine gewünschte Dicke des dielektrischen Materials abgedeckt bleibt. Die vollständige Freilegung wird beispielsweise bei Pfostentechniken erforderlich, wo eine überlagerte Metallisierungsschicht mit Source, Drain und polykristallinen Siliciumleitungen verbunden ist oder mit unterlagerten Metallisierungsschichten über vertikale Metallsäulen, die als Pfosten bezeichnet werden. Üblicherweise enthält das Substat die Metallpfosten oder Leitungen, polykristallinen Siliciumbereiche und Feldoxidbereiche, die gemeinsame eine sehr unregelmäßige Oberfläche bilden. Die dielektrische Schicht paßt sich dicht dem Substrat an, und beim Abdecken durch die verbrauchbare Schicht wird ein Film unterschiedlicher Dicke geschaffen, der gewöhnlich dünn ist über kleinen oder schmalen Merkmalen, jedoch dick über breiten Merkmalen oder über dicht gepackten kleinen Merkmalen. Die Pfostentechnik erfordert, daß das intermetallische Dielektrikum von der Oberseite aller Pfosten abgetragen werden muß, um Kontakt mit einer überlagerten Metallisierungsschicht herzustellen. Eine hinreichende Dielektrikumsdicke sollte jedoch aufrechterhalten bleiben über anderen Abschnitten des Substrats nach der Planarisierung durch Rückätzen, so daß diese Abschnitte elektrisch isoliert bleiben.
  • Die Teilrückätzplanarisierung der dielektrischen Schicht wird wünschenswert sein, wenn Zwischenschichtverbindungen auszubilden sind unter Verwendung der Durchkontakttechnik. Wenn beispielsweise eine dielektrische Zwischenniveauschicht durch chemischen Niederschlag aus der Dampfphase über dem Substrat gebildet wird, paßt sie sich generell der darunterliegenden unebenen Topographie an unter Interferenz mit nachfolgenden Prozeßschritten, wie Bemusterung und Ätzung von überlagerten Durchkontakten und Metallisierungsschichten. Es ist deshalb wünschenswert, daß das Zwischenschichtdielektrikum mindestens teilweise geglättet wird, bevor die Durchkontaktbildung erfolgt. Das gewünschte Glätten kann erzielt werden durch eine Rückätzplanarisierung bis zu einem Zwischenniveau innerhalb der dielektrischen Schicht, wie dies durchaus bekannt ist.
  • Ein Problem, auf das man sowohl bei der vollständigen als auch bei der partiellen Rückätzplanarisierung trifft, ist das Fehlen einer Ätzabstoppbarriere, die für die Beendigung des Ätzens sorgt. Ohne eine solche Barriere ist es schwierig, den richtigen Punkt zu bestimmen, an welchem das Ätzen zu beenden ist. Das Ätzen wurde bisher beendet nach einer vorgewählten Zeitperiode, basierend auf der erwarteten Ätzrate unter den jeweiligen Atzbedingungen. Obwohl im allgemeinen brauchbar, kann das Verlassen auf die Zeit allein entweder Überätzen oder Unterätzen zur Folge haben, wobei keines von beiden befriedigend ist.
  • Es ist deshalb wünschenswert, verbesserte Planarisierungsverfahren zu schaffen, die geeignet sind für das Glätten von Zwischenschicht und intermetallischen dielektrischen Schichten. Bei der Pfostentechnik sollten solche Verfahren für eine positive Bestätigung der Freilegung der unterlagerten Metallisierungsbereiche sorgen, insbesondere breiter Bereiche von Metallisierung, die von relativ dicken Planarisierungsschichten abgedeckt sind. In ähnlicher Weise sollten sie für eine deutliche lndikation sorgen, wenn ein gewünschtes partielles Rückätzen bei der Durchkontakttechnik erreicht worden ist.
    • 2. Beschreibung des technischen Hintergrund
  • Adams und Capio beschreiben in J. Electrochem. Soc. (1981) 128:423 konventionelle Rückätztechniken, geeignet für die Dielektrikumsplanarisierung. Die spektroskopische Bestimmung der Endpunkte bei Ätzprozessen, die nicht der Planarisierung dienen, ist beschrieben in Marcoux et al., Solid State Technology (1981) 24(4): 115, und von Greene in J. Vac. Sci. Technol. (1978) 15: 1718. In Plasma Chem. & Plasma Processing, 5 (1985), S. 333-351 werden das Plasmaätzen von hochschmelzenden Metallen (W, Mo, Ta) und Silicium in SF&sub6; und SF&sub6;-O&sub2; und die Analyse der Reaktionsprodukte diskutiert.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß der vorliegenden Erfindung sorgt ein verbessertes Dielektrikum-Planarisierverfahren für die genaue Beendigung der Planarisierung beim Fehlen einer Ätzabstoppbarriere. Das Verfahren verwendet eine Indikatorschicht, die innerhalb oder unterhalb der dielektrischen Schicht gebildet wird. Das planarisierende Ätzen der dielektrischen Schicht wird fortgesetzt, bis ein gewünschter Anteil der Indikatorschicht freigelegt und geätzt wird. Das Ätzen der Indikatorschicht setzt eine erfaßbare Substanz in das Plasma frei.
  • In einer ersten Ausführungsform der vorliegenden Erfindung wird die Indikatorschicht über einer ersten Metallisierungsschicht gebildet, die danach bemustert wird in eine Mehrzahl vertikaler Pfosten und andere Bereiche. Ein Zwischenmetalldielektrikum wird über der bemusterten Metallisierungsschicht gebildet, und das Freilegen der Metallisierung bei der Planarisierung mittels Rückätzen wird markiert durch das Freisetzen der erfaßbaren Substanz als ein Ergebnis des Ätzens der Indikatorschicht. In einer zweiten Ausführungsform wird die Indikatorschicht innerhalb des Dielektrikums gebildet und ermöglicht die Erkennung, wann eine vorgewählte Dicke des Dielektrikums beim Rückätzen verbleibt. Eine partielle Planarisierung von Dielektrika vor der Durchkontaktbildung kann auf diese Weise erzielt werden.
  • Die Indikatorschicht kann eine dünne Folie aus einem Metall sein, das in der Lage ist, ein flüchtiges Fluorid zu bilden oder eine Substanz, die in der Lage ist, Stickstoff beim Ätzen freizusetzen. Alternativ kann die Indikatorschicht durch Ionenimplanation von Stickstoff in die obere Oberfläche der ersten Metallisierungsschicht gebildet werden, wenn vertikale Pfosten gebildet werden, oder an einem passenden Niveau innerhalb des Dielektrikums. Die dielektrische Schicht wird aufgebracht über der Indikatorschicht und paßt sich generell der unebenen Oberfläche an, die durch die bemusterte Schicht definiert ist. Die Planarisierung erfolgt durch Bilden einer verbrauchbaren Schicht, typischerweise durch Aufspinnen eines organischen Polymers über der dielektrischen Schicht. Obwohl die verbrauchbare Schicht generell eine glatte Oberfläche über dem gesamten behandelten Wafer bildet, wird die Schicht generell dicker sein über breiteren Merkmalen (und dichtbepackten kleinen Merkmalen) als über isolierten schmalen Merkmalen. Die Planarisierung erfolgt durch Rückätzen der miteinander kombinierten verbrauchbaren und dielektrischen Schichten, typischerweise in einem Fluorid und Sauerstoff enthaltenden Plasma, das in der Lage ist, beide Schichten mit im wesentlichen gleichen Raten zu ätzen.
  • Wie vorher beschrieben, liefert eine Indikatorschicht innerhalb oder unterhalb der dielektrischen Schicht eine genaue Bestimmung des Endpunktes bei der Rückätzplanarisierung. Der praktische Fall jedoch, bei dem Merkmale unterschiedlicher Abmessungen oder Dichten oder beides auf der Waferoberfläche vorhanden sind, kompliziert die Endpunktbestimmung. Da die Dicke der verbrauchbaren Schicht über den breiteren Merkmalen generell größer ist als über den schmaleren und isolierten Merkmalen, werden unterschiedliche Merkmale zu unterschiedlichen Zeitpunkten während des Rückätzens freigelegt. Die Erkennung der Indikatorschicht jedoch zeigt an, daß zumindest bestimmte Merkmale freigelegt worden sind. Oft wird es wünschenswert sein, die Indikatorschicht nur über den breiten Merkmalen vorzusehen, die generell dickere verbrauchbare Schichten aufweisen, die mehr Zeit für das Ätzen benötigen. Durch Basieren des Endpunktes auf dem Freilegen von breiteren Merkmalen wird das Freilegen sowohl der schmalen als auch der breiten Merkmale sichergestellt. Nach dem Frei legen der Pfosten, gebildet aus der ersten Metallisierungsschicht, wird eine zweite Metallisierungsschicht mittels konventioneller Techniken gebildet.
  • Bei Verwendung der Durchkontakttechnik wird die Indikatorschicht auf einem Zwischenniveau innerhalb des Dielektrikums gebildet, wo die Positionierung des Zwischenniveaus ausgewählt wird zum Vorsehen einer gewünschten Dicke des Dielektrikums über den zu verbindenden Merkmalen. Typischerweise wird die Indikatorschicht gebildet unter Unterbrechen des Niederschlags der dielektrischen Schicht für das Niederschlagen der Indikatorschicht mittels irgendeiner der oben erörterten Techniken. Alternativ kann es möglich sein, Indikatorsubstanz in das Dielektrikum während des Niederschlagens einzuführen. Durch Einführen der Indikatorsubstanz, beispielsweise Stickstoffverbindungen, während nur einer kurzen Periode, kann ihre Lokalisierung innerhalb der Dielektrikumsschicht auf eine wohldefinierte Schichtlage begrenzt werden.
  • Das Verfahren der vorliegenden Erfindung ist geeignet für das Planasieren des Dielektrikums, das direkt auf dem Wafersubstrat gebildet wird, wie auch für das Planarisieren des Dielektrikums, gebildet auf überlagerten Metallisierungsschichten.
    • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1-5 zeigen einen Querschnitt eines Halbleiterwafersubstrats, das der Bildung einer intermetallischen Dielektrikumsschicht unterworfen wird, entsprechend dem Verfahren der vorliegenden Erfindung.
  • Fig. 6-9 sind Querschnitte eines Halbleiterwafers, der der Bildung einer intermetallischen Dielektrikumsschicht unterworfen wird gemäß einer alternativen Ausführungsform des Verfahrens der vorliegenden Erfindung.
  • Fig. 10 und 11 illustrieren die Bildung eines Zwischenpegeldielektrikums, geeignet für die Durchkontaktbildung gemäß dem Verfahren der vorliegenden Erfindung.
    • BESCHREIBUNG DER SPEZIFISCHEN AUSFÜHRUNGSFORMEN
  • Gemäß Fig. 1 umfaßt ein Substrat 10 einen Abschnitt eines Halbleiterwafers, der der Bearbeitung unterworfen wird, gemäß dem Verfahren der vorliegenden Erfindung. Das Substrat 10 umfaßt eine Mehrzahl von aktiven Bereichen einschließlich Transistoren und anderen metallischen Polysiliciummerkmalen, von denen viele eine Verdrahtung erfordern mit überlagerten Metallisierungsschichten, die in nachfolgenden Bearbeitungsschritten gebildet werden. Die verschiedenen Oberflächenmerkmale auf dem Substrat erzeugen jedoch eine unebene Topographie, die interferiert mit der Aufbringung der erforderlichen Metallisierungsschicht(en), und die vorliegende Erfindung sorgt für die Bildung von planarisierten und partiell planarisierten Zwischenniveau- Dielektrikumschichten, welche solche Aufbringung erleichtert.
  • Die Erfindung wird dargestellt in Verbindung mit einer Dielektrikumsschicht, die direkt auf ein Wafersubstrat aufgebracht wird. Die Erfindung ist jedoch nicht auf solche Anwendungsfälle beschränkt und gleichermaßen brauchbar für die Bildung von Dielektrikumsschichten zwischen aufeinanderfolgenden Metallisierungsschichten. Gemäß Fig. 1-5 wird eine erste Metallisierungsschicht 12 über dem Substrat 10 gebildet, welche Schicht in der Lage ist, durch photolithographische und andere Bemusterungstechniken bemustert zu werden, um erforderliche Verdrahtungen zu definieren einschließlich metallischer Leitungen, Pfosten und relativ breiter metallischer Merkmale und Bereiche. Die erste Metallisierungsschicht wird normalerweise Aluminium oder eine Aluminiumlegierung sein mit einer Dicke von etwa 1 um.
  • Die vorliegende Erfindung verlangt die Bildung einer Indikatorschicht 14 über der oberen Oberfläche der Metallisierungsschicht 12. Die Indikatorschicht 14 umfaßt eine dünne Folie aus einem Material, das erfaßbare flüchtige Substanz freisetzt, wenn das Material dem Plasma ausgesetzt wird, das für die Planarisierungsätzung verwendet wird, wie in größeren Einzelheiten weiter unten beschrieben. Geeignete Materialien für die Indikatorschicht 14 umfassen Metalle, wie Wolfram, Molybdän, Tantal und Titan, welche erfaßbare Fluoride bilden, wenn sie in einem Fluor enthaltenden Plasma geätzt werden. Alternativ kann das Material eine Substanz sein, die Stickstoff freisetzt, wenn sie dem Plasmaätzen ausgesetzt wird einschließlich Siliciumnitrid und Metallnitriden, wie Chromnitrid, Titannitrid, Wolframnitrid, Aluminiumnitrid und dergleichen.
  • Die metallischen Schichten und Metallnitridschichten können durch irgendeine konventionelle Technik aufgebracht werden, typischerweise durch chemischen Dampfniederschlag (CVD), chemischen Niederdruckniederschlag (LPCVD) oder Sputterniederschlag. Besonders bevorzugt ist die Anwendung von CVD-aufgebrachtem Siliciumnitrid und Metallnitriden, welche Stickstoffmolyküle beim Plasmaätzen bereitstellen.
  • Als eine Alternative zur Bildung einer diskreten Schicht 14 kann Stickstoff in einen dünnen Bereich an der Oberfäche der Metallisierungsschicht 12 implantiert werden mittels bekannter Ionenimplantiertechniken. Geeignete Stickstoffdosierungen reichen von etwa 10¹&sup4; bis 10¹&sup7; Atome/cm², üblicherweise bei etwa 10¹&sup5; bis 10¹&sup6; Atome/cm² Normalerweise werden niedrige Implantierenergien verwendet, so daß der Stickstoff an der Oberfläche der Metallisierung konzentriert wird.
  • Die Anwendung von Stickstoff in der Indikatorschicht (oder implantiert in die Metallisierungsschicht) ist bevorzugt, wenn die freizulegenden Bereiche klein sind. Stickstoff hat einen hohen Erregungswirkungsgrad, der die spektroskopische Erfassung vereinfacht, selbst wenn er nur in sehr kleinen Quantitäten vorhanden ist.
  • Die Dicke der Indikatorschicht ist unkritisch, jedoch sollte hinreichend viel Material aufgebracht werden, um ein erfaßbares Signal zu liefern, wenn die Freisetzung in das Plasma erfolgt. Üblicherweise wird die Dicke in dem Bereich von etwa 20-200 nm, d.h. 200-2000 Å und noch öfter im Bereich von etwa 50-100 nm, d.h. 500-1000 Å liegen.
  • Gemäß Fig. 2 und 3 werden die Metallisierungsschicht und die Indikatorschicht 14 bemustert mittels photolitographischer Techniken unter Hinterlassung einer gewünschten Konfiguration von Leitungen, Pfosten und breiten Bereichen auf der Oberfläche des Substrats 10. Eine Leitung 16, ein Pfosten 18 und relativ breiter Bereich 20 sind dargestellt als Beispiele für solche Metallisierungsmerkmale in Fig. 2. Vor der Bildung der überlagerten zweiten Metallisierungsschicht zum Verdrahten der verschiedenen Bereiche der ersten Metallisierungsschicht 12 ist es erforderlich, eine dielektrische Zwischenschicht 24 aufzubringen, welche das Substrat von der überlagerten Metallisierung isoliert.
  • Gemäß Fig. 3 wird die Dielektrikumschicht 24 über dem Substrat 10 und der ersten Metallisierungsschicht 12 aufgebracht. Zweckmäßigerweise wird die Dielektrikumschicht 24 Siliciumdioxid sein, aufgebracht mittels CVD, üblicherweise LPCVD, mit einer mittleren Dicke im Bereich von etwa 0,3 bis 2,0 um, üblicherweise etwa 0,8 um. Die Dielektrikumschicht 24 schmiegt sich dicht an die unebene Topographie der Metallisierungsschicht 12 auf dem Substrat 10 an. Demgemäß wird die obere Oberfläche der Dielektrikumschicht 24 über herausgehobenen Bereichen höher sein, beispielsweise Leitung 16, Pfosten 18 und Bereich 20, als sie über den offenen Bereichen auf der oberen Oberfläche des Substrats 10 ist. Die Aufbringung einer überlagerten verbrauchbaren Schicht 26 führt zu einer glatten Oberfläche. Die verbrauchbare Schicht 26 ist ein organischer Polymer, typischerweise ein Photoresist, das über der Dielektriumschicht 24 aufgesponnen wird bis zu einer mittleren Dicke im Bereich von etwa 0,5 bis 6 um, gewöhnlich etwa 1, um. Obwohl das Aufspinnen die Tendenz hat, die obere Oberfläche der verbrauchbaren Schicht 26 zu planarisieren, wird das Material immer noch dicker sein über breiteren herausgehobenen Merkmalen (wie im Bereich 20) als über den schmaleren herausgehobenen Merkmalen (wie Leitung 16 und Pfosten 18).
  • Die Definition von "breiten" Bereichen ist etwas unpräzise, wird jedoch generell Merkmale umfassen mit Breiten, die 4 um übersteigen, gewöhnlich 6 um übersteigen und noch üblicher 10 um übersteigen. Solche Bereiche führen generell zu einer Verdickung der verbrauchbaren Schicht, relativ zu der verbrauchbaren Schicht über kleineren Merkmalen.
  • Gegen der größeren Dicke der verbrauchbaren Schicht über den breiten Bereichen läßt eine Planarisierungsätzung unter Bedingungen, die gewählt sind, um eine gleichförmige Ätzrate durch sowohl das Planarisierungsmaterial als auch das dielektrische Material zu erzielen, nicht erwarten, daß alle Bereiche der Metallisierung 12 gleichzeitig erreicht werden. Stattdessen ist die Situation zu erwarten, die in Fig. 4 dargestellt ist, wo die relativ kleinen Metallisierungsmerkmale 16 und 18 freigelegt werden, bevor die Freilegung der relativ breiten Metallisierungsregion 20 erfolgt. Selbst nachdem die kleinen Bereiche 16 und 18 freigelegt worden sind, wird demgemäß eine dünne Schicht von Dielektrikum 24 über dem breiten Bereich 20 verbleiben. Das Verfahren der vorliegenden Erfindung ermöglicht jedoch die Erkennung der anfänglichen Freilegung der schmalen Bereiche und erlaubt die Fortsetzung des Ätzens für eine hinreichende Zeitdauer, um die breiteren Bereiche 20 ohne merkliches Überätzen freizulegen.
  • Das Planarisierungsätzen erfolgt typischerweise in einem konventionellen Plasmareaktor mittels etablierter Techniken. Das ausgewählte Plasma wird sowohl Fluor, typischerweise aus Kohlenstofftetrafluorid, enthalten, um das Siliciumdioddielektrikum zu ätzen, als auch Sauerstoff zum Ätzen des organischen Polymers der verbrauchbaren Schicht 26. Zweckmäßigerweise wird das Ätzmittel Kohlenstofftetrafluorid und Sauerstoff enthalten, gewöhnlich in einem. inerten Verdünner, typischerweise Argon oder Helium.
  • Beim Ausführen der Ätzens werden aus dem Ätzvorgang resultierende Gase überwacht, typischerweise unter Verwendung von standardisierten spektroskopischen Techniken, wie der Emissionsspektroskopie. Emissionen, die charakteristisch sind für die Indikatorschicht 15 ,werden überwacht, und wenn sie erfaßt werden, sind sie indikativ für das Freilegen von zumindest dem anfänglichen Abschnitt der Indikatorschicht. Beispielsweise sind Emissionen bei einer Wellenlänge im Bereich von etwa 300-900 nm, bespielsweise 337 nm, charakteristisch für Stickstoffmoleküle, die in einem Plasma angeregt werden. Gewöhnlich wird das Planarisierungsätzen nicht unmittelbar bei Erfassung der Indikatorschicht abgestoppt, sondern wird fortgesetzt während einer hinreichenden Zeitdauer, um sicherzustellen, daß alle Bereiche der Metallisierung 12 freigelegt werden.
  • Es ist nicht erforderlich, daß die Indikatorschichten 12 selbst abgetragen werden, wenn sie aus elektrisch leitenden Materialien bestehen, wie Metallen oder Metallnitriden. Im Falle von nichtleitenden Materialien, wie Siliciumnitrid, ist es erforderlich, die Schicht vollständig von der oberen Oberfläche der Metallisierungsbereiche wegzuätzen.
  • Gemäß Fig. 5 wird nach Planarisierung der Dielektrikumsschicht 24 eine zweite Metallisierungsschicht 30 über sowohl der dielektrischen Schicht als auch der ersten Metallisierungsschicht 12 gebildet. Die zweite Metallisierungsschicht 30 wird dann bemustert in einer gewünschten Konfiguration, um die gewünschten Verdrahtungen zwischen den verschiedenen Bereichen in der ersten Metallisierungsschicht 12 zu schaffen.
  • Gemäß Fig. 6 bis 9 wird ein alternatives Verfahren gemäß der vorliegenden Erfindung beschrieben. Ein Wafersubstrat 10 und erste Metallisierungsschicht 12 werden, wie oben in Verbindung mit Fig. 1 beschrieben, gebildet. Eine Indikatorschicht 40 wird ebenfalls gebildet, doch wird sie bemustert unter Verwendung einer zusätzlichen unkritischen Maske, so daß sie nur über den breiten Bereichen (beispielsweise 42) in der Metallisierungsschicht 12 liegt.
  • Im Falle von Metall-, Metallnitrid- und Siliciumnitrid-Indikatorschichten kann das Bemustern erzielt werden mittels konventioneller photolithographischer und anderer bekannter Bemusterungstechniken. Im Falle von ionenimplantiertem Stickstoff sollte die Implantierung direkt auf die gewünschten Bereiche in der Metallisierungsschicht 12 gerichtet werden. Das Ergebnis ist ein begrenzter Bereich 40 von Indikatormaterial wie vorher beschrieben.
  • Die Metallisierungsschicht 12 wird dann mittels photolithographischer Techniken bemustert, was zu der Struktur nach Fig. 7 führt, wo die lndikatorschicht 40 einen breiten Bereich 42 überlagert und schmale Merkmale 44 und 46 nicht von dem erfaßbaren Material abgedeckt sind.
  • Eine Dielektrikumschicht 48 und eine verbrauchbare Schicht 50 werden dann über der Metallisierungsschicht 12 und dem Substrat 10 gebildet, wie in Fig. 8 gezeigt. Die Planarisierung der Dielektrikumschicht 48 wird dann wie vorbeschrieben ausgeführt mit der Ausnahme, daß keine erfaßbaren Substanzen freigesetzt werden, wenn die kleinen Merkmale 44 und 46 als erste freigelegt werden. Stattdessen werden erfaßbare Substanzen erst freigesetzt, wenn der breite Bereich 42 freigelegt wird, wie in Fig. 9 dargestellt. Auf diese Weise kann das Atzen präzise zu dem Zeitpunkt abgestoppt werden, wenn die breiten Bereiche freigelegt werden. Da die breiten Bereiche länger für die Freilegung brauchen als die schmalen Bereiche, ist sichergestellt, daß alle Metallisierungsbereiche auf dem Substrat vor der Beendigung des Ätzens freigelegt worden sind.
  • Zusätzlich zum Bereitstellen eines Ätzbeendigungsindikators für die Rückätzplanarisierung kann die Indikatorschicht Oberflächenreflektivitäten deutlich reduzieren, insbesondere, wenn Wolfram, Titan oder Siliciumnitrid als Indikatormaterial eingesetzt werden. Dies verbessert den photolithographischen Mustertransfer, insbesondere über einer Aluminiummetallisierung. Darüberhinaus ist gezeigt worden, daß die Anwendung solcher dünnen Folien über Aluminiummetallisierung die Bildung von Hügeln verringern kann.
  • Gemäß Fig. 10 und 11 findet die vorliegende Erfindung ebenfalls Anwendung bei der partiellen Planarisierung von Dielektrikumschichten, die als Zwischenniveau-Dielektrika in Durchkontaktstrukturen verwendet werden. Anstatt die Indikatorschicht direkt über einer Metallisierungsschicht zu bilden (wie vorbeschrieben), wird generell die Indikatorschicht innerhalb des Dielektrikums unter seiner oberen Oberfläche und über dem darunter liegenden Substrat oder der Metallisierung gebildet. Eine verbrauchbare Schicht wird dann über der Dielektrikumschicht gebildet, und die kombinierten Schichten werden rückgeätzt, bis die Indikatorschicht freigelegt ist. Durch richtiges Plazieren der Indikatorschicht innerhalb des Dielektrikums kann eine gewünschte Dicke von Dielektrikummaterial über der unterlagerten Metallisierung und den aktiven Bereichen belassen werden. Die unterlagerten Merkmale können dann mit einer überlagerten Metallisierung verbunden werden durch Bildung von Durchkontakten gemäß der bekannten Technik.
  • Eine untere Dielektrikumschicht 50 wird über dem Substrat 10 aufgebracht unter Abdeckung kleiner Merkmale 52 und 54 wie auch des breiten Merkmals 56. Die Indikatorschicht 58 wird dann direkt über der unteren Dielektrikumschicht 50 gebildet, wobei sich sowohl das Dielektrikum 50 als auch der Indikator 58 an die Merkmale 52, 54 und 58 anpassen, die auf dem Substrat 10 gebildet sind. Als nächstes wird eine obere Dielektrikumschicht 60 über der Indikatorschicht 58 gebildet mit der in Fig. 10 dargestellten resultierenden Struktur. Die Dicke der unteren Schicht 50 entspricht generell der gewünschten Dicke des Dielektrikums über den Merkmalen 52, 54 und 58. Die Dicke der Schicht 60 sollte ausreichend sein, so daß die gesamte Dielektrikumsdicke über den merkmallosen Bereichen des Substrats gleich ist der kombinierten Dicke der herausragenden Merkmale und des gewünschten überlagerten Dielektrikums. Auf diese Weise ergibt sich eine generell gleichförmige Schicht aus Dielektrikum über dem Substrat nach der Rückätzplanarisierung, die ausgeführt wird unter Verwendung einer verbrauchbaren Schicht in der oben beschriebenen Weise, wie dies in Fig. 11 dargestellt ist.
  • Nach dem Planarisieren können Durchkontakte 62 und 64 in der Dielektrikumschicht 50 und 60 gebildet werden, um für die Verbindung zu eimer überlagerten Metallisierungsschicht in konventioneller Weise zu sorgen.

Claims (10)

1. Ein Verfahren für das Planarisieren einer dielektrischen Zwischenlage-Schicht, welches Verfahren umfaßt
Aufbringen einer Indikatorschicht, die in der Lage ist, eine flüchtige erfaßbare Substanz während der Planarisierung freizusetzen, welche Schicht über zumindest einem Abschnitt einer ungleichmäßigen topographischen Oberfläche aufgebracht wird,
Aufbringen einer dielektrischen Schicht über der Indikatorschicht,
Planarisieren der dielektrischen Schicht,
Überwachen hinsichtlich des Auftretens der flüchtigen erfaßbaren Substanz, und
Beenden der Planarisierung innerhalb einer vorbestimmten Zeitperiode der Erfassung der flüchtigen erfaßbaren Substanz.
2. Ein Verfahren nach Anspruch 1, bei dem die Indikatorschicht aus einem Metall zusammengesetzt ist, das in der Lage ist, ein flüchtiges Fluorid zu bilden, oder einer Substanz, die beim Ätzen Stickstoff freisetzt.
3. Ein Verfahren nach Anspruch 2. bei dem das Metall ausgewählt ist aus der Gruppe, bestehend aus Wolfram, Molybdän, Tantal und Titan.
4. Ein Verfahren nach Anspruch 2, bei dem die Stickstoff freisetzende Substanz ausgewählt ist aus der Gruppe bestehend aus den Nitriden von Chrom, Titan, Wolfram und Aluminium.
5. Ein Verfahren für das Planarisieren dielektrischer intermetallischer Schichten, welches Verfahren umfaßt:
Aufbringen einer dünnen Schicht aus einem erkennbaren Material über mindestens einem Abschnitt einer ersten Metallisierungsschicht, welches Material in der Lage ist, eine flüchtige erfaßbare Substanz freizusetzen, wenn es einem Fluor enthaltenden Plasma-Ätzvorgang unterworfen wird,
Aufbringen einer dielektrischen Schicht über der dünnen Schicht und der ersten Metallisierungsschicht,
Bilden einer verbrauchbaren Schicht über der dielektrischen Schicht,
Ätzen der kombinierten verbrauchbaren und dielektrischen Schicht unter vorgewählten Bedingungen, welche die Planarität im wesentlichen aufrechterhalten,
Überwachen bezüglich des Vorhandenseins der flüchtigen erfaßbaren Substanz, und
Beenden des Ätzens innerhalb einer vorbestimmten Zeitperiode der Erfassung des Vorhandenseins der flüchtigen erfaßbaren Substanz.
6. Ein Verfahren nach Anspruch 5, bei dem das erfaßbare Material ein Metall ist, das in der Lage ist, ein flüchtiges Fluorid zu bilden oder eine Substanz, die beim Ätzen Stickstoff freisetzt.
7. Ein Verfahren nach Anspruch 6, bei dem das Metall ausgewählt ist aus der Gruppe bestehend aus Wolfram, Molybdän, Tantal und Titan.
8. Ein Verfahren nach Anspruch 6, bei dem die Stickstoff freisetzende Substanz ausgewählt ist aus der Gruppe bestehend aus den Nitriden von Chrom, Titan, Wolfram und Aluminium.
9. Ein Verfahren für die Planarisierung einer dielektrischen Zwischenlage-Schicht, welches Verfahren umfaßt:
Aufbringen einer unteren dielektrischen Schicht über einem Substrat,
Aufbringen einer Indikatorschicht, die in der Lage ist, eine flüchtige erfaßbare Substanz während der Planarisierung freizusetzen, über der unteren dielektrischen Schicht,
Aufbringen einer oberen dielektrischen Schicht über der Indikatorschicht und
Planarisieren der dielektrischen Schicht, bis die flüchtige erfaßbare Substanz erfaßt wird, zur Anzeige dafür, daß zumindest ein Abschnitt der Indikatorschicht freigelegt ist.
10. Ein Verfahren nach Anspruch 9, bei dem die Indikatorschicht aus einem Metall besteht, das in der Lage ist, ein flüchtiges Fluorid zu bilden oder eine Substanz, die beim Ätzen Stickstof freisetzt.
DE19883879321 1987-08-14 1988-08-11 Bestimmung des aetzungsendpunktes. Expired - Fee Related DE3879321T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US8599887A 1987-08-14 1987-08-14

Publications (2)

Publication Number Publication Date
DE3879321D1 DE3879321D1 (de) 1993-04-22
DE3879321T2 true DE3879321T2 (de) 1993-09-16

Family

ID=22195307

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19883879321 Expired - Fee Related DE3879321T2 (de) 1987-08-14 1988-08-11 Bestimmung des aetzungsendpunktes.

Country Status (4)

Country Link
EP (1) EP0304729B1 (de)
JP (1) JPH01295423A (de)
CA (1) CA1286801C (de)
DE (1) DE3879321T2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0490236A3 (en) * 1990-12-13 1992-08-12 National Semiconductor Corporation Fabrication process for schottky barrier diodes on a substrate
EP0543449B1 (de) * 1991-11-19 1997-03-05 Koninklijke Philips Electronics N.V. Herstellungsverfahren für eine Halbleitervorrichtung mit durch eine Aluminiumverbindung seitlich voneinander isolierten Aluminiumspuren
JP2611615B2 (ja) * 1992-12-15 1997-05-21 日本電気株式会社 半導体装置の製造方法
US5955380A (en) * 1997-09-30 1999-09-21 Siemens Aktiengesellschaft Endpoint detection method and apparatus
KR20010053095A (ko) * 1999-04-21 2001-06-25 핫토리 쥰이치 막 두께 측정방법
JP4497302B2 (ja) * 2004-09-22 2010-07-07 リコー光学株式会社 エッチバック方法、及びそれを用いた無機偏光子製造方法
DE102006035668B4 (de) 2006-07-31 2014-02-20 Globalfoundries Inc. Verfahren zum Herstellen einer Ätzindikator- und Ätzstoppschicht zur Reduzierung von Ätzungleichförmigkeiten
TWI624890B (zh) 2013-08-22 2018-05-21 Sakura Color Prod Corp Indicator for electronic component manufacturing apparatus, and design and/or management method of the same
WO2015122425A1 (ja) 2014-02-14 2015-08-20 株式会社サクラクレパス プラズマ処理検知インジケータ
JP2015205995A (ja) 2014-04-21 2015-11-19 株式会社サクラクレパス プラズマ処理検知用インキ組成物及びプラズマ処理検知インジケータ
KR102296893B1 (ko) 2014-05-09 2021-08-31 사쿠라 컬러 프로덕츠 코포레이션 무기 물질을 변색층으로 사용한 플라스마 처리 감지 표시기
JP6567863B2 (ja) 2014-09-16 2019-08-28 株式会社サクラクレパス プラズマ処理検知用インキ組成物及びプラズマ処理検知インジケータ
JP6567817B2 (ja) 2014-12-02 2019-08-28 株式会社サクラクレパス プラズマ処理検知インキ組成物及びそれを用いたプラズマ処理検知インジケータ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039175A (ja) * 1983-08-10 1985-02-28 Hitachi Ltd ドライエツチング方法
JPS6092634A (ja) * 1983-10-26 1985-05-24 Nec Corp 半導体装置の製造方法
JPS61260677A (ja) * 1985-05-15 1986-11-18 Mitsubishi Electric Corp 半導体装置の製造方法
JPS61107743A (ja) * 1984-10-30 1986-05-26 Nec Corp 半導体装置の製造方法
JPS61285720A (ja) * 1985-06-12 1986-12-16 Fujitsu Ltd 半導体装置の製造方法
FR2587838B1 (fr) * 1985-09-20 1987-11-27 Radiotechnique Compelec Procede pour aplanir la surface d'un dispositif semi-conducteur utilisant du nitrure de silicium comme materiau isolant
JPS6273723A (ja) * 1985-09-27 1987-04-04 Sumitomo Electric Ind Ltd エツチバツク法による平坦化工程終点検出方法

Also Published As

Publication number Publication date
EP0304729B1 (de) 1993-03-17
EP0304729A1 (de) 1989-03-01
JPH01295423A (ja) 1989-11-29
CA1286801C (en) 1991-07-23
DE3879321D1 (de) 1993-04-22

Similar Documents

Publication Publication Date Title
DE69531244T2 (de) Vereinfachter doppel-damaszenen prozess für die herstellung einer mehrlagen-metallisierung und einer verbindungsstruktur
DE3689371T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung einschliesslich der Formierung einer vielschichtigen Interkonnektionsschicht.
US4839311A (en) Etch back detection
DE3879321T2 (de) Bestimmung des aetzungsendpunktes.
DE68917995T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE68919549T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung.
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE60036305T2 (de) Selbstjustierte metalldeckschichten für zwischenschicht-metallverbindungen
DE2930292A1 (de) Aetzverfahren bei der herstellung eines gegenstandes
EP0502523A2 (de) Verfahren zum anisotropen Trockenätzen von Aluminium bzw. Aluminiumlegierungen enthaltenden Leiterbahnebenen in integrierten Halbleiterschaltungen
DE102006053927A1 (de) Halbleiter-Bauteil und ein Verfahren zu seiner Herstellung
DE102008059650A1 (de) Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102004042169B4 (de) Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben
DE102010030757B4 (de) Verfahren zur Herstellung komplexer Metallisierungssysteme in Halbleitern durch Entfernung geschädigter dielektrischer Oberflächenschichten
DE19629886A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE4139462C2 (de) Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung
DE19626039C2 (de) Verfahren zum Herstellen einer Metalleitung
DE10244570A1 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE102004028026B4 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken
EP1661168B1 (de) Herstellungsverfahren für eine Integrierte Schaltungsanordnung mit Kondensator
DE102005057061B3 (de) Verfahren zum Entfernen einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfer-metallisierungsschicht
DE102004014676B4 (de) Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit Hilfsvertiefung, insbesondere mit Ausrichtmarken, und integrierte Schaltungsanordnung
DE69217838T2 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit durch eine Aluminiumverbindung seitlich voneinander isolierten Aluminiumspuren
DE19943175A1 (de) Ätzverfahren und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung des Ätzverfahrens

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee