DE69217838T2 - Herstellungsverfahren für eine Halbleitervorrichtung mit durch eine Aluminiumverbindung seitlich voneinander isolierten Aluminiumspuren - Google Patents
Herstellungsverfahren für eine Halbleitervorrichtung mit durch eine Aluminiumverbindung seitlich voneinander isolierten AluminiumspurenInfo
- Publication number
- DE69217838T2 DE69217838T2 DE69217838T DE69217838T DE69217838T2 DE 69217838 T2 DE69217838 T2 DE 69217838T2 DE 69217838 T DE69217838 T DE 69217838T DE 69217838 T DE69217838 T DE 69217838T DE 69217838 T2 DE69217838 T2 DE 69217838T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- aluminum
- conductor tracks
- deposited
- upper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052782 aluminium Inorganic materials 0.000 title claims description 63
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 title claims description 53
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000004020 conductor Substances 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 14
- 238000005498 polishing Methods 0.000 claims description 14
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical group OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 239000002253 acid Substances 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 239000002002 slurry Substances 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 239000000843 powder Substances 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 15
- 238000005530 etching Methods 0.000 description 11
- -1 aluminum compound Chemical class 0.000 description 10
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000001465 metallisation Methods 0.000 description 7
- 239000004411 aluminium Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000007792 addition Methods 0.000 description 3
- 238000007743 anodising Methods 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 235000006408 oxalic acid Nutrition 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical class [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
- Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung, wobei eine aluminiumhaltige Schicht auf einer Oberfläche eines Halbleiterkörpers abgeschieden wird, in welche Schicht Leiterbahnen geätzt werden, zwischen denen dann eine isolierende Aluminiumverbindung verschafft wird, indem eine Schicht aus einem solchen Material abgeschieden wird und anschließend mittels einer Substratmaterial abnehmenden Behandlung bis zu den Leiterbahnen hinab entfernt wird, woraufhin eine Schicht aus Isoliermaterial abgeschieden wird, in die Kontaktfenster bis hinunter zur aluminiumhaltigen Schicht geätzt werden, um die Leiterbahnen lokal zu kontaktieren.
- Mit einem solchen Verfahren wird auf der Oberfläche des Halbleiterkörpers eine ebene Metallisierungsstruktur aus Aluminiumleiterbahnen erhalten, die zueinander in lateraler Richtung durch eine isolierende Aluminiumverbindung isoliert sind, wie Aluminiumoxid oder Aluminiumnitrid. Solche ebenen Metallisierungsstrukturen werden seit langem dadurch hergestellt, daß eine Schicht aus Aluminium auf einer Oberfläche eines Halbleiterkörpers abgeschieden wird und dann lokal in Aluminiumoxid mit Hilfe eines Anodisierungsprozesses in beispielsweise Oxalsäure umgesetzt wird. Ein solcher Naßanodisierungsprozeß verläuft nicht vollständig anisotrop, wodurch die Oxidation der Aluminiumschicht in lateraler Richtung nahezu ebenso schnell verläuft wie die Oxidation in Richtung der Dicke. Daher könnten auf diese Weise keine Leiterbahnen hergestellt werden, die für die Verwendung in integrierten Schaltungen mit sehr hohem Integrationsgrad (VLSI) geeignet sind. Bei dem obengenannten Verfahren werden die Leiterbahnen geätzt und die Zwischenräume zwischen den Leitern werden anschließend mit einer isolierenden Aluminiumverbindung gefüllt. Auf diese Weise ist es tatsächlich möglich, ebene Metallisierungsstrukturen herzustellen, die für solche integrierten Schaltungen geeignet sind.
- Die aluminiumhaltige Schicht kann eine Schicht aus reinem Aluminium sein, aber auch eine Schicht aus Aluminium, dem eine geringe Menge eines anderen Elementes oder sogar mehrere andere Elemente hinzugefügt worden ist, um seine Eigenschaften zu verbessern. Übliche Zufügungen sind beispielsweise einige Gewichtsprozent Silicium, um zu verhindern, daß Silicium aus einem Siliciumsubstrat sich in der aluminiumhaltigen Schicht löst, und einige Gewichtsprozent Kupfer, um Elektromigrationseffekte in der Schicht zu unterdrücken. Diese Zufügungen machen jedoch den obengenannten Prozeß anodischer Oxidation schwierig. Kupfer wird beispielsweise in Oxalsäure gelöst, so daß eine unerwünschte poröse Schicht aus Aluminiumoxid gebildet wird.
- EP-A-241.729 (=US-PS-4.767.724) beschreibt ein Verfahren der obengenannten Art, mit dem eine abgeschiedene Schicht aus Aluminiumoxid erst planarisiert wird, so daß die Schicht eine ebene Oberfläche hat, die nahezu parallel zur Oberfläche des Halbleiterkörpers verläuft. Dann wird die Schicht bis zu den Leiterbahnen hinab weggeätzt. So wird eine Metallisierungsstruktur mit einer ebenen Oberfläche erhalten. Eine verhältnismäßig dünne Schicht aus Aluminiumoxid und eine verhältnismäßig dicke Schicht aus Siliciumoxid werden dann auf dieser Oberfläche abgeschieden. Die verhältnismäßig dünne Schicht aus Aluminiumoxid dient beim Ätzen der Kontaktfenster in die Schicht aus Siliciumoxid als Ätzstoppschicht. Nach dem Ätzen der Kontaktfenster in die Schicht aus Siliciumoxid wird die dünne Schicht aus Aluminiumoxid innerhalb der Fenster weggeätzt.
- Obwohl mit dem genannten Verfahren Leiterbahnen, die zur Verwendung in integrierten Schaltungen mit sehr hohen Integrationsgrad (VLSI) geeignet sind, hergestellt werden können, hat das genannte Verfahren auch einige Nachteile. So ist das Planarisieren und anschließende Wegätzen der planarisierten Schicht aus Aluminiumoxid bis hinunter zu den Aluminiumleiterbahnen ein schwierig zu steuernder Prozeß. Aluminiumoxid wird in einem plasmahaltigen Borchlorid geätzt. Am Ende des Ätzprozesses, wenn das Aluminiumoxid gerade von den Aluminiumbahnen entfernt worden ist, werden diese Bahnen in einem solchen Plasma auch geätzt. Da ein solcher Ätzprozeß, über die gesamte Oberfläche des Halbleiterkörpers gesehen, nicht überall gleich schnell verläuft, kann die Leiterstruktur lokal in unerwünschter Weise stark geätzt werden. Ein ähnliches Problem tritt noch einmal auf, wenn die verhältnismäßig dünne, als Ätzstoppschicht dienende Schicht aus Aluminiumoxid, die nach dem Ätzen der Schicht aus Aluminiumoxid noch innerhalb der Kontaktfenster vorhanden ist, weggeätzt werden soll.
- Ein weiteres Verfahren zur Herstellung einer Halbleiteranordnung wird in EP-A-224646 beschrieben.
- Der Erfindung liegt die Aufgabe zugrunde, den genannten Nachteilen entgegenzuwirken. Nach Anspruch 1 ist erfindungsgemaß das Verfahren der eingangs erwähnten Art hierzu dadurch gekennzeichnet, daß die Leiterbahnen vor dem Abscheiden der Schicht der isolierenden Aluminiumverbindung mit einer oberen Schicht versehen werden und daß nach dem Abscheiden der isolierenden Aluminiumverbindung diese wieder bis zu der genannten oberen Schicht hinab mittels einer Polierbehandlung entfernt wird, mittels der nahezu kein Material der oberen Schicht entfernt wird.
- Unebenheiten in einer Oberfläche werden mit Hilfe einer Polierbehandlung beseitigt. Daher ist es nicht notwendig, die Schicht der isolierenden Aluminiumverbindung, die mit Hilfe der Polierbehandlung abgenommen wird, erst zu planarisieren. Da das Material der oberen Schicht nahezu nicht durch die Polierbehandlung entfernt wird, stoppt die Substratmaterial abnehmende Wirkung automatisch, wenn die obere Schicht erreicht wird. Die isolierende Aluminiumverbindung, die zwischen den Leiterbahnen vorhanden ist, wird dann von den Leiterbahnen geschützt. Es entsteht eine Struktur mit einer nahezu ebenen Oberfläche, die von den mit ihrer oberen Schicht versehenen Leiterbahnen und daneben der zwischen den Leiterbahnen liegenden Aluminiumverbindung begrenzt wird.
- Die Schicht aus isolierendem Material, wie Siliciumoxid, Siliciumnitrid oder Siliciumoxinitrid wird auf dieser ebenen Struktur abgeschieden, und danach werden darin Kontaktfenster geätzt. Übliche Ätzprozesse, die zum Ätzen solcher Kontaklöcher verwendet werden, werden im allgemeinen automatisch auf Aluminium und Aluminiumverbindungen gestoppt. Es ist bei Verwendung des erfindungsgemäßen Verfahrens daher nicht notwendig, eine zusätzliche Ätzstoppschicht unter der Schicht aus Siliciumoxid vorzusehen.
- Es ist möglich, die obere Schicht zu verschaffen, nachdem die Leiter in der aluminiumhaltigen Schicht gebildet worden sind. Vorzugsweise wird jedoch die aluminiumhaltige Schicht mit der oberen Schicht versehen, bevor darin die Leiterbahnen gebildet werden, und die Leiterbahnen werden sowohl in der aluminiumhaltigen Schicht als auch in der oberen Schicht gebildet. Die Leiterbahnstruktur wird somit zuerst in der oberen Schicht gebildet und dann in der aluminiumhaltigen Schicht. Die in der oberen Schicht verschaffte Struktur kann dann als Ätzmaske zum Strukturieren der aluminiumhaltigen Schicht verwendet werden. Die aluminiumhaltige Schicht kann daher mit Hilfe einer Maske, die keine organischen Komponenten enthält, in eine Struktur geätzt werden. Auf diese Weise wird eine unerwünschte Polymerbildung auf der aluminiumhaltigen Schicht vermieden.
- Vorzugsweise wird weiterhin eine obere Schicht abgeschieden, die aus dem gleichen Material besteht wie die Isolierschicht, die auf den Leiterbahnen abgeschieden wird, wie z.B. Siliciumoxid. Die obere Schicht der Aluminiumleiterbahnen wird dann beim Ätzen der Kontaktfenster in die obere Schicht aus isolierenden Material am Ort der Kontaktfenster in diesem Fall auch automatisch weggeätzt.
- Um als wie oben erwähnte Ätzmaske zu dienen, wird vorzugsweise eine obere Schicht aus Siliciumoxid mit einer Dicke von 10 bis 100 nm abgeschieden.
- Eine obere Schicht aus Siliciumoxid wird während der Polierbehandlung nahezu nicht abgenommen, wenn die Polierbehandlung mit einer Siliciumoxidpulver enthaltenden Aufschlämmung ausgeführt wird, die mit Hilfe einer Säure auf einen pH- Wert von 3 bis 5 gebracht wird, wie z.B. Phosphorsäure.
- Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen
- Fig. 1 bis 6 schematisch und im Querschnitt einige Schritte der Herstellung der Halbleiteranordnung mit Hilfe des erfindungsgemäßen Verfahrens.
- Die Zeichnung zeigt schematisch und im Querschnitt einige Schritte der Herstellung einer Halbleiteranordnung, wobei eine aluminiumhaltige Schicht 3 auf einer Oberfläche 1 eines Halbleiterkörpers 2 abgeschieden wird, in welche Schicht Leiterbahnen 4 geätzt werden. Hierzu wird die Schicht in üblicher Weise mit einer Photolackmaske versehen, woraufhin die Schicht 3 in einem üblichen chlorhaltigen Plasma geätzt wird.
- Die aluminiumhaltige Schicht 3 kann eine Schicht aus reinem Aluminium sein, aber alternativ auch eine Schicht aus Aluminium, der eine geringe Menge eines anderen Elementes oder sogar einiger anderer Elemente hinzugefügt worden ist, um ihre Eigenschaften zu verbessern. Üblich sind beispielsweise Zufügungen von einigen Gewichtsprozent Silicium, um zu verhindern, daß sich Silicium aus einem Siliciumsubstrat in der aluminiumhaltigen Schicht löst, und von einigen Gewichtsprozent Kupfer, um Elektromigrationseffekte in der Schicht zu unterdrücken.
- Eine isolierende Aluminiumverbindung 6, wie Aluminiumoxid oder Aluminiumnitrid, wird dann zwischen den Leiterbahnen 4 angebracht, indem eine Schicht 7 aus diesem Material beispielsweise mit einem üblichen CVD-Prozeß (CVD: chemical vapour deposition; Abscheidung aus der Dampfphase) oder Sputterabscheidungsprozeß abgeschieden wird, und mit einer Substratmaterial abnehmenden Behandlung wieder bis zu den Leiterbahnen 4 hinab entfernt wird. Eine ebene Metallisierungsstruktur aus Aluminiumleiterbahnen, die voneinander in lateraler Richtung über eine isolierende Aluminiumverbindung 6 isoliert sind, wird so auf der Oberfläche 1 des Halbleiterkörpers realisiert. Solche ebenen Metallisierungsstrukturen sind lange Zeit dadurch hergestellt worden, daß eine Schicht aus Aluminium auf einer Oberfläche eines Halbleiterkörpers abgeschieden worden ist und diese Schicht dann mit Hilfe eines Anodisierungsprozesses in beispielsweise Oxalsäure lokal in Aluminiumoxid umgesetzt worden ist. Ein solcher Naßanodisierungsprozeß findet nicht vollständig anisotrop statt, so daß die Oxidation der Aluminiumschicht in lateraler Richtung nahezu ebenso schnell verläuft wie in Richtung der Dicke. Daher könnten mit diesem Verfahren keine für eine Verwendung in integrierten Schaltungen mit sehr hohem Integrationsgrad (VLSI) geeigneten Leiterbahnen hergestellt werden. Mit dem obengenannten Verfahren, mit dem die Leiterbahnen geätzt und die Zwischenräume zwischen den Leitern mit der isolierenden Aluminiumverbindung gefüllt werden, ist es dagegen möglich, ebene Metallisierungsstrukturen zu erzeugen, die für solche integrierten Schaltungen geeignet sind.
- Erfindungsgemaß werden die Leiterbahnen 4 vor dem Abscheiden der Schicht der isolierenden Aluminiumverbindung 7 mit einer oberen Schicht 8 versehen, während nach der Abscheidung die Schicht 7 wieder bis zu der unteren Schicht 8 hinab mit Hilfe einer Polierbehandlung entfernt wird, mit der die obere Schicht 8 nahezu nicht entfernt werden kann. Unebenheiten in der Oberfläche 9 werden mit einer Polierbehandlung beseitigt. Es ist daher nicht notwendig, die Schicht 7 zu planarisieren, bevor die Aluminiumverbindung mittels der Polierbehandlung abgenommen wird. Da das Material der oberen Schicht 8 nahezu nicht von der Polierbehandlung abgenommen wird, stoppt die Materialabnahme automatisch zu dem Zeitpunkt, zu dem die obere Schicht 8 erreicht wird. Die zwischen den Leiterbahnen 4 vorhandene isolierende Aluminiumverbindung 6 wird dann durch diese Leiterbahnen geschützt. Es entsteht dann eine Struktur mit einer nahezu ebenen Oberfiäche 10, die von den mit ihrer oberen Schicht 8 versehen Leiterbahnen 4 und daneben der zwischen den Leiterbahnen gelegenen Aluminiumverbindung 6 begrenzt wird.
- Auf dieser ebenen Struktur wird eine Isolierschicht 11 aus beispielsweise Siliciumoxid, Siliciumnitrid oder Siliciumoxinitrid abgeschieden, auf der eine Photolackmaske 12 aufgebracht wird, woraufhin Kontaktfenster 13, 14 in die Schicht 11 geätzt werden. Übliche Ätzprozesse zum Herstellen solcher Kontaktlöcher werden im allgemeinen auf Aluminium und Aluminiumverbindungen automatisch gestoppt. Es ist bei Verwendung des erfindungsgemäßen Verfahrens daher nicht notwendig, eine zusätzliche Ätzstoppschicht unter der Schicht aus Siliciumoxid vorzusehen.
- Fig. 5 zeigt zwei Arten Kontaktlöcher. Das Kontaktloch 13 an der linken Seite überlappt die Leiterbahn 4 und die Isolierschicht 6; ein Teil der oberen Schicht 8 befindet sich noch unter der Schicht aus Siliciumoxid 11. Das Kontaktioch 14 auf der rechten Seite überlappt die Schicht 6 auf jeder Seite der Leiterbahn 4; die obere Schicht 8 ist vollständig von dieser Leiterbahn entfernt worden.
- Die Leiterbahn 4 kann lokal über die Kontaktfenster 13, 14 mit Hilfe einer zweiten Struktur Leiterbahnen 15, die auf der Isolierschicht 11 aufgebracht sind, kontaktiert werden. Diese Struktur wird beispielsweise in üblicher Weise in einer Barriereschicht 16 aus Titanwolframlegierung und einer Aluminiumschicht 17 angebracht.
- Die obere Schicht 8 kann erst aufgebracht werden, wenn die Leiter 4 in der aluminiumhaltigen Schicht gebildet worden sind. Vorzugsweise wird jedoch die aluminiumhaltige Schicht 3, bevor die Leiterbahnen 4 darin gebildet werden, mit einer Schicht 18 des Materials versehen, aus dem die obere Schicht gebildet wird, und werden die Leiterbahnen 4 sowohl in der aluminiumhaltigen Schicht 3 als auch in dieser Schicht 18 gebildet. Somit wird die Struktur aus Leiterbahnen 4 zuerst in der Schicht 18 gebildet und anschließend in der aluminiumhaltigen Schicht 3. Die in der Schicht 18 angebrachte Struktur kann dann als Ätzmaske zum Strukturieren der aluminiumhaltigen Schicht 3 verwenden werden. Die aluminiumhaltige Schicht kann so mit Hilfe einer Maske, die keine organischen Komponenten enthält, in eine Struktur geätzt werden.
- Unerwünschte Polymerbildung auf der aluminiumhaltigen Schicht wird auf diese Weise vermieden.
- Weiterhin wird vorzugsweise eine Schicht 18 abgeschieden, die aus dem gleichen Material wie die Isolierschicht 11 besteht, die auf den Leiterbahnen 4 abgeschieden ist. Beide Schichten 18 und 11 werden beispielsweise aus Aluminiumoxid hergestellt. Beim Ätzen der Kontaktfenster 13, 14 in die obere Schicht 11 wird die obere Schicht 8 der Aluminiumleiterbahnen dann auch automatisch an den Stellen der Kontaktfenster 13, 14 weggeätzt.
- Eine obere Schicht 8 aus Siliciumoxid mit einer Dicke von 10 bis 100 nm wird vorzugsweise abgeschieden, um als die obengenannte Ätzmaske zu dienen.
- Eine obere Schicht 8 aus Siliciumoxid wird praktisch nicht während der Polierbehandlung abgenommen, wenn diese Polierbehandlung mit einer Aufschlämmung aus einem Siliciumoxidpulver ausgeführt wird, die mit Hilfe einer Säure, wie Phosphorsäure, auf einen pH-Wert von 3 bis 4 gebracht worden ist.
Claims (7)
1. Verfahren zur Herstellung einer Halbleiteranordnung, wobei eine
aluminiumhaltige Schicht (3) auf einer Oberfläche eines Halbleiterkörpers (2) abgeschieden
wird, in welche Schicht Leiterbahnen (4) geätzt werden, zwischen denen dann eine
isolierende Aluminiumverbindung (6) verschafft wird, indem eine Schicht aus einem
solchen Material abgeschieden wird und anschließend mittels einer Substratmaterial
abnehmenden Behandlung bis zu den Leiterbahnen hinab entfernt wird, woraufhin eine
Schicht aus Isoliermaterial (11) abgeschieden wird, in die Kontaktfenster (13, 14) bis
hinunter zur aluminiumhaltigen Schicht geätzt werden, um die Leiterbahnen lokal zu
kontaktieren, dadurch gekennzeichnet, daß die Leiterbahnen vor dem Abscheiden der
Schicht der isolierenden Aluminiumverbindung mit einer oberen Schicht (8) versehen
werden und daß nach dem Abscheiden der isolierenden Aluminiumverbindung diese
wieder bis zu der genannten oberen Schicht hinab mittels einer Polierbehandlung
entfernt wird, mittels der nahezu kein Material der oberen Schicht entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die
aluminiumhaltige Schicht mit der oberen Schicht versehen wird, bevor darin die Leiterbahnen
gebildet werden, und die Leiterbahnen sowohl in der aluminiumhaltigen Schicht als auch
in der oberen Schicht gebildet werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß eine obere
Schicht abgeschieden wird, die aus dem gleichen Material besteht wie die Isolierschicht,
die auf den Leiterbahnen abgeschieden wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß eine obere
Schicht aus Siliciumoxid abgeschieden wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die obere
Schicht aus Siliciumoxid mit einer Dicke von 10 bis 100 nm abgeschieden wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß die Polierbehandlung mit einer Siliciumoxidpulver enthaltenden
Aufschlämmung ausgeführt wird, die mit Hilfe einer Säure auf einen pH-Wert von 3 bis 5
gebracht wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Säure, mit
der die Aufschlämmung auf den gewünschten pH-Wert gebracht wird, Phosphorsäure
ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP91203001 | 1991-11-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69217838D1 DE69217838D1 (de) | 1997-04-10 |
| DE69217838T2 true DE69217838T2 (de) | 1997-08-21 |
Family
ID=8208016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69217838T Expired - Fee Related DE69217838T2 (de) | 1991-11-19 | 1992-11-11 | Herstellungsverfahren für eine Halbleitervorrichtung mit durch eine Aluminiumverbindung seitlich voneinander isolierten Aluminiumspuren |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5399235A (de) |
| JP (1) | JPH0831456B2 (de) |
| DE (1) | DE69217838T2 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102013219342A1 (de) * | 2013-09-26 | 2015-03-26 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Strukturierung von Schichten oxidierbarer Materialien mittels Oxidation sowie Substrat mit strukturierter Beschichtung |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5532191A (en) * | 1993-03-26 | 1996-07-02 | Kawasaki Steel Corporation | Method of chemical mechanical polishing planarization of an insulating film using an etching stop |
| US5486493A (en) * | 1994-02-25 | 1996-01-23 | Jeng; Shin-Puu | Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators |
| US5451543A (en) * | 1994-04-25 | 1995-09-19 | Motorola, Inc. | Straight sidewall profile contact opening to underlying interconnect and method for making the same |
| US5534462A (en) * | 1995-02-24 | 1996-07-09 | Motorola, Inc. | Method for forming a plug and semiconductor device having the same |
| US5710078A (en) * | 1996-06-03 | 1998-01-20 | Vanguard International Semiconductor Corporation | Method to improve the contact resistance of bit line metal structures to underlying polycide structures |
| US5851913A (en) * | 1996-06-05 | 1998-12-22 | Advanced Micro Devices, Inc. | Method for forming a multilevel interconnect structure of an integrated circuit by a single via etch and single fill process |
| US6107183A (en) * | 1996-07-10 | 2000-08-22 | Micron Technology, Inc. | Method of forming an interlevel dielectric |
| GB2323704B (en) * | 1997-03-24 | 2001-10-24 | United Microelectronics Corp | Self-aligned unlanded via metallization |
| US6081033A (en) | 1997-07-29 | 2000-06-27 | Micron Technology, Inc. | Interconnections for semiconductor circuits |
| US5899735A (en) * | 1997-09-19 | 1999-05-04 | Vanguard International Semiconductor Corporation | Method for making low-resistance contacts between polysilicon and metal silicide on semiconductor integrated circuits |
| US6187672B1 (en) * | 1998-09-22 | 2001-02-13 | Conexant Systems, Inc. | Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4116714A (en) * | 1977-08-15 | 1978-09-26 | International Business Machines Corporation | Post-polishing semiconductor surface cleaning process |
| US4954423A (en) * | 1985-08-06 | 1990-09-04 | Texas Instruments Incorporated | Planar metal interconnection for a VLSI device |
| US4789648A (en) * | 1985-10-28 | 1988-12-06 | International Business Machines Corporation | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias |
| US4767724A (en) * | 1986-03-27 | 1988-08-30 | General Electric Company | Unframed via interconnection with dielectric etch stop |
| US4839311A (en) * | 1987-08-14 | 1989-06-13 | National Semiconductor Corporation | Etch back detection |
| JPH0799145B2 (ja) * | 1988-03-24 | 1995-10-25 | 日本碍子株式会社 | ルーツ形ポンプ用ヒステリシスマグネットカップリング |
| GB2220298A (en) * | 1988-06-29 | 1990-01-04 | Philips Nv | A method of manufacturing a semiconductor device |
| US4954142A (en) * | 1989-03-07 | 1990-09-04 | International Business Machines Corporation | Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor |
| JPH03142833A (ja) * | 1989-10-27 | 1991-06-18 | Sony Corp | 半導体装置の製造方法 |
| US5169491A (en) * | 1991-07-29 | 1992-12-08 | Micron Technology, Inc. | Method of etching SiO2 dielectric layers using chemical mechanical polishing techniques |
| US5187121A (en) * | 1991-12-18 | 1993-02-16 | International Business Machines Corporation | Process for fabrication of a semiconductor structure and contact stud |
| US5302551A (en) * | 1992-05-11 | 1994-04-12 | National Semiconductor Corporation | Method for planarizing the surface of an integrated circuit over a metal interconnect layer |
-
1992
- 1992-11-11 DE DE69217838T patent/DE69217838T2/de not_active Expired - Fee Related
- 1992-11-16 JP JP4305303A patent/JPH0831456B2/ja not_active Expired - Lifetime
-
1994
- 1994-02-14 US US08/197,372 patent/US5399235A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102013219342A1 (de) * | 2013-09-26 | 2015-03-26 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Strukturierung von Schichten oxidierbarer Materialien mittels Oxidation sowie Substrat mit strukturierter Beschichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| US5399235A (en) | 1995-03-21 |
| JPH0831456B2 (ja) | 1996-03-27 |
| DE69217838D1 (de) | 1997-04-10 |
| JPH05218017A (ja) | 1993-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4434230C2 (de) | Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten | |
| DE69222586T2 (de) | Mehrlagige Verbindungsstruktur für eine Halbleiter- vorrichtung und Verfahren zu ihrer Herstellung | |
| DE68923305T2 (de) | Elektrische Leitungen für elektronische Bauelemente. | |
| DE3852583T2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung mit einem planarisierten Aufbau. | |
| DE3886882T2 (de) | Methode zur Ausbildung von Verbindungen zwischen leitenden Ebenen. | |
| DE2430692C2 (de) | Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten | |
| DE1930669C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
| DE69226328T2 (de) | Selbstjustierende Kontaktstützer für Halbleitervorrichtungen | |
| DE10256346A1 (de) | Halbleiterbauelement mit MIM-Kondensator und Herstellungsverfahren | |
| DE69217838T2 (de) | Herstellungsverfahren für eine Halbleitervorrichtung mit durch eine Aluminiumverbindung seitlich voneinander isolierten Aluminiumspuren | |
| EP0002185A1 (de) | Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen | |
| DE3314100A1 (de) | Verfahren zum herstellen eines integrierten kondensators und eine auf diese weise erhaltene anordnung | |
| DE19826031C2 (de) | Verfahren zum Ausbilden von Kontaktelementen eines Halbleiterbauteils | |
| DE69015564T2 (de) | Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram. | |
| DE102010030757B4 (de) | Verfahren zur Herstellung komplexer Metallisierungssysteme in Halbleitern durch Entfernung geschädigter dielektrischer Oberflächenschichten | |
| DE68916166T2 (de) | Herstellen von selbstjustierenden Kontakten ohne Maske. | |
| DE69228099T2 (de) | Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur | |
| DE2313219B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung | |
| DE2401333A1 (de) | Verfahren zur herstellung von isolierfilmen auf verbindungsschichten | |
| DE2723944A1 (de) | Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung | |
| DE69022637T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes auf welchem eine isolierende Shicht eine gleichmässige Dicke hat. | |
| DE112019002455T5 (de) | Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren | |
| DE2313106A1 (de) | Verfahren zum herstellen eines elektrischen verbindungssystems | |
| DE4221432C2 (de) | Globales Planarisierungsverfahren für integrierte Halbleiterschaltungen oder mikromechanische Bauteile | |
| DE2931825A1 (de) | Magnetblasen-speichervorrichtung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N |
|
| 8339 | Ceased/non-payment of the annual fee |