DE3874416T2

DE3874416T2 - Verfahren zum herstellen von kondensatoren bei cmos- und nmos-verfahren.

Info

Publication number: DE3874416T2
Application number: DE8888108774T
Authority: DE
Inventors: Stefano Mazzali
Original assignee: SGS Thomson Microelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 1987-06-11
Filing date: 1988-06-01
Publication date: 1993-03-25
Anticipated expiration: 2008-06-02
Also published as: DE3874416D1; JPS63318149A; EP0294699B1; IT8720879A0; EP0294699A3; EP0294699A2; IT1208646B

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Kondensatoren in CMOS- und NMOS-Verfahren, wie in den Ansprüchen definiert ist.
Bekanntermaßen hat die Complementary-Metal-Oxide-Silicon (CMOS)-Technologie während weniger Jahre eine wichtige Rolle in der Industrie der integrierten Schaltungen aufgrund des im wesentlichen nicht vorhandenen Leistungsverbrauches im Ruhezustand sowie aufgrund einer hohen Schaltgeschwindigkeit, Kompatiblität mit bipolaren Bauelementen und Immunität gegen Strahlungen gespielt. Gleichwohl sind CMOS-Schaltungen an sich weniger dicht und komplizierter als integrierte MOS-Schaltungen, die eine einzige Art von Transistoren verwenden. Tatsächlich erfordert eine NMOS-Struktur typischerweise für ihre Produktion das Aufbringen von sieben Schichten unter Verwendung von fünf Maskierungsschritten, während eine CMOS-Struktur das Aufbringen von zwölf Schichten mit Hilfe von zehn Maskierungsschritten benötigt.
Insbesondere umfaßt ein gegenwärtig benutztes Verfahren zur Herstellung von CMOS-Bauelementen mit Kondensatoren die Ausbildung einer Mulde der entgegengesetzten Leitfähigkeitsart in einem Substrat mit einer ersten Leitfähigkeitsart mit Hilfe eines geeigneten Maskierungsschrittes, die Bildung (Begrenzung) der aktiven Bereiche mit Hilfe einer geeigneten Maske, die Implantierung und Defusion von geeigneten Ionen zur Bildung der Isolierbereiche an Übergangsstellen zwischen Bereichen mit entgegengesetzter Leitfähigkeitsart, eine Feldoxidierung zur Erzielung einer Zwischenstruktur, wie beispielsweise in Fig. 1 gezeigt ist, mit einem Substrat mit einem aktiven Bereich, in dem ein Transistor vorzusehen ist, und einem Bereich, in dem mindestens ein Kondensator auszubilden ist, und außerdem mit einer Mulde mit entgegengesetzter Leitfähigkeit, in der der komplementäre Transistor herzustellen ist. Anschließend werden, ausgehend von dieser Struktur, ein Gate-Oxidations-Schritt, der zur Ausbildung einer Oxidschicht führt, ein Maskierungsschritt zur Einstellung der Schwelle, in der der Bereich der Mulde für eine Implantierung von Bor-Ionen unbedeckt bleibt, ein Aufbringen einer ersten Polysilizium-Schicht, das Dotieren dieser Schicht durch Aufbringen von POCl&sub3;, ein Maskierungsschritt auf der ersten Polysilizium-Schicht zur Bildung einer unteren Platte des Kondensators und der Gate-Bereiche der komplementären Transistoren ausgeführt. Anschließend erhält man eine Struktur ähnlich wie die Zwischenstruktur, die in Fig. 3 dargestellt ist, welche die Polysilizium-Abschnitte zeigen, die das Gate der komplementären Transistoren und die untere Platte des Kondensators bilden. Anschließend wird das Polysilizium an seiner Oberfläche oxidiert, eine zweite Polysilizium-Schicht aufgebracht, das rückseitige Polysilizium weggeätzt, Dotierungs-POCl&sub3; weiter aufgebracht, ein weiterer Maskierungsschritt, der nur den Bereich des Kondensators abdeckt, zur Bildung der oberen Platte des Kondensators ausgeführt, wobei anschließend die unbedeckten Bereiche der zweiten Polysilizium-Schicht weggeätzt werden. Dementsprechend erhält man eine Struktur, die durch die Zwischenstruktur von Fig. 1 gebildet ist, die von den Gate-Bereichen der komplementären Transistoren und vom Kondensator umgeben wird, welcher aus den beiden durch eine Oxidschicht getrennten Polysilizium-Schichten gebildet ist. Anschließend wird ein weiterer Maskierungsschritt zur Bildung der Source- Drain-Bereiche der Mulde ausgeführt, anschließend wird das nicht bedeckte Gate-Oxid weggeätzt, Arsen implantiert, die Maske entfernt und die Oberfläche reoxidiert. Ein weiterer Maskierungsschritt wird anschließend zur Bildung der Source- und Drain-Bereiche des Transistors (S) im Substrat mit anschließender Bor-Implantierung durch das das Substrat bedeckende Oxid durchgeführt. Anschließend wird die Maskierungsschicht entfernt, und die Source- und Drain-Bereiche in der Mulde und im Substrat werden defundiert. Das Verfahren wird anschließend mit dem Auftragen von Isolierschichten aus Vapox (aufgedampftes Oxid) und BPSG (Bor-Phosphor-Silizium-Glas) einem Rückfluß, anschließendem Öffnen der Kontakte, Aufbringen der Metallschicht, der Metallmaske (mit Ätzen), dem Aufbringen des endgültigen P-Vapox und der Auflagenmaske fortgesetzt.
In der US-A-4 577 390 wird eine ähnliche Technik verwendet, um Kondensatoren in einer CMOS-Struktur auszubilden. Die dielektrische Schicht ist aus einer Komposit- Oxid/Nitrit-Schicht gebildet.
Dementsprechend sind zur Herstellung des Kondensators und der CMOS-Transistoren fünf Masken notwendig, und zwar genaugenommen eine erste Maske zur Einstellung der Schwelle, eine zweite Maske zur Bildung der unteren Platte des Kondensators und der Gate-Bereiche des Transistors, eine dritte Maske zur Bildung der oberen Platte des Kondensators, eine vierte Maske zur Bildung der Source- und Drain-Bereiche in der Mulde und eine fünfte Maske zur Bildung der Source- und Drain-Bereiche im Substrat. Gleichwohl besteht im Hinblick auf die relativ hohen Kosten jedes Maskierungsschrittes der Bedarf, das bekannte Herstellungsverfahren so zu modifizieren, daß die Anzahl der Herstellungsschritte, insbesondere die der Maskierungsschritte und der verwendeten Masken, reduziert wird.
Dementsprechend besteht das Ziel der vorliegenden Erfindung darin, ein Verfahren zur Herstellung von Kondensatoren in CMOS- und NMOS-Verfahren zu schaffen, das eine Reduzierung der Herstellungsschritte und insbesondere der zur Herstellung der Bauelemente benötigten Maskierungsschritte zur Folge hat.
Im Hinblick auf dieses Ziel ist es eine besondere Aufgabe der vorliegenden Erfindung, ein Verfahren zu schaffen, das die Probleme der Registrierung der aufeinanderfolgenden während dieses Verfahrens verwendeten Masken reduziert.
Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zu schaffen, das Verfahrensschritte umfaßt, die bereits für sich bekannt sind und bei der Herstellung der integrierten Bauelemente verwendet werden, so daß die Verwendung von in der Elektronikindustrie allgemein gebräuchlichen Maschinen ermöglicht wird.
Nicht zuletzt ist es Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung von Bauelementen mit elektrischen Eigenschaften zu schaffen, die vergleichbar oder gegenüber denen der gemäß der herkömmlichen Verfahren hergestellten Bauelemente sogar verbessert sind.
Das angedeutete Ziel, die erwähnten Aufgaben u. dgl., die nachfolgend noch näher dargelegt werden, werden durch ein Verfahren zur Herstellung von Kondensatoren in CMOS- und NMOS-Verfahren gemäß der Erfindung erreicht, wie sie in den beiliegenden Ansprüchen angegeben ist.
Die Eigenschaften und Vorteile der Erfindung werden aus der Beschreibung von bevorzugten, jedoch nicht ausschließlichen Ausführungsbeispielen deutlich, die nur beispielhaft, jedoch nicht abschließend in den beiliegenden Zeichnungen dargestellt sind, wobei:
Fig. 1 bis 11 perspektivische Querschnittsansichten eines Halbleiter-Wafers bei unterschiedlichen Schritten eines ersten Ausführungsbeispiels des erfindungsgemäßen Verfahrens sind; und
Fig. 12 bis 16 Ansichten ähnlich der zuvor erwähnten sind, um weitere Herstellungsschritte entsprechend der in den Fig. 5 bis 10 gezeigten gemäß eines unterschiedlichen Ausführungsbeispiels des erfindungsgemäßen Verfahrens darzustellen.
Bezug wird zunächst auf Fig. 1 genommen, das eine Zwischenstruktur mit einem Substrat 1 mit einer Leitfähigkeit der N-Art mit einer Orientierung [100] und einem spezifischen Widerstand von 2,5 bis 3 Ω/cm zeigt, in welchem eine P-Mulde 2 ausgebildet ist. In-der Struktur von Fig. 1 sind die N&spplus;-Bereiche 3 (mit Phophor dotiert) und die P&spplus;-Bereiche 4 (mit Bor dotiert) bereits ausgebildet. Die Bereiche des Feldoxids 5, die den aktiven Bereich bei 10 im Substrat und den aktiven Bereich 12 in der Mulde 2 umgeben und den Bereich 11 überdecken, auf dem ein oder mehrere Kondensatoren auszubilden sind, sind außerdem sichtbar. Die Oberfläche der Struktur von Fig. 1 wird von einer Gate-Oxidschicht 6 mit einer Dicke von 65 nm (650 Å) bedeckt.
Ausgehend von der Struktur von Fig. 1, wird, ähnlich wie beim Stand der Technik, eine Schwelleneinstellungsmaske aufgelegt, wie in Fig. 2 gezeigt ist. Wie ersichtlich ist, bedeckt die Maske 5 die gesamte Oberfläche der Zwischenstruktur mit der Ausnahme des Fensters 16 an der Mulde 2. Anschließend werden die Bor-Ionen zur Einstellung der Schwelle implantiert, wie in Fig. 2 mit Hilfe der Pfeile 17 symbolisch dargestellt ist. Anschließend wird die die Maske 15 bildende Resistschicht beseitigt und eine erste Schicht aus Polysilizium mit einer Dicke von 450 nm (4500 Å) aufgetragen, wie in Figur 3 durch die Schicht 20 angedeutet ist. Anschließend wird in wiederum bekannter Weise Dotierungs-POCl&sub3; aufgetragen, um einen Widerstand V/I mono = 3 bis 4 Ω zu erhalten.
Anders als beim Stand der Technik, der bei diesem Schritt das Aufbringen einer ersten Maske zur Bildung einer unteren Platte des Kondensators und der Gate-Bereiche umfaßte, wird erfindungsgemäß die Oberfläche der Polysilizium-Schicht oxidiert, und eine zweite Polysilizium-Schicht mit einer Dicke von 450 nm (4500 Å) wird anschließend aufgetragen. Somit erhält man die in Fig. 4 dargestellte Struktur, wobei die Oxidschicht 21 auf der ersten Polysilizium-Schicht 20 und die zweite Polysilizium-Schicht 22 auf der Oxidschicht 21 aufliegt. Anschließend wird das Polysilizium in den rückseitigen Bereichen in bekannter Weise weggeätzt, und anschließend wird eine Dotierung durch POCl&sub3; durchgeführt, um einen Widerstand V/I mono = 3 bis 4 Ω zu erhalten.
Anschließend wird ein Maskierungsschritt zur Beseitigung von Bereichen der zweiten Polysilizium-Schicht durchgeführt. Somit erhält man die in Fig. 5 gezeigte Maske, die aus dem Resistbereich 23', die die Schicht 22 im Bereich bedeckt, in dem das Gate des N-Kanal-Transistors innerhalb der P-Mulde auszubilden ist, aus dem Bereich 23'', der die Schicht 22 am Gate des im Substrat 1 auszubildenden P-Kanal-Transistors bedeckt und aus dem Bereich 23' besteht, der am Kondensator mit 23'' verbunden ist. Anschließend werden die nicht bedeckten Bereiche der Polysilizium-Schicht 22 und der somit unbedeckt gebliebenen Bereiche der Oxidschicht 21 weggeätzt; danach wird die Maske 23 entfernt. Somit erhält man die in Figur 6 gezeigte Struktur, wobei oberhalb der ersten Polysilizium-Schicht 20 Gate-Bereiche 21' und 21'' und Kondensatorbereiche 21''', die von der Oxidschicht zurückgeblieben sind, und die entsprechenden Bereiche 22', 22'' und 22''' der zweiten Polysilizium-Schicht sichtbar sind.
Anschließend wird die Maske 25 zur Bildung der Source- und Drain-Bereiche in der Mulde 2 aufgelegt, wie in Figur 7 gezeigt ist. Wie zu sehen ist, besitzt die Maske, die mit der in Fig. 2 gezeigten Schwelleneinstellung identisch ist, ein Fenster 26 an der Mulde 2. Anschließend werden die nicht bedeckten Bereiche des Polysiliziums 20 weggeätzt, wobei gleichzeitig auch der Bereich 22' entfernt wird, und anschließend wird das nicht bedeckte Gate-Oxid (Schicht 21') ebenfalls weggeätzt, wobei die nicht bedeckten Bereiche des Oxids 6 entfernt werden. Somit erhält man die Struktur von Fig. 8 wobei 6' und 6'' die übriggebliebenen Bereiche der ersten Oxidschicht und 20' und 20'' die übriggebliebenen Bereiche der ersten Polysilizium-Schicht jeweils an der Mulde 2 und an den übrigen Teilen des Bauelementes bezeichnen. Anschließend wird Arsen implantiert, wie in Fig. 8 mit Hilfe der Pfeile 28 symbolisch dargestellt ist.
Anschließend wird die das Resist bildende Maske 25 entfernt, und die Oberfläche wird reoxidiert, wobei-man eine Schicht 27 erhält, die die gesamte Oberfläche der bearbeiteten Struktur bedeckt, wie in Fig. 9 gezeigt ist. Anschließend wird ein weiterer Maskierungsschritt zur Herstellung der Source-Drain-Maske des Substrats durchgeführt, wie in Fig. 10 gezeigt ist, wobei der Abschnitt 30' der Maske, der den Muldenbereich 2 bedeckt, und der Bereich 30'', der den Bereich des Kondensators abdeckt, sichtbar sind. Diese Maske besitzt ein Fenster (in der Figur bei 31 angedeutet), das die Oberfläche der Struktur an der aktiven Fläche des Substrats und an dem den Kondensator umgebenden Feldoxidbereich unbedeckt läßt. Anschließend werden die unbedeckten Bereiche der Oxidschicht 27 und der somit unbedeckten Bereiche der ersten Polysilizium-Schicht 20'' weggeätzt, wobei gleichzeitig ebenfalls der übrige Abschnitt 22' der zweiten Polysilizium-Schicht beseitigt wird. Anschließend wird Bor durch die Oxidschicht 6'' zur Herstellung der Source- und Drain-Bereiche des im Substrat ausgebildeten Transistors implantiert.
Dadurch, daß das Maskierungsresist entfernt und möglicherweise ein weiterer Oxidierungsschritt durchgeführt wird, erhält man somit die Struktur von Fig. 11, wobei eine Oxidschicht 25 die gesamte Fläche der Struktur einschließlich des Substrates 1, der Mulde 2, der Isolierungen 3 und 4, der Feldoxidbereiche 5, der Source- und Drain-Bereiche 33, 34 und der Polysilizium-Gate-Bereiche 20' und 20''' überdeckt. Anschließend folgen die weiteren bekannten Schritte zur Ausbildung der Passivierungsschichten und der Metallschichten.
Wie zu entnehmen ist, sind in der Praxis gemäß der in den vorangegangenen Figuren gezeigten Ausführung-zur Herstellung des Kondensators und der komplementären Transistoren nur vier Masken ausreichend, und zwar die Maske 15 (Fig. 2) zur Schwelleneinstellung, die Maske 23'-23''' (Fig. 5) zur Bildung der oberen Platte des Kondensators und der Bereiche in der oberen Polysilizium-Schicht 22, die über den Bereichen der ersten Polysilizium-Schicht 20 liegen, in der die Gate-Bereiche auszubilden sind, die Maske (Fig. 7 und 8) für die Source- und Drain-Bereiche in der Mulde 2 und die Maske 30'- 30''' (Fig. 10) für die Source- und Drain-Bereiche im Substrat 1 und zur Bildung der unteren Platte des Kondensators. Im wesentlichen wird die Maske für die Source- und Drain-Bereiche im Substrat zur Bildung der zweiten Platte des Kondensators verwendet, wodurch der besondere im Stand der Technik für diesen Schritt vorgesehene Maskierungsschritt entfällt.
Die Fig. 12 bis 16 sind aufeinanderfolgende Ansichten einer Halbleiterstruktur während der Herstellung eines Kondensators mit anderen Schritten gemäß einer anderen Ausführung des in den Fig. 1 bis 11 gezeigten Verfahrens. Insbesondere umfaßt diese Ausführung Verfahrensschritte, die soweit identisch mit dem im vorigen Beispiel gezeigten sind, um die Struktur von Fig. 5 zu erhalten, die die beiden von einer Oxidschicht durchgeschossenen Polysilizium-Schichten, die auf dem Substrat aufgebracht sind, und die Maske 23'-23''' auf den Bereichen aufweist, in denen der Kondensator und die Gate- Bereiche auszubilden sind. Nach dem Ätzen der oberen Polysilizium-Schicht und des dazwischenliegenden Oxids wird die untere Polysilizium-Schicht bei Verwendung derselben Maske geätzt. Somit erhält man die Struktur von Fig. 12, wobei die der zuvor gezeigten Ausführung entsprechenden Elemente durch die gleichen Bezugszeichen, allerdings um 100 erhöht, gekennzeichnet sind. In der Figur sind das Substrat 101 der N-Art, die P-Mulde 102, die Isolierungen 103 und 104, die Feldoxidbereiche 105, die Oxidschicht 106, die ersten Polysilizium-Bereiche 120', 120'' und 120''', die jeweils das Gate des in der Mulde 102 auszubildenden Transistors definieren, das Gate des im Substrat 101 auszubildenden Transistors und die untere Platte des Kondensators die Oxid-Bereiche 121', 121'' und 121''' und die zweiten Polysilizium- Schicht-Bereiche 122', 122'', 122''', die die übrigen Abschnitte der ersten Polysilizium-Schicht genau überlappend angeordnet sind, sichtbar. Anschließend wird ein Maskierungsschritt durchgeführt, um die in Fig. 13 gezeigte Maske 125 zu erhalten. Diese mit der Schwelleneinstellungsmaske 15 identische Maske besitzt ein Fenster 126 an der Mulde 102, wie in Fig. 13 gezeigt ist. Anschließend wird der nicht bedeckte Bereich 122' der zweiten Polysilizium-Schicht weggeätzt, wodurch man die in Fig. 14 sichtbare Struktur erhält. Anschließend wird das Oxid 121' geätzt, Arsen implantiert, um die Source- und Drain-Bereiche des Transistors in der Mulde 102 zu bilden, die Maskierungsresistschicht 125 beseitigt und die Oberfläche reoxidiert, um die in Fig. 15 gezeigte Struktur zu erhalten, bei welcher die Schichten 133, die die implantierten Arsen-Ionen aufnehmen, und die Oxidschicht 127, die die gesamte Oberfläche bedeckt, sichtbar sind.
Anschließend wird die Maske für die Source- und Drain- Bereiche im Substrat, gebildet von der in Fig. 16 gezeigten Resistschicht 130, aufgelegt. Diese Maske mit einem Fenster 131 am aktiven Bereich des Substrates erlaubt somit eine anschließende Implantierung von Bor- Ionen durch die Oxidschicht 127. Gegebenenfalls werden anschließend das nicht bedeckte Oxid 127 und das Polysilizium geätzt, wodurch der Bereich 122'' beseitigt wird. Anschließend wird die Maske 130 entfernt und ggf. eine weitere Reoxidierung der Oberfläche durchgeführt.
Wie den Fig. 12 bis 16 zu entnehmen ist, ist gemäß dieser unterschiedlichen Ausführung die Maske, die die obere Platte des Kondensators bildet und dazu verwendet wird, um die Gate-Bereiche der komplementären Transistoren (aufgrund der Auswahlmöglichkeit der Oxid- und Polysilizium-Ätzverfahren) zu bilden, zur Ausbildung der unteren Platte des Kondensators verwendet worden. Auch in diesem Fall benötigt das Verfahren deshalb einen Maskierungsschritt weniger als der Stand der Technik.
Das Verfahren erlaubt verschiedene andere Variationen, die nicht im einzelnen dargestellt sind. Insbesondere sei die Tatsache betont, daß, obwohl in der ersten Ausführung die Maske für die Source- und Drain-Bereiche im Substrat zur Ausbildung der unteren Platte des Kondensators verwendet worden ist und obwohl in ,der zweiten Ausführung die die obere Platte des Kondensators bildende Maske für denselben Zweck verwendet wird, eine Ausführung denkbar ist, bei der die Maske, die zur Ausbildung der Source- und Drain-Bereiche in der Mulde verwendet wird, zur Ausbildung der unteren Platte des Kondensators verwendet wird, indem die verwendeten Masken in geeigneter Weise ausgebildet sind.
Außerdem können die Schritte zur Ausbildung der Source- und Drain-Bereiche innerhalb der Mulde und innerhalb des Substrates in umgekehrter Reihenfolge ausgeführt werden, was möglicherweise sogar von Vorteil ist, um die Oxid- und Reoxidationsschritte aufgrund der Möglichkeit der Implantation von Bor-Ionen durch eine Oxischicht einzusparen.
Es ist außerdem möglich, Kondensatoren durch Verwendung von Polysilizium-Leitungen herzustellen, die die Gate- Bereiche der komplementären Transistoren bilden. In diesem Fall haben die hergestellten Kondensatoren nicht die in den Figuren dargestellte viereckige Form, sondern werden hergestellt, indem Gebrauch von der beträchtlichen Länge der Polysilizium-Leitungen oberhalb der Feldoxidbereiche gemacht wird. Auf diese Weise erhält man eine beträchtliche Einsparung an Raum und deshalb eine Erhöhung in der Dichte des Bauelementes, was insbesondere im Hinblick auf den derzeitigen Trend nach Miniaturisierung von erheblichem Vorteil ist.
Wie aus der vorangegangenen Beschreibung zu entnehmen ist, löst die Erfindung vollständig die beabsichtigten Aufgaben. Insbesondere durch Verwendung einer der genannten Masken ist es möglich, die Anzahl der Maskierungsschritte zu reduzieren, wodurch die Kosten des endgefertigten Bauelementes reduziert werden.
Außerdem sollte auf die Tatsache verwiesen werden, daß das erfindungsgemäße Verfahren die Beseitigung von Registrierungsfehlern der Maske der zweiten Polysilizium- Schicht ermöglicht, die zur Herstellung der oberen Platte der Kondensatoren verwendet wird, während dieses Risiko im Verfahren des Standes der Technik vorhanden ist.
Die so denkbare Erfindung kann auf verschiedene Weise modifiziert und variiert werden. Insbesondere sollte neben den bereits zuvor dargelegten Möglichkeiten die Tatsache betont werden, daß die Reoxidationsschritte durch das Auftragen von Oxiden wie z. B. TEOS (Tetraäthylorthosilikat) oder ONO (Oxid-Nitrit-Oxid) ersetzt werden kann.
Das typischerweise für ein CMOS-Verfahren mit einer P- Mulde dargestellte erfindungsgemäße Verfahren kann außerdem für CMOS-Verfahren in einem Substrat der P-Art mit einer N-Mulde durch entsprechende Modifizierung der Reihenfolge der Schritte und der Art der implantierten Ionen oder sogar für NMOS-Verfahren der Art mit doppelter Polysilizium-Schicht, in der die zweite Polysilizium-Schicht nur für die Kondensatorplatten verwendet wird, durch Verwendung wiederum entweder der Maske, die die obere Platte des Kondensators bildet, oder der Maske zur Herstellung von Mustern der Gate-Bereiche verwendet werden, um Muster der unteren Kondensatorplatte herzustellen.
Außerdem sei die Tatsache betont, daß die Dicken und die Dotierungen der in der vorangegangenen Beschreibung erwähnten Polysilizium-Schichten nur anhand eines Beispiels beschrieben worden sind.
Wo in einem Anspruch erwähnte technische Merkmale von Bezugszeichen gefolgt sind, sind diese Bezugszeichen nur für den einzigen Zweck der Erhöhung des Verständnisses der Ansprüche eingefügt worden, und folglich haben diese Bezugszeichen keine beschränkende Wirkung auf die Bedeutung jedes Elementes, das beispielhaft durch diese Bezugszeichen identifiziert ist.

Claims

1. Verfahren zur Herstellung von Kondensatoren in CMOS-Verfahren, mit

- einem ersten Schritt, eine erste Halbleiterschicht (20, 120) auf einem Halbleitersubstrat (1, 101) mit einer ersten Leitfähigkeitsart aufzubringen, welches mindestens einen aktiven Bereich (10) besitzt, in der ein erster MOS-Transistor auszubilden ist, wobei das Substrat (1, 101) mindestens eine Mulde (2, 102) einer zweiter Leitfähigkeitsart enthält, in der ein zweiter MOS-Transistor auszubilden ist, und das Substrat (1, 101) teilweise von Feldoxid- und Gateoxidschichten (5, 6, 105) bedeckt wird,

- einem zweiten Schritt, eine Isolierschicht (21, 121) auf der ersten Halbleiterschicht aufzuwachsen,

- einem dritten Schritt, eine zweite Halbleiterschicht (22, 122) auf der Isolierschicht (21, 121) aufzubringen,

- den Schritten, die zweite Halbleiterschicht mit einer ersten Maske (23) zu maskieren, die Bereiche abdeckt, die eine zweite Platte der Kondensatoren (122''') und Gatebereiche der ersten und zweiten Transistoren bilden,

- nicht von der ersten Maske bedeckte Abschnitte der zweiten Halbleiterschicht zu beseitigen,

- die Halbleiterschichten mit einer zweiten Maske (25, 125) mit mindestens einem ersten Fenster (26, 126) über der Mulde zu maskieren,

- eine erste Implantation von Ionen durch das erste Fenster durchzuführen, um Source- und Drain-Bereiche der ersten Leitfähigkeitsart auszubilden,

- die Halbleiterschichten mit einer dritten Maske (30, 130) mit mindestens einem zweiten Fenster (31, 131) über dem aktiven Bereich des Substrates zu maskieren,

- eine zweite Ionen-Implantation durch das zweite Fenster durchzuführen, um Source- und Drain-Bereiche der zweiten Leitfähigkeitsart auszubilden,

- mindestens eine der ersten, zweiten und dritten Masken zur Beseitigung von Grenzbereichen der ersten Halbleiterschicht (20) zu verwenden, welche sich über den von der zweiten Kondensatorplatte bedeckten Bereich erstrecken, wodurch die erste Kondensatorplatte (120''') gebildet wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die dritte Maske (30) zur Beseitigung der Grenzbereiche verwendet wird.

3. Verfahren nach einem der Ansprüche 1 und 2, gekennzeichnet nach den Schritten der Aufbringung der ersten Halbleiterschicht (20), des Aufwachsens der Isolierschicht, des Aufbringens der zweiten Halbleiterschicht (22), der ersten Maskierung (23) der zweiten Schicht, der Beseitigung der Bereiche der zweiten Schicht durch die Schritte, die zweite Maske (25) aufzubringen, Bereiche der ersten Schicht über der Mulde (2) zu beseitigen, die erste Ionen-Implantation (28) durchzuführen, die dritte Maske (30) mit Fenstern (21) über dem aktiven Bereich (10) des Substrates (1) und den Grenzbereichen der ersten Schicht aufzulegen, von den Fenstern freigelegte Bereiche der ersten Schicht zu beseitigen und die zweite Ionen-Implantation durchzuführen.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Maske zur Beseitigung der Grenzbereiche der ersten Halbleiterschicht verwendet wird.

5. Verfahren nach den Ansprüchen 1 und 4, gekennzeichnet nach den Schritten des Aufbringens der ersten Halbleiterschicht, des Aufwachsens, des Aufbringens der zweiten Halbleiterschicht, der ersten Maskierung der zweiten Schicht, der Beseitigung von Bereichen der zweiten Schicht durch die Schritte, die zweite Maske mit Fenstern über der Mulde und den Grenzbereichen der ersten Schicht aufzubringen, von den Fenstern freigelegte Bereiche der ersten Halbleiterschicht zu beseitigen, die erste Ionen-Implantation durchzuführen, die dritte Maske aufzulegen, freigelegte Bereiche der ersten Halbleiterschicht über dem aktiven Bereich zu beseitigen und die zweite Ionen-Implantation durchzuführen.

6. Verfahren nach Anspruch 3 oder 5, dadurch gekennzeichnet, daß ein Schritt zur Beseitigung der freigelegten Bereiche der Isolierschicht (21) sofort nach dem Schritt zur Beseitigung der Bereiche der zweiten Schicht (22) durchgeführt wird.

7. Verfahren nach Anspruch 3 oder 5, dadurch gekennzeichnet, daß ein Schritt zur Beseitigung von freigelegten Bereichen der Isolierschicht (21) sofort nach Auflegen der zweiten Maske durchgeführt wird.

8. Verfahren nach Anspruch 3 oder 5, dadurch gekennzeichnet, daß das Auflegen der zweiten Maske (25), die erste Beseitigung von Bereichen der ersten Halbleiterschicht (20) und die erste Implantation (28) vor den Schritten des Auflegens der dritten Maske (30), der zweiten Beseitigung von Bereichen der ersten Halbleiterschicht und der zweiten Implantation durchgeführt werden.

9. Verfahren nach Anspruch 3 oder 5, dadurch gekennzeichnet, daß das Auflegen der dritten Maske, die zweite Beseitigung von freigelegten Bereichen der ersten Halbleiterschicht und die zweite Implantation vor den Schritten des Auflegens der zweiten Maske, der ersten Beseitigung der freigelegten der ersten Halbleiterschicht und der ersten Implantation durchgeführt werden.

10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Maske (23) zur Beseitigung der Grenzabschnitte der ersten Halbleiterschicht verwendet wird.

11. Verfahren nach den Ansprüchen 1 und 10, gekennzeichnet nach den Schritten des Aufbringens der ersten Halbleiterschicht (20), des Aufwachsens der Isolierschicht (21), des Aufbringens der zweiten Halbleiterschicht (22), des Auflegens der ersten Maske (23) auf die zweite Schicht, der Beseitigung der freigelegten Bereiche der zweiten Schicht (22) durch die Schritte: Beseitigung der freigelegten Bereiche der Isolierschicht (21), Beseitigung der freigelegten Bereiche der ersten Halbleiterschicht (20), Anlegen der zweiten Maske (25), die erste Ionen-Implantation, Anlegen der dritten Maske (130) und die zweite Ionen-Implantation (140).

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Schritte des Anlegens der zweiten Maske (125) und der ersten Ionen-Implantation vor den Schritten des Anlegens der dritten Maske (130) und der zweiten Ionen-Implantation (140) durchgeführt werden.

13. Verfahren nach den Ansprüchen 11 und 12, gekennzeichnet nach Anlegen der zweiten Maske durch die Schritte: Beseitigung der freigelegten Bereiche (122') der zweiten Schicht, Beseitigung der freigelegten Bereiche der Isolierschicht (121') und von freigelegten Abschnitten der die Mulde (102) bedeckenden Isolierschicht (106) vor der ersten Ionen-Implantation.

14. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Schritte des Anlegens der dritten Maske und der zweiten Ionen-Implantation vor den Schritten des Anlegens der zweiten Maske und der ersten Ionen-Implantation durchgeführt werden.

15. Verfahren zur Herstellung von Kondensatoren in NMOS-Verfahren, mit den Schritten:

- einem ersten Schritt, eine erste Halbleiterschicht auf einem Halbleitersubstrat mit aktiven Bereichen aufzubringen, in denen NMOS-Transistoren auszubilden sind und teilweise von Feldoxid- und Gateoxidschichten bedeckt werden,

- einem zweiten Schritt, eine Isolierschicht auf die erste Halbleiterschicht aufzuwachsen,

- einem dritten Schritt, eine zweite Halbleiterschicht aufzubringen,

- die Schritte, die Halbleiterschicht mit einer ersten Maske zu maskieren, die Bereiche abdeckt, welche eine zweite Platte des Kondensators und Gate-Bereiche des Transistors bilden,

- nicht von der ersten Maske bedeckte Bereiche der zweiten Halbleiterschicht zu beseitigen,

- die erste Halbleiterschicht mit einer zweiten Maske mit mindestens einem Fenster über dem aktiven Bereich zu maskieren,

- Ionen durch das Fenster zu implantieren, um Source- und Drain-Bereiche im aktiven Bereich auszubilden,

- mindestens eine der ersten und zweiten Masken zur Beseitigung von Grenzabschnitten der ersten Halbleiterschicht zu verwenden, welche sich über den von der ersten Kondensatorplatte überdeckten Bereich erstrecken, wodurch die erste Kondensatorplatte gebildet wird.