DE3871889T2

DE3871889T2 - Programmierbare eingangs-/ausgangsschaltung.

Info

Publication number: DE3871889T2
Application number: DE8888309026T
Authority: DE
Inventors: Keiichi C O Technical R Kawana
Original assignee: Kawasaki Steel Corp
Current assignee: Kawasaki Steel Microelectronics Inc Chiba Jp
Priority date: 1987-10-02
Filing date: 1988-09-29
Publication date: 1992-12-24
Anticipated expiration: 2008-09-30
Also published as: US4942318A; CA1303231C; DE3871889D1; EP0310377A3; EP0310377B1; EP0310377A2; KR940006966B1; KR890007126A

Description

Die vorliegende Erfindung betrifft eine programmierbare Eingangs-/Ausgangsschaltung zum Anschluß an einen Eingabeanschluß oder einen Ausgabeanschluß einer integrierten Schaltung (nachstehend als "IC" bezeichnet) wie ein programmierbares logisches Gerät (nachstehend als "PLD" bezeichnet), das Eingangs- und Ausgangssignale programmierbar logisch verarbeiten kann.
Ein PLD wurde als IC verwendet, mit dem der Anwender eine logische Funktion durchführen kann, die mit einer Anwendung zu einem sehr integrierten Grad verbunden ist.
Das PLD umfaßt eine Vielzahl von programmierbaren Schaltelementen, und die Ausgänge und Eingänge der jeweiligen Schaltelemente können nach Wunsch durch programmierbare Verdrahtungen miteinander verbunden werden.
Im allgemeinen wird ein Eingangssignal an das PLD von außen direkt an die spezifizierten Eingabeanschlüsse der programmierbaren Schaltungsteile (wie eine AND-Ebene) der Schaltelemente eingegeben.
Ein Beispiel der Anordnung der Schaltelemente in einem herkömmlichen PLD ist in JP-A-58722/1987 offenbart und in einem Blockschaltbild in Fig. 12 gezeigt. Die Anordnung ist derart, daß Funktionszellen 102 zur Verwirklichung eines Zählers, eines Schieberegisters und dergleichen nach logischen Ausgängen der programmierbaren Schaltungsteile angeordnet werden (eine AND-Ebene 100 und OR-Ebenen 101). Das externe Eingangssignal sollte an die Eingabeanschlüsse 103 der AND-Ebene 100 in diesem Beispiel gegeben werden.
Ein PLD der vorstehend beschriebenen Art weist jedoch folgende Probleme auf.
(1) Wenn eine Verarbeitung wie die Beseitigung einer in dem Eingangssignal enthaltenen Rauschkomponente durchgeführt wird, müssen die AND-Ebene 100 und dergleichen verwendet werden, wodurch die Nutzungseffizienz des Schaltelements beträchtlich verringert wird.
(2) Die gleiche Verwendung der AND-Ebene 100 und dergleichen wie vorstehend beschrieben vergrößert die Fläche der Schaltung und verlangsamt die Betriebsgeschwindigkeit.
Die vorliegende Erfindung wurde in Anbetracht der vorstehend beschriebenen Probleme entwickelt.
Ein Artikel in Electronic Design, 17. September 1987, Seiten 83 bis 86, erwähnt die XC3000-Familie von programmierbaren logischen Geräten, die von Xilinx, Inc. hergestellt werden. Die Chip-Architektur umfaßt einen Kern von konfigurierbaren logischen Blöcken (CLBs), die von einem Ring programmierbarer I/O-Makrozellen umgeben sind. Die CLBs haben Merkmale, die denen des Oberbegriffs des beiliegenden Anspruchs 1 entsprechen.
Gemäß der vorliegenden Erfindung wird eine programmierbare logische Schaltung geschaffen, welche folgendes umfaßt:
mindestens einen Eingabeanschluß,
mindestens zwei getaktete Speicherelemente,
mindestens eine kombinatorische logische Schaltung,
mindestens einen Ausgabeanschluß, und
mindestens zwei programmierbare Wähler, dadurch gekennzeichnet, daß
die programmierbare logische Schaltung eine Eingangs-/Ausgangsschaltung ist, die mit einem Eingabeanschluß oder einem Ausgabeanschluß einer integrierten Schaltung verbunden ist und eine solche Konfiguration aufweist, daß
ein erster Wähler angeordnet ist, um ein Eingangssignal zu der logischen Schaltung und ein Ausgangssignal von einer Kette von mindestens ersten und zweiten Speicherelementen zu empfangen, wobei die ersten und zweiten Speicherelemente in einer versetzten Konfiguration mit einem zweiten Wähler dazwischen angeordnet sind, das erste Speicherelement ein Ausgangssignal von dem ersten Wähler, das zweite Speicherelement ein Ausgangssignal von dem zweiten Wähler und die kombinatorische, logische Schaltung Signale empfängt, die von den Ausgangssignalen der Kette von Speicherelementen abgeleitet sind, ein Ausgangswähler angeordnet ist, um die genannten Eingangssignale direkt zu empfangen, wobei das Ausgangssignal von der kombinatorischen logischen Schaltung und ein vorhergehendes Ausgangssignal von der Kette in einem weiteren Speicherelement gespeichert sind.
Eine Ausfuhrungsform der Erfindung kann eine programmierbare Eingangs-/Ausgangsschaltung zum Anschluß an einen Eingabeanschluß oder einen Ausgabeanschluß eines IC schaffen, bei dem die Verarbeitung von Eingangssignalen oder Ausgangssignalen programmierbar durchgeführt werden kann, und wenn diese Eingangs-/Ausgangsschaltung in einem PLD verwendet wird, die Nutzungseffizienz eines programmierbaren Schaltelements verbessert werden kann.
Weiterhin kann eine Ausführungsform der vorliegenden Erfindung eine programmierbare Eingangs-/Ausgangsschaltung schaffen, die mit anderen Eingangs-/Ausgangsschaltungen verbindbar ist, wodurch eine Erweiterung leicht gemacht wird.
Mittels der vorliegenden Erfindung kann bei einer mit einem Eingabeanschluß oder einem Ausgabeanschluß eines IC verbundenen, programmierbaren Eingangs-/Ausgangsschaltung eine wünschenswerte Kombination von Signalen, einschließlich eines Signals des Eingabeanschlusses, eines Eingangs- oder Ausgangssignals des Speicherelements, eines Eingangs- oder Ausgangssignals der kombinatorischen, logischen Schaltung, eines Eingangs- oder Ausgangssignals eines anderen Wählers und dergleichen durch die Verwendung der programmierbaren Wähler ausgewählt, verarbeitet und in den vorstehend erwähnten Ausgabeanschluß ausgegeben werden, wodurch eine Eingangsschaltung oder eine Ausgangsschaltung zur Durchführung gewünschter Signalverarbeitungen geschaffen werden kann.
Folglich kann eine direkte Verbindung zu dem Eingabeanschluß oder Ausgabeanschluß eines IC hergestellt werden, so daß die Verarbeitung eines an den Eingabeanschluß angelegten Eingangssignals oder eines Ausgangssignals von dem Ausgabeanschluß direkt mit minimaler Verdrahtung durchgeführt werden kann. Weiterhin ermöglichen es der programmierbare Wähler und das Speicherelement zum Halten der Eingangssignale und dergleichen, wirksam eine Eingangs-/Ausgangsschaltung zu bilden, wodurch die Fläche der Schaltung verkleinert wird. Außerdem gestattet die Anordnung, bei der das Eingangs- oder Ausgangssignal direkt verarbeitet wird, die Verdrahtungslänge auf ein Minimum herabgesetzt und die Fläche verkleinert wird, eine hohe Betriebsgeschwindigkeit. Wenn diese Eingangs-/Ausgangsschaltung in einem PLD verwendet wird, können die programmierbaren logischen Schaltelemente nur zur Anordnung der inhärenten logischen Funktion verwendet werden, so daß die Nutzungseffizienz des PLD vergrößert werden kann.
Falls mindestens eine dynamische Wählerschaltung vorgesehen ist, kann ein Ausgangssignal aus einer anderen Eingangs-/Ausgangsschaltung außerdem in eines der Speicherelemente eingegeben werden, und ein Ausgangssignal von dem Speicherelement kann in eine andere Eingangs-/Ausgangsschaltung geführt werden. Dann wird es möglich, diese Eingangs-/Ausgangsschaltung mit anderen Eingangs-/Ausgangsschaltungen zu verbinden, so daß eine Erweiterung leicht gemacht werden kann.
Es wird beispielhaft Bezug genommen auf die beiliegenden Zeichnungen, in denen zeigen:
Fig. 1 ein Schaltdiagramm, welches eine erste Ausführungsform der vorliegenden Erfindung zeigt,
Fig. 2 ein Schaltdiagramm, welches ein Beispiel eines programmierbaren Wählers zeigt, der bei der ersten Ausführungsform verwendet wird,
Fig. 3 ein Schaltdiagramm, welches ein weiteres Beispiel des programmierbaren Wählers zeigt, der bei der ersten Ausführungsform verwendet wird,.
Fig. 4a und 4B ein Schaltdiagramm und ein Arbeitszeitdiagramm einer Niedrigpegel-Sensorschaltung, die ein Anwendungsbeispiel der ersten Ausführungsform ist,
Fig. 5A und 5B ein Schaltdiagramm und ein Arbeitszeitdiagramm einer Hochpegel-Sensorschaltung, welche ein weiteres Anwendungsbeispiel der ersten Ausführungsform ist,
Fig. 6A und 6B ein Schaltdiagramm und ein Arbeitszeitdiagramm einer Flankenabfall-Erfassungsschaltung, welche ein weiteres Anwendungsbeispiel der ersten Ausführungsform ist,
Fig. 7A und 7B ein Schaltdiagramm und ein Arbeitszeitdiagramm einer Flankenanstiegs-Erfassungsschaltung, die ein weiteres Anwendungsbeispiel der ersten Ausführungsform ist,
Fig. 8A und 8B ein Schaltdiagramm und ein Arbeitszeitdiagramm einer 1/2-Frequenzteilungs-Schaltung, die ein weiteres Anwendungsbeispiel der ersten Ausführungsform ist.
Fig. 9A und 9B ein Schaltdiagramm und ein Arbeitszeitdiagramm einer 1/4-Frequenzteilungs-Schaltung, die ein weiteres Anwendungsbeispiel der ersten Ausführungsform ist,
Fig. 10 ein Schaltdiagramm, welches eine zweite Ausführungsform der vorliegenden Erfindung zeigt,
Fig. 11 ein Schaltdiagramm, welches ein Beispiel der in der zweiten Ausführungsform verwendeten, dynamischen Wählerschaltung zeigt und
Fig. 12 ein Schaltdiagramm, welches ein herkömmliches Beispiel des programmierbaren Schaltelements zeigt.
Die Ausführungsformen der vorliegenden Erfindung werden nachstehend mit Bezug auf die beiliegenden Zeichnungen näher beschrieben.
Fig. 1 ist das Schaltdiagramm, das die erste Ausführungsform der vorliegenden Erfindung zeigt.
Die erste Ausführungsform umfaßt: einen Eingabeanschluß 1, drei Flipflops 2, 3 und 4 vom D-Typ als Speicherelemente, eine kombinatorische logische Schaltung 5, Wähler 6, 7, 8, 9 und 10 zum programmierbaren Wählen von Eingängen in die Flipflops 2, 3 und 4, Wähler 11 und 12 zum programmierbaren Wählen eines Eingangs in die kombinatorische logische Schaltung 5, einen Wähler 14 zum programmierbaren Wählen eines Ausgangs zu einem Ausgabeanschluß 13, und dergleichen.
Der Signaleingang in einen D-Eingabeanschluß des Flipflops 2 wird durch den Wähler 6 gewählt. Ein Signal von dem Eingabeanschluß 1, einem invertierten Ausgang des Flipflops 2 selbst und ein invertierter Ausgang eines anderen Flipflops 3 sind mit den drei Eingabeanschlüssen des Wählers 6 verbunden, wodurch eines dieser Signale nach Wunsch gewählt werden kann.
Ein Signaleingang in einen Takteingabeanschluß CK des Flipflops 2 wird durch den Wähler 7 gewählt. Ein Hochgeschwindigkeitstakt CLK1, ein Niedriggeschwindigkeitstakt CLK2 und dergleichen werden beispielsweise in den Wähler 7 eingegeben, wodurch eines dieser Signale nach Wunsch gewählt werden kann. Andere Beispiele dieser zwei Takte sind die, die eine gegenseitige Beziehung haben, bei denen die Frequenz die gleiche, aber phasenverschoben ist (einschließlich der Beziehung, daß sie von einander invertiert sind) und dergleichen.
Der Signaleingang in einen D-Eingabeanschluß des Flipflops 3 wird durch den Wähler 8 gewählt. Ein Ausgang Q von dem Flipflop 2 und der durch den Wähler 6 gewählte Ausgang sind mit den zwei Eingabeanschlüssen des Wählers 8 verbunden, wodurch eines dieser Signale nach Wunsch gewählt werden kann. Ein von dem Wähler 9 gewählter Ausgang ist mit einem Takteingabeanschluß CK des Flipflops 3 verbunden, wodurch einer der vorstehend erwähnten zwei Takte CLK1 und CLK2 nach Wunsch gewählt und eingegeben wird.
Bei dieser Ausführungsform ist die kombinatorische logische Schaltung 5 als logische AND-Schaltung ausgebildet, sie kann jedoch als logische OR-Schaltung, logische NOR-Schaltung oder dergleichen ausgebildet sein. Zwei in die kombinatorische logische Schaltung 5 eingegebene Signale werden durch den Wähler 11 bzw. den Wähler 12 gewählt. Ein Ausgang Q von dem Flipflop 2 und der invertierte Ausgang von dem gleichen Flipflop 2 sind mit den zwei Eingabeanschlüssen des Wählers 11 verbunden, wodurch eines dieser Signale nach Wunsch gewählt werden kann. Ein Ausgang Q von dem Flipflop 3 und ein invertierter Ausgangs von dem gleichen Flipflop 3 sind mit den beiden Eingabeanschlüssen des Wählers 12 verbunden, wodurch eines dieser Signale nach Wunsch gewählt werden kann.
Ein Ausgang von der kombinatorischen, logischen Schaltung 5 ist mit einem D-Eingabeanschluß des Flipflops 4 verbunden. Ein durch den Wähler 10 gewählter Ausgang ist mit dem Takteingabeanschluß CK des Flipflops 4 verbunden, wodurch einer der beiden Takte CLK1 und CLK2 nach Wunsch gewählt und eingegeben werden kann.
Ein Signalausgang zum Ausgabeanschluß l3 wird durch den Wähler 14 gewählt. Das Signal von dem Eingabeanschluß 1, der Ausgang Q von dem Flipflop 2, der Ausgang von der kombinatorischen, logischen Schaltung 5 und der Ausgang Q von dem Flipflop 4 sind mit den vier Eingabeanschlüssen des Wählers 14 verbunden, wodurch eines dieser Signale nach Wunsch gewählt werden kann.
Fig. 2 ist ein Schaltdiagramm, das ein Beispiel des programmierbaren Wählers zeigt.
Dieser Wähler ist ein Wähler mit zwei Eingängen, der aus zwei MOS-Transistoren 15 und 16 von N-Kanaltyp besteht. Ein Signal A ist mit der Eingangsseite des einen Transistors 15 verbunden, während ein Signal B mit der Eingangsseite des anderen Transistors 16 verbunden ist, und die Ausgangsseiten der zwei Transistoren sind gemeinsam verbunden. Einer der beiden Transistoren wird durch Programmierung in den leitfähigen Zustand gebracht, wodurch eines der Eingangssignale A und B als Ausgang C gewählt wird.
Fig. 3 ist ein Schaltdiagramm, das ein weiteres Beispiel des programmierbaren Wählers zeigt.
Dieser Wähler ist ein Wähler mit zwei Eingängen, der aus drei logischen NAND-Gattern 17, 18 und 19 und einem Inverter 20 besteht. Bei dem NAND-Gatter 17 ist, wenn ein durch Invertierung eines Gattereingangs I durch den Inverter 20 erhaltenes Signal auf einem hohen Pegel liegt, das Gatter 17 geöffnet, wodurch ein Eingang A hindurchgeht. In dem NAND-Gatter 18 ist, wenn der Gattereingang I auf dem hohen Pegel liegt, das Gatter 18 geöffnet, wodurch der andere Eingang B hindurchgeht. Das NAND-Gatter 19 funktioniert als logische OR-Schaltung zum Umlegen eines Eingangs von dem NAND-Gatter 17 oder 18 in eine negative Logik, und einer der Eingänge wird in einen Ausgang C einer positiven Logik umgelegt. Der vorstehende Gattereingang I-kann durch Programmieren nach Wunsch eingestellt werden und, wenn der Gattereingang I auf den hohen Pegel eingestellt ist, ist das NAND-Gatter 17 geschlossen und das NAND-Gatter 18 geöffnet, wodurch der Eingang B gewählt wird. Im Gegensatz dazu ist, wenn der Gattereingang I auf dem niedrigen Pegel eingestellt ist, das NAND-Gatter 17 geöffnet und das NAND-Gatter 18 geschlossen, wodurch der Eingang A gewählt wird.
Bei den Ausführungsformen des Wählers wie in Fig. 2 und 3 gezeigt, wurden zwei Eingangswähler beschrieben, wenn jedoch die Anzahl der Gatterelemente oder Gatterschaltungen im gleichen Umfang erhöht wird wie die Anzahl der Eingänge, dann können in ähnlicher Weise Mehrfacheingangswähler wie ein Wähler mit drei Eingängen und ein Wähler mit vier Eingängen gebildet werden. Außerdem ist es möglich, daß ein Gatterelement aus komplementären Transfergattern, einschließlich eines MOS-Transistors vom N-Kanaltyp und eines MOS-Transistors vom P-Kanaltyp, gebildet wird.
Ein Anwendungsbeispiel einer Eingangs-/Ausgangsschaltung, die durch die Verwendung der ersten Ausführungsform gebildet wird, wird nachstehend gezeigt.
Fig. 4A und 4B sind das Eingangssignal-Niedrigpegelsensorschaltdiagramm 4A und das Arbeitszeitdiagramm 4B davon. Bei dem Schaltdiagramm 4A ist der Wähler selbst nicht gezeigt, aber das von dem Wähler gezeigte Ergebnis ist gezeigt.
Der Takt CLK2, der durch Invertieren des Takts CLK1 erhalten wird, der in die Takteingabeanschlüsse CK der Flipflops 2 und 3 eingegeben wird, wird in den Takteingabeanschluß CK des Flipflops 4 eingegeben. Ein in den Eingabeanschluß 1 eingegebenes Signal IN wird in den D-Eingabeanschluß des Flipflops 2 eingegeben, und dessen Ausgang Q wird in einen D-Eingabeanschluß der Flipflops 3 in der nächsten Stufe eingegeben. Die invertierten Ausgänge des Flipflops 2 und 3 werden zusammen in die kombinatorische, logische Schaltung 5 eingegeben, und ein logisches AND davon wird in einen D-Eingabeanschluß des Flipflops 4 eingegeben. Ein Ausgang OUT von dem Ausgangsanschluß 13 wird durch Wählen eines Ausgangs von dem Flipflop 4 erhalten.
Wie in Fig. 4B gezeigt wird bei dieser Eingangs-/Ausgangsschaltung der Niedrigpegel nur, wenn das Eingangssignal IN 1,5 Takte lang oder mehr bei dem Niedrigpegel gehalten wird, durch den Ausgang OUT durch die Schiebefunktionen der Flipflops 2, 3 und 4 gefühlt. Wenn das Eingangssignal IN weniger als 1,5 Takte lang auf dem Niedrigpegel gehalten wird, fühlt der Ausgang OUT den Niedrigpegel nicht, und das Eingangssignal IN wird dann als Rauschen betrachtet und kann beseitigt werden.
Fig. 5A und 5B sind das Eingangssignal-Hochpegelsensor- Schaltdiagramm 5A und das Arbeitszeitdiagramm 5B, welches dessen Arbeiten zeigt.
Die Schaltungsanordnung davon ist ähnlich der, die in Fig. 4A gezeigt ist, mit der Ausnahme, daß die Eingänge in die kombinatorische, logische Schaltung 5 die Ausgänge Q von den Flipflops 2 und 3 sind.
Wie in Fig. 5B gezeigt wird bei dieser Eingangs-/Ausgangsschaltung der Hochpegel nur, wenn das Eingangssignal IN 1,5 Takte lang oder mehr bei dem Hochpegel gehalten wird, durch den Ausgang OUT durch die Funktionen der Flipflops 2, 3 und 4 gefühlt. Wenn das Eingangssignal IN weniger als 1,5 Takte lang auf dem Hochpegel gehalten wird, fühlt der Ausgang OUT den Hochpegel nicht, und das Eingangssignal IN wird dann als Rauschen betrachtet und kann beseitigt werden.
Fig. 6A und 6B sind das Eingangssignalflankenabfall-Erfassungsschaltdiagramm 6A und das Zeitdiagramm 6B, das dessen Arbeiten zeigt.
Auch bei dieser Schaltung sind die Flipflops 2 und 3 zur Bildung einer Schiebeschaltung miteinander verbunden. Beide, der invertierte Ausgang des Flipflops 2 und der Ausgang Q des Flipflops 3 werden gewählt und in zwei Eingabeanschlüsse der kombinatorischen, logischen Schaltung 5 eingegeben, und ein logisches AND davon wird an den Ausgabeanschluß 13 ausgegeben. Was die Einstelleingänge S für die Flipflops 2 und 3 betrifft, wird, falls eine solche Anordnung verwendet wird, daß die beiden Flipflops miteinander verbunden sind und der Einstelleingang von außen an die Flipflops angelegt wird, bevorzugt, daß der Einstelleingang verwendet werden kann, um den Ausgang OUT zu einem anfänglichen Zeitpunkt wie "Strom eingeschaltet" und für einen Freigabeeingang während des Betriebs zu sperren.
Wie in Fig. 6B gezeigt kann bei dieser Eingangs-/Ausgangsschaltung, wenn sich der Einstelleingang auf dem hohen Pegel befindet, der Ausgang OUT während eines Takts von dem Zeitpunkt, an dem der niedrige Pegel des Eingangssignals IN durch das Flipflop 2 bei der früheren Stufe verschoben wird, bis zu dem Zeitpunkt, an dem das Signal durch das Flipflop 3 zu der letzteren Stufe verschoben wird, durch die Schiebefunktionen der Flipflops 2 und 3 abgegeben werden.
Fig. 7A und 7B sind das Eingangssignalflankenanstiegs-Erfassungsschaltdiagramm 7A und das Zeitdiagramm 7B, das dessen Arbeiten zeigt.
Die Schaltungsanordnung davon ist identisch mit der, die in Fig. 6A gezeigt ist, mit der Ausnahme, daß der Ausgang Q aus dem Flipflop 2 und der invertierte Ausgang aus dem Flipflop 3 zwei Signaleingänge in die kombinatorische, logische Schaltung 5 sind und Rückstellanschlüsse der Flipflops 2 und 3 mit einander verbunden sind, so daß der Rückstelleingang von außen eingegeben werden kann. Wenn der Rückstelleingangsanschluß wie vorstehend beschrieben vorgesehen ist, dann wird bevorzugt, daß der Rückstelleingang verwendet werden kann, um den Ausgang OUT zu einem anfänglichen Zeitpunkt wie "Strom eingeschaltet" und für einen Freigabeeingang während des Betriebs zu sperren.
Wie in Fig. 7B gezeigt kann bei dieser Eingangs-/Ausgangsschaltung, wenn sich der Rückstelleingang auf dein hohen Pegel befindet, der Ausgang OUT während eines Takts von dem Zeitpunkt, an dem der hohe Pegel des Eingangssignals IN durch das Flipflop 2 bei der früheren Stufe verschoben wird, bis zu dem Zeitpunkt, an dem das Signal durch das Flipflop 3 zu der letzteren Stufe verschoben wird, durch die Schiebefunktionen der Flipflops 2 und 3 abgegeben werden.
Fig. 8A und 8B sind das Schaltdiagramm 8A einer 1/2 Frequenz-Teilungsschaltung des Takts CLK1 und das Zeitdiagramm 8B, das dessen Arbeiten zeigt.
Diese Teilungsschaltung hat eine solche Anordnung, daß beim Flipflop 2 sein invertierter Ausgang zu dessen D- Eingabeanschluß zurückgegeben und der Ausgang Q an den Ausgabeanschluß 13 ausgegeben wird. Indem dies durchgeführt wird, kann der Takt CLK1 in 1/2 wie in Fig. 8B gezeigt geteilt werden.
Fig. 9A und 9B sind das Schaltdiagramm 9A einer 1/4 Frequenz-Teilungsschaltung des Takts CLK1 und das Zeitdiagramm, das dessen Arbeiten zeigt.
Diese Teilungsschaltung hat eine solche Anordnung, daß ein und derselbe Takt CLK1 in die Takteingabeanschlüsse CK der beiden Flipflops 2 und 3 eingegeben wird, der invertierte Ausgang des Flipflops 3 in den D-Eingabeanschluß des Flipflops 2 eingegeben wird und der Ausgang Q von dem Flipflop 2 in den D-Eingabeanschluß des Flipflops 3 eingegeben wird. Der Ausgang Q von dem Flipflop 3 wird an den Ausgabeanschluß 13 ausgegeben. Indem dies durchgeführt wird, kann der Takt CLK1 in 1/4 wie in Fig. 9B gezeigt geteilt werden.
Wie vorstehend beschrieben kann bei der ersten Ausführungsform durch die Verwendung des programmierbaren Wählers die Eingangsschaltung oder die Ausgangsschaltung zur direkten Verarbeitung des Eingangssignals oder des Ausgangssignals nach Wunsch konstruiert werden. Folglich kann das Eingangssignal von dem Eingabeanschluß oder das Ausgangssignal in den Ausgabeanschluß durch die kürzeste Verdrahtung verarbeitet werden, so daß die Arbeitsgeschwindigkeit erhöht werden kann. Obgleich sie "programmierbar" ist, ist die Anordnung für eine Eingangs-/Ausgangsschaltung geeignet, und der Vergeudungsgrad ist gering. Deshalb kann diese Ausführungsform kleiner, was den benutzten Raum anbetrifft, ausgebildet werden als in dem Fall, in dem die Eingangs-/Ausgangsschaltung durch die Verwendung von programmierbaren Schaltelementen gebildet ist, so daß die Arbeitsgeschwindigkeit auf eine hohe Geschwindigkeit erhöht werden kann und die Nutzungseffizienz der Elemente verbessert werden kann.
Fig. 10 zeigt eine zweite Ausführungsform des Schaltdiagramms gemäß der vorliegenden Erfindung, bei der die Erweiterung leicht gemacht wird.
Ähnlich wie bei der ersten Ausführungsform werden gemäß dieser zweiten Ausführungsform bei der programmierbaren Eingangs-/ Ausgangsschaltung, die den einen Eingabeanschluß 1, die drei Flipflops 2, 3 und 4 des D-Typs, die eine kombinatorische, logische Schaltung 5, die acht Wähler 6, 7, 8, 9, 10, 11, 12 und 14 und den Ausgabeanschluß 13 umfaßt, einen Eingabeanschluß 21 von einer angrenzenden Eingangs-/Ausgangsschaltung (Eingangs-/Ausgangsblock: IOB), eine dynamische Wählerschaltung 22 zur Lieferung eines Signals (c), das ausgewählt ist aus Signalen, einschließlich eines Signals (A) eingegeben aus dem Eingabeanschluß 21 und eines Signals (B) eingegeben aus dem Eingabeanschluß 1 an den Wähler 6 zum Wählen eines Eingangs D des Flipflops 2, einen parallel-seriell schaltenden Anschluß 23 zur Eingabe eines Signals (S) zum Schalten der dynamischen Wählerschaltung 22 und einen Ausgabeanschluß 24 zur Ausgabe eines Ausgangssignals von dem Flipflop 2 in den anderen angrenzenden IOB weiterhin hinzugefügt sind.
Ein Signaleingang in einen der drei Eingabeanschlüsse des Wählers 6 wird durch die dynamische Wählerschaltung 22 vorgewählt. Ein Ausgangssignal von dem angrenzenden IOB und ein Eingangssignal von dem Eingabeanschluß 1 sind mit den beiden Eingabeanschlüssen A und B der dynamischen Wählerschaltung 22 verbunden, wodurch nach Wunsch gewählt werden kann, ob die Eingangs-/Ausgangsschaltungen in Parallelzuständen unabhängig voneinander oder in seriellen Zuständen miteinander verbunden verwendet werden in Übereinstimmung mit dem Zustand des Schaltsignals S, das von dem parallel-seriellen Anschluß 23 eingegeben wird.
Fig. 11 ist ein Schaltdiagramm, das ein Beispiel der dynamischen Wählerschaltung 22 zeigt.
Diese dynamische Wählerschaltung 22 ist ein Wähler mit zwei Eingängen, der aus zwei MOS-Transistoren 25, 26 vom N-Kanaltyp und einem Inverter 27 besteht. Das Signal A ist mit der Eingangsseite des einen Transistors 25 verbunden, während das Signal B mit der Eingangsseite des anderen Transistors 26 verbunden ist, wodurch die Ausgangsseiten C der Transistoren gemeinsam verbunden sind. Einer der Transistoren 25 und 26 wird in den leitfähigen Zustand und der andere in den nichtleitfähigen Zustand gebracht entweder durch das Schaltsignal S oder ein Signal, das durch die Invertierung des Schaltsignals S durch den Inverter 27 erhalten wird, wodurch einer der Eingänge A und B in den Ausgang C umgelegt wird.
Bei dieser Ausführungsform kann als das Eingangssignal in das erste Flipflop 2 in der ersten Stufe der Ausgang von dem angrenzenden IOB auch eingegeben werden, so daß die Erweiterung durch die serielle Verbindung der Eingangs-/Ausgangsschaltung leicht gemacht werden kann. Übrigens ist das Speicherelement, in das der Ausgang von dem angrenzenden IOB eingebbar ist, nicht auf dies beschränkt, und die Flipflops 3 und 4 bei den Stufen ab der zweiten Stufe oder bei der letzten Stufe können verwendet werden. Außerdem können zwei oder mehr unterschiedliche Signale in zwei oder mehr Speicherelemente eingebbar gemacht werden.
Außerdem kann bei dieser Ausführungsform der Ausgang von der angrenzenden IOB direkt in das Speicherelement eingegeben werden und kann durch den programmierbaren Wähler 6 eingegeben werden, so daß der Bereich für das Wählen der in das Speicherelement eingegebenen Eingangssignale groß ist. Übrigens kann der Ausgang aus dem angrenzenden IOB direkt in das Speicherelement eingegeben werden, nicht durch den Wähler 6.
Außerdem ist bei dieser Ausführungsform der Ausgang zu dem anderen angrenzenden IOB von dem Flipflop 2 selbst ausgebbar, in das der Ausgang von dem angrenzenden IOB eingegeben werden kann, so daß die Erweiterung leicht gemacht wird. Übrigens ist das Speicherelement zur Ausgabe des Signals an den anderen angrenzenden IOB nicht darauf beschränkt, und die Flipflops 3 und 3 bei den Stufen von der zweiten Stufe an, oder bei der letzten Stufe können verwendet werden. Außerdem können zwei oder mehr Speicherelemente dazu gebracht werden, solche Signale auszugeben.
Übrigens ist die vorliegende Erfindung nicht auf die Schaltungen der vorstehenden Ausführungsformen beschränkt, und eine Schaltung mit einer solchen Anordnung kann nach Wunsch verwendet werden, bei der die Schaltung mit einem oder mehreren Ausgabeanschlüssen, einem oder mehreren Speicherelementen wie Flipflops, einem oder mehreren programmierbaren Wählern und einer oder mehreren kombinatorischen, logischen Schaltungen darin vorgesehen ist, wodurch beispielsweise ein Signalausgang zum Ausgabeanschluß durch den Wähler aus Signalen, einschließlich eines Signals von dem Eingabeanschluß, eines Signals von einem Ausgabeanschluß des Flipflops des D-Typs und eines Signals von einem Ausgabeanschluß der kombinatorischen, logischen Schaltung ausgewählt werden kann. Außerdem kann ein Signaleingang in den D-Eingabeanschluß des Flipflops des D-Typs durch den Wähler aus Signalen, einschließlich eines Signals von dem Ausgabeanschluß von ihm selbst, eines Signals von dem Eingabeanschluß, eines Signals von der kombinatorischen, logischen Schaltung und eines Signals von dem Ausgabeanschluß von einen anderen Flipflop des D-Typs ausgewählt werden. Außerdem kann eine solche Anordnung verwendet werden, bei der ein Signaleingang in die kombinatorische, logische Schaltung durch den Wähler aus Signalen, einschließlich eines Signals aus dem Ausgabeanschluß der anderen kombinatorischen, logischen Schaltung, eines Signals aus dem Eingabeanschluß und eines Signals aus dem Ausgabeanschluß des Flipflops des D-Typs ausgewählt werden kann.
Außerdem kann ein Takteingang in das Flipflop des D-Typs nach Wunsch aus einem Signal von dem Ausgabeanschluß von ihm selbst zusätzlich zu einem Takteingang von außen gewählt werden.

Claims

1. Programmierbare logische Schaltung, welche folgendes umfaßt:

mindestens einen Eingabeanschluß (1),

mindestens zwei getaktete Speicherelemente (2, 3, 4),

mindestens eine kombinatorische logische Schaltung (5),

mindestens einen Ausgabeanschluß (13) und

mindestens zwei programmierbare Wähler (6, 7, 8, 9, 10, 11, 12, 14)

dadurch gekennzeichnet, daß

die programmierbare logische Schaltung eine Eingangs-/Ausgangsschaltung ist, die mit einem Eingabeanschluß oder einem Ausgabeanschluß einer integrierten Schaltung verbunden ist und eine solche Konfiguration aufweist, daß ein erster Wähler (6) angeordnet ist, um ein Eingangssignal zu der Schaltung und ein Ausgangssignal von einer Kette von mindestens ersten und zweiten Speicherelementen (2, 3) zu empfangen, wobei die ersten und zweiten Speicherelemente (2, 3) in einer versetzten Konfiguration mit dem zweiten Wähler (8) dazwischen angeordnet sind, das erste Speicherelement (2) ein Ausgangssignal von dem ersten Wähler (6), das zweite Speicherelement (3) ein Ausgangssignal von dem zweiten Wähler (8) und die kombinatorische, logische Schaltung (5) Signale empfängt, die von den Ausgangssignalen der Kette von Speicherelementen (2, 3) abgeleitet sind, ein Ausgangswähler (14) angeordnet ist, um die Eingangssignale direkt zu empfangen, wobei das Ausgangssignal von der kombinatorischen logischen Schaltung (5) und ein vorhergehendes Ausgangssignal von der Kette (2, 3) in einem weiteren Speicherelement (4) gespeichert sind.

2. Programmierbare Eingangs-/Ausgangsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Wähler (6) ein Signal von den das Eingangssignal enthaltenden Signalen, ein Ausgangssignal des ersten Speicherelements (2) und ein Ausgangssignal des zweiten Speicherelements (3) auswählt.

3. Programmierbare Eingangs-/Ausgangsschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jedes der getakteten Speicherelemente (2, 3, 4) durch eines von einer Vielzahl von Taktsignalen (CLK1, CLK2), welche für jedes Speicherelement einzeln durch zusätzliche Wähler (7, 9, lO) ausgewählt werden, getaktet ist.

4. Programmierbare Eingangs-/Ausgangsschaltung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß der zweite Wähler (8) ein Signal aus ein Ausgangssignal von dem ersten Speicherelement (2) und ein Ausgangssignal von dem ersten Wähler (6) enthaltenden Signalen auswählt.

5. Programmierbare Eingangs-/Ausgangsschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein weiterer Wähler (11) eines von einer Vielzahl von Ausgangssignalen des ersten Speicherelements (2) auswählt und das ausgewählte Signal der kombinatorischen logischen Schaltung (5) zuführt.

6. Programmierbare Eingangs-/Ausgangsschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Ausgangswähler (l4) weiterhin ein Ausgangssignal direkt von dem ersten Speicherelement (2) empfängt.

7. Programmierbare Eingangs-/Ausgangsschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Eingangssignal ein an dem Eingangsanschluß (1) empfangenes Eingangssignal ist.

8. Programmierbare Eingangs-/Ausgangsschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß sie weiterhin eine dynamische Wählschaltung (22) umfaßt, welche das Eingangssignal durch Auswählen aus Signalen liefert, welche mindestens ein Ausgangssignal von einer anderen Eingangs-/Ausgangsschaltung und ein am Eingabeanschluß (1) empfangenes Signal umfassen, und ein Ausgangssignal von dem ersten Speicherelement (2) einer anderen Eingangs-/Ausgangsschaltung zugeführt werden kann.