DE3855718T2

DE3855718T2 - Ubertragungssystem zwischen Prozessoren in einem Nachrichtenverarbeitungssystem mit Übertragung zwischen Ausführungsprozessoren während Übertragung zwischen anderen Prozessoren

Info

Publication number: DE3855718T2
Application number: DE3855718T
Authority: DE
Inventors: Akiro C O Nec Corporatio Jippo
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1987-05-16
Filing date: 1988-05-16
Publication date: 1997-07-24
Anticipated expiration: 2008-05-17
Also published as: EP0291907A2; AU1617888A; DE3855718D1; AU597824B2; EP0291907A3; JPH0564828B2; CA1297200C; JPS63284660A; EP0291907B1; US5432915A

Description

Die vorliegende Erfindung betrifft Nachrichtenverarbeitungssysteme und insbesondere die Übertragungssteuerung zwischen Prozessoren in derartigen Nachrichtenverarbeitungssystemen.
Nach dem bisherigen Stand der Technik weist ein bekanntes Nachrichtenverarbeitungssystem eine erste Prozessorgruppe und eine zweite Prozessorgruppe aus einer Mehrzahl von Ausführungsprozessoren (EPUs) auf. Die erste Prozessorgruppe weist einen Steuerprozessor und einen Ein-Ausgabe(E/A-)Prozessor auf. Der Steuerprozessor führt die Betriebsmittelverwaltung des Nachrichtenverarbeitungssystems durch. In einem weiteren Fall führt der Steuerprozessor auch das Übersetzen und Binden von Anwenderprogrammen durch. Der E/A- Prozessor wird zum Steuern der Datenübertragung von und an eine E/A-Vorrichtung verwendet. Die erste Prozessorgruppe ist über eine erste Systemsteuerung oder eine Speichersteuerung mit einem Steuerspeicher und über die erste Systemsteuerung und eine zweite Systemsteuerung oder eine zweite Speichersteuerung mit einem Operationsspeicher verbunden.
Der Steuerspeicher speichert Steuerprogramme und der Operationsspeicher speichert eine große Menge an Daten, die von den mehreren EPUs verarbeitet werden sollen.
Die mehreren EPUs der zweiten Prozessorgruppe sind durch die zweite Systemsteuerung mit dem Operationsspeicher verbunden und führen mit hoher Verarbeitungsgeschwindigkeit Aufgaben oder Prozesse aus, während sie über die zweite Systemsteuerung Lesen und Schreiben von Daten für die Operationsspeicher durchführen.
Beim Betrieb des Nachrichtenverarbeitungssystems ist eine Übertragung zwischen Prozessoren in der ersten Prozessorgruppe, zwischen zwei EPUs in der zweiten Prozessorgruppe und zwischen einem Prozessor in der ersten Prozessorgruppe und einem EPU in der zweiten Prozessorgruppe erforderlich. Folglich hat das Nachrichtenverarbeitungssystem ein Übertragungssystem zwischen Prozessoren, das eine von diesen Prozessoren in den ersten und den zweiten Prozessorgruppen gemeinsam verwendete Übertragungseinrichtung aufweist. Die Übertragung zwischen einem ersten und einem zweiten dieser Prozessoren kann durch die Übertragungseinrichtung bewerkstelligt werden. Das heißt, der erste Prozessor überträgt als ein Quellprozessor Übertraqungsinformation an die Übertragungseinrichtung. Die Übertragungsinformation weist eine Nachricht und eine Zieladresse auf, welche den zweiten Prozessor repräsentiert. Der zweite Prozessor bestimmt die Zieladresse und verarbeitet die Nachricht als ein Empfangsprozessor. Der Empfangsprozessor sendet nach Verarbeiten der Nachricht über die Übertragungseinrichtung ein Antwortsignal an den Quellprozessor. Auf diese Weise wird die Übertragung abgeschlossen.
Als Übertragungseinrichtung verwendet ein bekannter Typ erste und zweite jeweils in den ersten und zweiten Systemsteuerungen vorgesehene Busse und einen dritten Bus, der die ersten und zweiten Busse verbindet. Die erste Prozessorgruppe und die zweite Prozessorgruppe sind jeweils mit den ersten und zweiten Bussen verbunden. In dieser Art der Übertragungseinrichtung werden die Übertragungsinformation und das Antwortsignal über die ersten, die zweiten und/oder die dritten Busse zwischen dem Quellprozessor und dem Empfangsprozessor Übertragen.
Eine weitere Art von Übertragungseinrichtung weist neben den Bussen einen Nachrichtenspeicher oder eine Mailbox zum Speichern der Nachricht von dem Quellprozessor auf. Die Busse werden verwendet, um nicht die Nachricht, sondern allein die Zieladresse zu Übertragen. Der Empfangsprozessor mit der Zieladresse liest nach Bestimmen der Zieladresse die Nachricht aus dem Nachrichtenspeicher.
Bei Verwendung einer der beiden oben beschriebenen zwei Arten von Übertragungseinrichtung besteht ein Konkurrenzproblern zwischen den Übertragungsanfragen von diesen Prozessoren. Das heißt, daß wenn eine Übertragung zwischen einem ersten und einem zweiten dieser Prozessoren durchgeführt wird, oft eine Übertragungsanfrage in einem dritten der Prozessoren auftritt. Um ein Konkurrenzproblem zwischen den Übertragungsanfragen zu lösen, hat das Übertragungssystern zwischen Prozessoren eine Sperreinrichtung zur Zulassungssteuerung des Nachrichtenübertragungsrechts. Wenn ein Prozessor die Erlaubnis hat und die Übertragung zwischen Prozessoren mit einem anderen Prozessor durchführt, sperrt die Sperreinrichtung die Erlaubnisausgabe an die anderen Prozessoren, um alle anderen Prozessoren am Aussenden von Übertragungsinformation an die Übertragungseinrichtung zu hindern. Die Sperreinrichtungen werden üblicherweise im Steuerspeicher vorgesehen.
Ansprechend auf eine Sperranforderung von einem bestimmten dieser Prozessoren, der während einem Warte- oder Anfangszustand, in dem keine Übertragung zwischen Prozessoren durchgeführt wird, zuerst die Übertragung anfordert, gibt die Sperreinrichtung die Erlaubnis an den bestimmten Prozessor aus und sperrt die Erlaubnisausgabe, um alle anderen Prozessoren am Aussenden von Übertragungsinformation an die Übertragungseinrichtung zu hindern. Das heißt, wenn der bestimmte Prozessor die Erlaubnis hat, hält die Sperreinrichtung die Information, daß der bestimmte Prozessor die Erlaubnis hat und gibt ansprechend auf die Sperranforderung von jedem der anderen Prozessoren eine Nicht-Erlaubnis aus.
Nach Empfang der Erlaubnis von der Sperreinrichtung führt der bestimmte Prozessor als der Quellprozessor in der oben beschriebenen Weise die Übertragung über die Übertragungseinrichtung mit einem gewünschten der Prozessoren, der der Empfangsprozessor genannt wird, durch. Dann erzeugt der bestimmte Prozessor, wenn er das Antwortsignal von dem Empfangsprozessor empfängt, ein Übertragungsbeendigungssignal oder eine Entsperranforderung für die Sperreinrichtung.
Ansprechend auf die Entsperranforderung von dem bestimmten Prozessor entsperrt die Sperreinrichtung die Erlaubnisausgabe, dann stellt die Sperreinrichtung den Anfangs- oder Wartezustand wieder her.
In dem Übertragungssystem zwischen Prozessoren, wie oben beschrieben, sperrt die Sperreinrichtung die Erlaubnisausgabe, wenn zwischen einem ersten und einem zweiten dieser Prozessoren eine Übertragung durchgeführt wird. Folglich können die anderen Prozessoren keine Übertragung zwischen Prozessoren durchführen.
Andererseits ist es oft notwendig, Synchronisierung herzustellen und Übertragung zwischen EPUs durchzuführen, die Parallelverarbeitung durchführen. Jedoch kann die Übertragung zwischen EPUs nicht durchgeführt werden, wenn die Sperreinrichtung die Erlaubnisausgabe durch eine vorherige Sperranforderung von einem anderen Prozessor sperrt. Dies führt zu einer Herabsetzung der Leistung von EPUs und erniedrigt den Durchsatz des Nachrichtenverarbeitungssystems.
COMPUTER TECHNOLOGY REVIEW, Bd. VI, Nr. 3, 1986, Los Angeles, USA, S. 51-59, L. Zsothar, "Bus hierarchy facilitates parallel processing in 32-bit-multi-computer" offenbart ein Parallelverarbeitungssystem, das mehrere durch gemeinsame Busse miteinander verbundene Knoten aufweist, wobei jeder der Knoten CPU, Lokalspeicher und E/A-Vorrichtung aufweist. Es ist jedem Knoten möglich, über den gemeinsamen Bus und den mit dem gemeinsamen Bus verbundenen lokalen Bus auf den gemeinsamen Speicher zuzugreifen und über den gemeinsamen Bus auf die E/A-Vorrichtung oder den Lokalspeicher in anderen Knoten zuzugreifen. Das System hat ein gemeinsames Sperrelement zum Steuern des Betriebsmittelzugriffs über den gemeinsamen Bus. Wenn die angeforderte Quelle belegt ist, reiht die Sperr-Hardware die Anforderung in die Warteschlange ein.
Folglich ist es eine Aufgabe der vorliegenden Erfindung, ein Übertragungssystem zwischen Prozessoren zur Verwendung in einem Nachrichtenverarbeitungssystem zur verfügung zu stellen, welches einen Steuerprozessor, einen E/AProzessor und mehrere EPUs aufweist, wobei die übertragung zwischen Prozessoren zwischen EPUs begonnen werden kann, selbst wenn einer der Steuerprozessoren und der E/A-Prozessoren mit einem anderen dieser Prozessoren eine Übertragung durchführt.
Diese Aufgabe wird mit einem Übertragungssystem zwischen Prozessoren, das die Merkmale des Patentanspruchs 1 aufweist, gelöst.
Wenn gemäß einem Aspekt der dritte Empfangsprozessor einer der ersten Prozessorgruppe ist, erzeugt der dritte Empfangsprozessor beim Empfang der dritten verbindungsinformation die erste Sperranforderung. Während, wenn der dritte Quellprozessor einer der ersten Prozessorgruppe ist, der dritte Quellprozessor die erste Erlaubnis zusätzlich zu der dritten Erlaubnis hat.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist eine Blockdiagrammansicht eines Nachrichtenverarbeitungssystems mit einem Übertragungssystem zwischen Prozessoren gemäß einer Ausführungsform der vorliegenden Erfindung;
Fig. 2 - 5 sind Ansichten, die verschiedene Betriebsbeispiele für die von Prozessoren in der Ausführungsform von Fig. 1 durchgeführte Übertragung zwischen Prozessoren darstellen;
Fig. 6 ist eine ähnliche Blockdiagrammansicht wie Fig. 1, die ein Übertragungssystem zwischen Prozessoren gemäß einer weiteren Ausführungsform darstellt;
Fig. 7 - 10 sind Ansichten, die verschiedene Betriebsbeispiele für die von Prozessoren in der Ausführungsform von Fig. 6 durchgeführte Übertragung zwischen Prozessoren darstellen;
Fig. 11 ist eine ähnliche Blockdiagrammansicht wie Fig. 1, die ein Übertragungssystem zwischen Prozessoren gemäß noch einer weiteren Ausführungsform darstellt; und
Fig. 12 ist ein Blockdiagramm, das einen in der Ausführungsform von Fig. 11 verwendeten Halteschaltkreis darstellt.

Beschreibung bevorzuater Ausführungsformen:

Bezug nehmend auf Fig. 1 weist ein darin gezeigtes Nachrichtenverarbeitungssystem auf: eine erste Prozessorgruppe, die einen Steuerprozessor 10 und einen E/A-Prozessor 11 aufweist, und eine zweite Prozessorgruppe, die mehrere Ausführungsprozessoren (EPUs) aufweist. Vier EPUs 12, 13, 14 und 15, sind in der Ausführungsform gezeigt.
Die erste und die zweite Prozessorgruppe sind über eine erste Systemsteuerung 18 und eine zweite Systemsteuerung 19 mit einem Steuerspeicher 16 und einem Operationsspeicher 17 verbunden.
Das Nachrichtenverarbeitungssystem hat ein Übertragungssystem zwischen Prozessoren, um diesen Prozessoren 10 bis 15 zu ermöglichen, gegenseitige Übertragung durchzuführen. Das Übertragungssystem zwischen Prozessoren weist drei Übertragungseinrichtungen und drei Sperreinrichtungen zum jeweiligen Sperren der drei Übertragungseinrichtungen auf.
Als eine erste der drei Übertragungseinrichtungen wird die erste Systemsteuerung 18 mit einem ersten Bus 20 ausgestattet, mit dem der Steuerprozessor 10 und der E/A- Prozessor 11 gemeinsam jeweils über Schnittstellen 21 und 22 verbunden sind.
Die Übertragung zwischen den Prozessoren 10 und 11 in der ersten Prozessorgruppe wird über den ersten Bus 20 durchgeführt. Das heißt, daß einer der Prozessoren als ein Quellprozessor Übertragungsinformation an den ersten Bus 20 überträgt. Die Übertragungsinformation weist eine Nachricht zusammen mit einer Adresse des anderen Prozessors als Zieladresse für den ersten Bus 20 auf. Im Detail weist die Übertragungsinformation die Zieladresse, eine Quelladresse, die den Quellprozessor representiert, ein Befehl und einen Datensatz auf, die jeweils als ZIEL, QUELLE, BEFEHL und DA- TEN in einem Informationsregister in Fig. 12 gezeigt sind.
Die zweite Systemsteuerung 19 ist mit einem zweiten Bus 23 als eine zweite der drei Übertragungseinrichtungen versehen. Die EPUs 12 bis 15 sind gemeinsam jeweils über Schnittstellen 24, 25, 26 und 27 mit dem zweiten Bus 23 verbunden. Einer der EPUs überträgt als Quelle eine Nachricht und eine Zieladresse an den zweiten Bus 23, um eine Übertragung zwischen dem Quell-EPU und einem anderen EPU mit der Zieladresse durchzuführen.
Ferner haben die erste und die zweite Systemsteuerung 18 und 19 einen dritten Bus 28 als eine dritte der drei Übertragungseinrichtungen, die sich über eine Schnittstelle 29 zwischen den ersten und den zweiten Systemsteuerungen 18 und 19 erstreckt. Der dritte Bus 28 ist mit allen diesen Prozessoren 10 bis 15 jeweils über die Schnittstellen 21, 22, 24 - 26 und 27 verbunden. Die Übertragung wird zwischen einem Prozessor in der ersten Prozessorgruppe und einem EPU in der zweiten Prozessorgruppe derart durchgeführt, daß einer von ihnen als Quelle eine Nachricht und eine Zieladresse des anderen an den dritten Bus 29 überträgt.
Die drei Sperreinrichtungen sind als ein erster, ein zweiter und ein dritter Sperrschaltkreis 31, 32 und 33 zum jeweiligen Sperren des ersten, des zweiten und des dritten Busses 20, 23 und 28 gezeigt.
In der gezeigten Ausführungsform sind der erste und der dritte Sperrschaltkreis 31 und 33 auf einem Speicherbereich des Steuerspeichers 16 ausgebildet, während der zweite Sperrschaltkreis 32 auf einem Speicherbereich des Operationsspeichers 17 ausgebildet ist. Jedoch können diese ersten und dritten Sperrschaltkreise 31 und 33, wie durch die strichpunktierten Linienblöcke 31' und 33' in der Figur gezeigt, in der ersten Systemsteuerung 18 ausgebildet sein. Ähnlich kann der zweite Sperrschaltkreis 32 auch, wie durch einen strichpunktierten Linienblock 32' in der Figur gezeigt, in der zweiten Systemsteuerung 19 ausgebildet sein.
Nun wird unten unter Bezug auf Fig. 2 bis 5 eine Beschreibung gegeben, was Beispiele der Übertragung zwischen Prozessoren anbetrifft.
Bezug nehmend auf Fig. 2 erzeugt der Steuerprozessor 10 zuerst eine Sperranforderung, wenn eine Übertragungsanfrage für den E/A-Prozessor 11 in dem Steuerprozessor 10 auftritt. Die Sperranforderung wird über die Schnittstelle 21, die erste Systemsteuerung 18 und eine Schnittstelle 34 zwischen dem Steuerspeicher 16 und der ersten Systemsteuerung 18 an den ersten Sperrschaltkreis 31 geliefert Wenn der erste Bus 20 nicht gesperrt ist, gibt der Sperrschaltkreis 31 ein Erlaubnissignal an den Steuerprozessor 10 aus. Nach Ausgeben des Erlaubnissignals erzeugt der erste Sperrschaltkreis 31 ansprechend auf eine weitere von einem der anderen Prozessoren erzeugte Sperranforderung ein Nicht-Erlaubnissignal, bis eine Entsperranforderung von dem Steuerprozessor 10 geschickt wird. Nach Empfang des Erlaubnissignals überträgt der Steuerprozessor 10 als eine Quelle Übertragungsinformation an den ersten Bus 20. Die Übertragungsinformation weist eine Nachricht und eine Zieladresse auf, die den E/A-Prozessor 11 repräsentiert.
Wenn der E/A-Prozessor 11 die Übertragungsinformation auf dem ersten Bus 20 empfängt und die Zieladresse bestimmt, verarbeitet der E/A-Prozessor die Nachricht. Wenn er die Verarbeitung beendet, überträgt der E/A-Prozessor 11 ein Antwortsignal für den Steuerprozessor 10 an den ersten Bus 20.
Der Steuerprozessor 10 erzeugt nach Empfang des Antwortsignals über den ersten Bus 20 die Entsperranforderung. Auf diese Weise empfängt der erste Sperrschaltkreis 31 das Entsperrsignal und entsperrt dann den ersten Bus 20. Daraufhin ist der erste Sperrschaltkreis 31 in einem Wartezustand für eine weitere neue Sperranforderung.
Als nächstes wird unter Bezug auf Fig. 3 ein Beispiel beschrieben, bei dem zwei EPUs, zum Beispiel 12 und 13 die Übertragung zwischen Prozessoren durchführen. Der zweite Bus 23 und der zweite Sperrschaltkreis 32 werden bei der Übertragung zwischen Prozessoren verwendet.
Wenn in EPU 12 eine Übertragungsanfrage auftritt, wird von dem EPU 12 eine Sperranforderung über die Schnittstelle 24, die zweite Systemsteuerung 19 und eine Schnittstelle 35 zwischen dem Operationsspeicher 17 und der zweiten Systemsteuerung 19 an den zweiten Sperrschaltkreis 32 geschickt. Der zweite Sperrschaltkreis 32 gibt ein Erlaubnissignal für den EPU 12 aus, wenn der zweite Bus nicht gesperrt ist, aber er gibt ein Nicht-Erlaubnissignal aus, wenn der zweite Bus gesperrt ist. Nach Ausgeben des Erlaubnissignals lehnt der zweite Sperrschaltkreis 32 Sperranforderungen von allen anderen Prozessoren in der gleichen Weise wie oben in Verbindung mit dem ersten Sperrschaltkreis 31 beschrieben ab.
Wenn der EPU 12 das Erlaubnissignal von der zweiten Sperreinrichtung empfängt, überträgt der EPU 12 die Übertragungsinformation, welche eine Nachricht und eine Zieladresse, die den EPU 13 repräsentiert, aufweist, über die Schnittstelle 24 an den zweiten Bus 23. Der EPU 13 empfängt und dekodiert die Übertragungsinformation auf dem zweiten Bus 23 und bestimmt die Zieladresse. Dann verarbeitet der EPU 13 die Nachricht in der Übertragungsinformation und überträgt nach Abschluß der Verarbeitung ein Antwortsignal für den Quell-EPU 12 an den zweiten Bus 23. Wenn der Quell- EPU 12 über den zweiten Bus 23 das Antwortsignal vom EPU 13 empfängt, erzeugt der EPU 12 ein Entsperrsignal für den zweiten Sperrschaltkreis 32. Auf diese Weise wird der zweite Bus 23 von der zweiten Sperreinrichtung 32, die ihrerseits auf eine neue Sperranforderung von einem der EPUs wartet, entsperrt.
Bezug nehmend auf Fig. 4 wird eine Beschreibung gegeben, was die Übertragung zwischen Prozessoren anbetrifft, die zwischen ersten und zweiten Prozessorgruppen durchgeführt wird.
Wenn die Übertragungsanfrage zwischen Prozessoren für einen der Prozessoren, zum Beispiel den Steuerprozessor 10 in der ersten Prozessorgruppe, in einem der EPUs, zum Beispiel dem EPU 12 in der zweiten Prozessorgruppe, auftritt, erzeugt der EPU 12 eine Sperranforderung, die ihrerseits über die Schnittstelle 24, die zweite Systemsteuerung 19, die Schnittstelle 29, die erste Systemsteuerung 18 und die Schnittstelle 34 an den dritten Sperrschaltkreis 33 geschickt wird. Der dritte Sperrschaltkreis 33 gibt ein Erlaubnissignal für den EPU 12 aus, wenn der dritte Bus nicht gesperrt ist. Danach lehnt der dritte Sperrschaltkreis 33 eine weitere neue Sperranforderung ab, bis der dritte Sperrschaltkreis 33 ein Entsperrsignal von dem EPU 12 empfängt und den dritten Bus 28 entsperrt.
Nach Empfang des Erlaubnissignals vom dritten Sperrschaltkreis 33 überträgt der EPU 12 als eine Quelle Übertragungsinformation an den dritten Bus 28. Wenn der Steuerprozessor 10 eine Zieladresse in der Übertragungsinformation empfängt und als seine eigene Adresse bestimmt, erzeugt der Steuerprozessor 10 die Sperranforderung für den ersten Sperrschaltkreis 31, um den ersten Bus 20 zu sperren. Nach Empfang des Erlaubnissignals von dem ersten Sperrschaltkreis 31 verarbeitet der Steuerprozessor 10 die Nachricht in der empfangenen Übertragungsinformation und schickt ein Antwortsignal für den Quell-EPU 12 an den dritten Bus 28 und schickt nach Beendigung der Nachrichtenverarbeitung auch die Entsperranforderung an den ersten Sperrschaltkreis 31. Dann ist der erste Bus 20 entsperrt und ist daraufhin für jeden Prozessor in der ersten Prozessorgruppe benutzbar.
Während der Nachrichtenverarbeitung wird der Steuerprozessor 10 von keinem anderen Prozessor aufgefordert, eine Übertragung zu haben, weil die ersten und die dritten Busse 20 und 28 jeweils von den ersten und den dritten Sperrschaltkreisen 31 und 33 gesperrt sind. Folglich kann es der Steuerprozessor 10 vermeiden, an ihn selbst Übertragene Übertragungsinformation zu verlieren.
Wenn er das Antwortsignal vom Steuerprozessor 10 empfängt, erzeugt der EPU 12 die Entsperranforderung für den dritten Sperrschaltkreis 33, um den dritten Bus 28 zu entsperren.
Wenn der Steuerprozessor 10 daraufhin an den EPU 12 übertragen möchte, schickt der Steuerprozessor 10 die Sperranforderung an den dritten Sperrschaltkreis 33, um den dritten Bus zu sperren. Nach Empfang des Erlaubnissignals von dem dritten Sperrschaltkreis 33 erzeugt der Steuerprozessor 10 die Sperranforderung für den ersten Sperrschaltkreis 31, um den ersten Bus 20 zu sperren. Nach Empfang des Erlaubnissignals von dem ersten Sperrschaltkreis 31 überträgt der Steuerprozessor 10 als Übertragungsinformation eine Nachricht und eine Zieladresse, die den EPU 12 repräsentiert, an den dritten Bus 28. Dann empfängt und dekodiert der EPU 12 die Übertragungsinformation und verarbeitet die Nachricht. Nach Beendigung der Nachrichtenverarbeitung schickt der EPU 12 ein Antwortsignal für den Steuerprozessor 10 an den dritten Bus 28. Wenn der Steuerprozessor 10 das Antwortsignal empfängt, erzeugt der Steuerprozessor 10 das Entsperrsignal, welches an die ersten und die dritten Sperrschaltkreise 31 und 33 geschickt wird, um die ersten und die dritten Busse 20 und 28 zu entsperren.
Bezug nehmend auf Fig. 5 wird eine Beschreibung gegeben, was ein Beispiel anbetrifft, bei dem während der Übertragung zwischen einem Prozessor, zum Beispiel dem Steuerprozessor 10 in der ersten Prozessorgruppe, und einem EPU, zum Beispiel 12 in der zweiten Prozessorgruppe, eine Übertragungsanfrage zwischen zwei EPUs, zum Beispiel 13 und 14 in der zweiten Prozessorgruppe, auftritt.
Die Übertragung zwischen dem Steuerprozessor 10 und dem EPU 12 wird auf die Weise, wie oben in Verbindung mit Fig. 4 beschrieben, aufgebaut. Wenn die Übertragungsanfrage in dem EPU 13 während der Nachrichtenverarbeitung bei EPU 12 auftritt, erzeugt der EPU 13 eine Sperranforderung für den zweiten Sperrschaltkreis 32. Dann schickt der zweite Sperrschaltkreis 32 das Erlaubnissignal an den EPU 13, weil der zweite Sperrschaltkreis 32 nicht den zweiten Bus 23 sperrt. Folglich beginnt der EPU 13 die Übertragung zwischen Prozessoren mit EPU 14 in der gleichen Weise wie in Verbindung mit Fig. 3 beschrieben. Dann beendet der EPU 14 die Nachrichtenverarbeitung und überträgt ein Antwortsignal an den zweiten Bus 23. Ansprechend auf das Antwortsignal schickt der EPU 13 die Entsperranforderung an den zweiten Sperrschaltkreis 32, um den zweiten Bus 23 zu entsperren.
Es wird deutlich werden, daß die Übertragung zwischen Prozessoren zwischen zwei EPUs durchgeführt werden kann, selbst wenn ein weiterer EPU eine Übertragung mit einem Prozessor in der ersten Prozessorgruppe durchführt. Wenn ein EPU ferner als ein Quell-EPU eine Übertragung zu einem bestimmten der EPUs anfordert, der gerade eine Übertragung mit einem Prozessor in der ersten Prozessorgruppe durchführt, kann der Quell-EPU die Übertragungsinformation für den bestimmten EPU an den zweiten Bus 23, der nicht von dem zweiten Sperrschaltkreis 32 gesperrt ist, Übertragen. Jedoch kann der bestimmte EPU die Übertragungsinformation nicht empfangen, und die Übertragungsinformation geht verloren. Um das Verlorengehen der Übertragungsinformation zu vermeiden, kann jeder der EPUs 12 bis 15, wie bei 36 gezeigt, einen Halteschaltkreis aufweisen. Der Halteschaltkreis 36 weist eine Registereinrichtung auf, die die Übertragungsinformation als gehaltene Übertragungsinformation hält, welche über den zweiten Bus 23 bis zur Beendigung der vorangehenden Übertragung mit dem Prozessor in der ersten Prozessorgruppe empfangen wird. Nach der Beendigung kann der EPU die gehaltene Information verarbeiten.
Zurückkommend auf Fig. 1 hat jeder einzelne - der Steuerprozessor 10 und der E/A-Prozessor 11 - eine Anforderungserzeugungsschaltung 37 zum Erzeugen der Sperranforderung und der Entsperranforderung für die ersten und die dritten Sperrschaltkreise 31 und 33. Die Anforderungserzeugungsschaltung 37 empfängt und verarbeitet auch die Erlaubnis und die Nicht-Erlaubnis von den ersten und den dritten Sperrschaltkreisen 31 und 33. Jeder der Ausführungsprozessoren 12 bis 15 hat auch eine Anforderungserzeugungsschaltung 38 zum Erzeugen der Sperranforderung und der Entsperranforderung für die zweiten und die dritten Sperrschaltkreise 32 und 33. Die Anforderungserzeugungsschaltung 38 empfängt und verarbeitet auch die Erlaubnis und die Nicht-Erlaubnis von den zweiten und den dritten Sperrschaltkreisen 32 und 33. In der Figur zeigen gestrichelte Linien die Flüsse der Sperranforderung&sub1; der Entsperranforderung, des Erlaubnissignals und des Nicht-Erlaubnissignals an, die zwischen jedem der ersten bis dritten Sperrschaltkreise und jedem der Prozessoren in den ersten und den zweiten Prozessorgruppen übertragen werden.
Uns nun Fig. 6 zuwendend wird eine Beschreibung gegeben, was eine weitere Ausführungsform anbetrifft, wobei das Übertragungssystem zwischen Prozessoren eine andere Art der Übertragungseinrichtung verwendet, die neben der Bus- Einrichtung eine Nachrichtenspeicher- oder Mailbox-Einrichtung benutzt. In der weiteren Art der Übertragungseinrichtung wird die Mailbox benutzt, um durch einen Schreibvorgang eines Quellprozessors die Nachricht zu speichern, und die gespeicherte Nachricht wird von einem Empfangsprozessor mit der Zieladresse gelesen. Folglich überträgt die Bus-Einrichtung nur die Zieladresse ohne die Nachricht.
In der Figur werden ähnliche Teile durch die gleichen Referenznummern wie in Fig. 1 dargestellt, und die Beschreibung dazu wird zum Zwecke der Vereinfachung der Beschreibung weggelassen.
In der gezeigten Ausführungsform weist die Mailbox- Einrichtung eine erste, eine zweite und eine dritte Mailbox 41, 42 und 43 auf, die jeweils mit dem ersten, dem zweiten und dem dritten Bus 20, 23 und 28 ein Paar bilden.
Die erste und die dritte Mailbox 41 und 43 sind üblicherweise zusammen mit dem ersten und dem dritten Sperrschaltkreis 31 und 33 auf einem Speicherbereich in dem Steuerspeicher 16 ausgebildet, während die zweite Mailbox 42 zusammen mit dem zweiten Sperrschaltkreis 32 auf dem Speicherbereich in dem Operationsspeicher 17 ausgebildet ist. Jedoch können die ersten und die dritten Mailboxen 41 und 43 in der gleichen Weise wie die ersten und die dritten Sperrschaltkreise 31' und 33', wie in Fig. 1 gezeigt, in der ersten Systemsteuerung 18 vorgesehen werden. Ebenso kann die zweite Mailbox 42 auch in der zweiten Systemsteuerung 19 vorgesehen werden.
Die erste, die zweite und die dritte Mailbox 41 bis 43 werden benutzt, um Nachrichten gepaart mit Zieladressen zu speichern, die von Quellprozessoren jeweils an die ersten, die zweiten und die dritten Busse 20, 23 und 28 übertragen werden sollen. Deshalb sind die ersten, die zweiten und die dritten Mailboxen 41 bis 43 jeweils durch die ersten, die zweiten und die dritten Sperrschaltkreise 31 bis 33 mit den ersten, den zweiten und den dritten Bussen 20, 23 und 28 zusammengeschlossen.
Es wird deutlich werden, daß die Übertragung zwischen Prozessoren in der vorliegenden Ausführungsform, abgesehen von Nachrichtenschreiben und Lesen für die Mailbox- Einrichtung, auf die gleiche Weise wie in der ersten Ausführungsform durchgeführt werden kann.
Bezug nehmend auf Fig. 7 wird ein Beispiel ähnlich wie in Fig. 2 dargestellt, wobei die Übertragung zwischen dem Steuerprozessor 10 als einer Quelle und dem E/A-Prozessor 11 als einem Empfangsprozessor durchgeführt wird. Der Steuerprozessor 10 schickt zuerst die Sperranforderung an den ersten Sperrschaltkreis 31 und empfängt das Erlaubnissignal von dem ersten Sperrschaltkreis 31 auf die gleiche Weise wie in dem Beispiel von Fig. 2. Dann schreibt der Steuerprozessor 10 über die Schnittstelle 21, die erste Systemsteuerung 18 und die Schnittstelle 34 eine Nachricht in die erste Mailbox 41. Gleichzeitig überträgt der Steuerprozessor 10 eine Zieladresse, die den E/A-Prozessor 11 repräsentiert, ohne die Nachricht an den ersten Bus 20. Der E/A- Prozessor 11 führt ansprechend auf den Empfang der Zieladresse den Lesearbeitsgang für die in der ersten Mailbox 41 gespeicherte Nachricht durch. Danach wird der Betrieb in der gleichen Weise wie in dem Beispiel von Fig. 2 durchgeführt, und die Übertragung zwischen Prozessoren wird beendet.
Fig. 8 stellt ein ähnliches Beispiel wie Fig. 3 dar, wobei zwei EPUs eine Übertragung zwischen Prozessoren durchführen. Es wird aus dem Vergleich von Fig. 8 mit Fig. 3 deutlich werden, daß der Quell-EPU den Schreibarbeitsgang in die zweite Mailbox 42 für die Nachricht durchführt, ohne die Nachricht an den zweiten Bus 23 zu Übertragen, während der Ziel-EPU in der vorliegenden Ausführungsform das Lesen der Nachricht aus der zweiten Mailbox 42 durchführt. Der weitere Betrieb ist gleich demjenigen in dem Beispiel von Fig. 3.
Bezug nehmend auf Fig. 9 wird ein Beispiel dargestellt, bei dem der Steuerprozessor 10 als eine Quelle die Übertragung an einen der EPUs, zum Beispiel den EPU 13, durchführt. Das Beispiel ist ähnlich dem in der rechten Hälfte in Fig. 4 gezeigten Beispiel.
Die Quelle oder der Steuerprozessor 10 erzeugt zuerst die Sperranforderung für den dritten Sperrschaltkreis 33. Wenn er das Erlaubnissignal von dem dritten Sperrschaltkreis 33 empfängt, überträgt der Steuerprozessor 10 eine Zieladresse, die den EPU 13 reprasentlert, an den dritten Bus 28, während er eine Nachricht in die dritte Mailbox 43 schreibt. Die vorliegende Ausführungsform unterscheidet sich von der vorigen Ausführungsform von Fig. 1, und für den Steuerprozessor 10 ist es nicht erforderlich, vor dem Beginn der Übertragung der Zieladresse die Sperranforderung für den ersten Sperrschaltkreis 31 zu erzeugen. Dies liegt daran, daß die Übertragungseinrichtung die Mailboxen benutzt. Der Grund im einzelnen wird später in Verbindung mit Fig. 10 beschrieben.
Wenn der Ziel-EPU 13 über den dritten Bus 28 die Zieladresse empfängt, liest der EPU 13 die Nachricht aus der dritten Mailbox 43 und verarbeitet die Nachricht. Nach Beendigung der Nachrichtenverarbeitung schickt der EPU 13 das Antwortsignal für den Quellprozessor 10 über den dritten Bus 28. Ansprechend auf das Antwortsignal erzeugt der Steuerprozessor 10 die Entsperranforderung für den dritten Sperrschaltkreis 33, wobei die Übertragung dann beendet ist.
Wenn während der Nachrichtenverarbeitung in dem EPU 13 eine weitere Übertragungsanfrage für den EPU 13 an einem anderen EPU, zum Beispiel 14, auftritt, erzeugt der EPU 14 die Sperranforderung für den zweiten Sperrschaltkreis 32. Dann überträgt der EPU 14 als ein Quellprozessor eine Zieladresse, die den EPU 13 repräsentiert, während er eine Nachricht in die zweite Mailbox 42 schreibt. Der EPU 13 hält die Zieldresse als eine Verbindungsanforderung in einem Halteschaltkreis 36', der ähnlich dem Halteschaltkreis 36 in Fig. 1 ist. Nach Übertragen des Antwortsignals für den Steuerprozessor 10 an den dritten Bus 28 liest der EPU 13 die Nachricht in der zweiten Mailbox 42 und verarbeitet die Nachricht entsprechend der Verbindungsanforderung in dem Halteschaltkreis 36'. Dann schickt der EPU 13 nach Beendigung der Nachrichtenverarbeitung das Antwortsignal für den EPU 14 an den zweiten Bus 23. Auf diese Weise erzeugt der EPU 14 ansprechend auf das Antwortsignal die Entsperranforderung für den zweiten Sperrschaltkreis 32, und der zweite Sperrschaltkreis 32 entsperrt den zweiten Bus 23 und die zweite Mailbox 42.
Der Halteschaltkreis 36' ist im Vergleich zu dem Halteschaltkreis 36 in Fig. 1 einfach gestaltet, weil die Nachricht in der Mailbox gespeichert wird und es nicht notwendig ist, daß sie in dem Halteschaltkreis gehalten wird.
Während der Nachrichtenverarbeitung beim EPU 13 kann auf die Weise, wie in Fig. 8 gezeigt, eine weitere Übertragung zwischen zwei anderen EPUs durchgeführt werden.
Bezug nehmend auf Fig. 10 wird ein Beispiel dargestellt, bei dem der E/A-Prozessor 11 eine Übertragung an den Steuerprozessor 10 durchführt, welcher eine weitere Übertragung mit dem EPU 12 durchführt. Die Übertragung zwischen dem Steuerprozessor 10 und dem EPU 12 wird in der gleichen Weise, wie in Verbindung mit Fig. 9 beschrieben, aufgebaut. Wenn der E/A-Prozessor 11 entsprechend dem Auftreten der Übertraqungsanfrage die Sperranforderung für den ersten Sperrschaltkreis 31 erzeugt, gibt der erste Sperrschaltkreis 31 das Erlaubnissignal an den E/A-Prozessor 11 aus, weil der erste Bus 20 und die erste Mailbox 41 nicht gesperrt sind. Dann überträgt der E/A-Prozessor 11 eine Zieladresse, die den Steuerprozessor 10 repräsentiert, während er die Nachricht in die Mailbox 41 schreibt.
Der Steuerprozessor 10 ist, wie in Fig. 6 gezeigt, mit einem bei 36' gezeigten Halteschaltkreis ausgestattet, der ähnlich dem Halteschaltkreis 36' in jedem der EPUs 12 bis 15 ist. Der Halteschaltkreis 36' hält die Zieladresse als die Verbindungsanforderung. Nachdem er die Übertragung mit dem EPU 12 ansprechend auf das Antwortsignal vom EPU 12 beendet hat, liest der Steuerprozessor 10 ansprechend auf die in dem Halteschaltkreis 36' gehaltene Verbindungsanforderung die Nachricht aus der ersten Mailbox 41. Dann verarbeitet der Steuerprozessor 10 die Nachricht und erzeugt nach Beendigung der Nachrichtenverarbeitung das Antwortsignal für den E/A-Prozessor 11. Ansprechend auf das Antwortsignal erzeugt der E/A-Prozessor 11 das Entsperrsignal für den ersten Sperrschaltkreis 31, um den ersten Bus 20 und die erste Mailbox 41 zu entsperren.
Der E/A-Prozessor 11 ist ebenfalls mit einem ähnlichen Halteschaltkreis 36' ausgestattet. Wenn der E/A-Prozessor 11 während einer vorangehenden Übertragung mit einem anderen Prozessor aufgefordert wird, mit einem weiteren Prozessor eine Übertragung durchzuführen, kann der E/A-Prozessor 11 daher die angeforderte Übertragung halten und verarbeitet die angeforderte Übertragung nach Beendigung der vorhergehenden Übertragung in der gleichen Weise, wie in Verbindung mit Fig. 10 beschrieben.
Zurückkehrend zu Fig. 6 zeigen gestrichelte Linien Flüsse der Sperranforderung, der Entsperranforderung, des Erlaubnissignals und des Nicht-Erlaubnissignals an, die zwischen jedem der ersten bis dritten Sperrschaltkreise und jedem Prozessor in den ersten und den zweiten Prozessorgruppen übertragen werden. Ebenso zeigen strichpunktierte Linien Nachrichtenflüsse zwischen jeder der ersten bis dritten Mailboxen und jedem Prozessor in der ersten und zweiten Prozessorgruppe an.
In der Ausführungsform von Fig. 6 weist die erste Prozessorgruppe zwei Prozessoren, das heißt, den Steuerprozessor 10 und den E/A-Prozessor 11, auf. Jedoch ist klar, daß die erste Prozessorgruppe ferner einen weiteren Steuerprozessor oder Prozessoren und/oder einen weiteren E/A-Prozessor oder Prozessoren aufweisen kann. In dem Fall, daß zwei Einheiten in der ersten Prozessorgruppe eine Übertragung miteinander durchführen, können zwei andere Einheiten in der ersten Prozessorgruppe ebenfalls eine weitere Übertragung miteinander durchführen.
In der Ausführungsform von Fig. 6 kann die Antwort von jedem Prozessor durch Verwendung einer der Mailboxen in der gleichen Weise wie bei der Übertragung der Übertragungsinformation geschickt werden.
Bezug nehmend auf Fig. 11 wird darin eine weitere Ausführungsform gezeigt, bei der in jeder der ersten und der zweiten Systemsteuerungen 18 und 19 das Zentralbussystem verwendet wird. Ähnliche Teile werden durch die gleichen Referenznummern wie in Fig. 1 bezeichnet.
Die ersten und die zweiten Systemsteuerungen 18 und 19 weisen erste und zweite Anforderungssteuerungen 44 und 45 auf, um auf die nach bisherigem Stand der Technik bekannte Weise jeweils den Zugriff auf den Steuerspeicher 16 und den Operationsspeicher 17 zu steuern. Die ersten und die zweiten Anforderungssteuerungen 44 und 45 sind über die Schnittstelle 29 miteinander verbunden. Die erste Anforderungssteuerung 44 greift entsprechend der Anforderung von jedem der Steuerprozessoren 10 oder der E/A-Prozessoren 11 und jedem der Ausführungsprozessoren 12 bis 15 über die zweite Anforderungssteuerung 45 und die Schnittstelle 29 auf den Steuerspeicher 16 zu. Die zweite Anforderungssteuerung 45 greift entsprechend der Anforderung von jedem der Ausführungsprozessoren 12 bis 15 auf den Operationsspeicher 17 zu. Das heißt, die erste Anforderungssteuerung 44 greift entsprechend der Sperranforderung für den ersten Sperrschaltkreis 31 von einem der Steuerprozessoren 10 oder den E/A- Prozessoren 11 als Anforderungsquelle auf den ersten Sperrschaltkreis 31 in dem Steuerspeicher 31 zu. Dann liefert die erste Anforderungssteuerung 44 die Erlaubnis oder Nicht-Erlaubnis an die Anforderungsquelle. Entsprechend der Sperranforderung für den dritten Sperrschaltkreis 33 von einem der Prozessoren 10 bis 15 als Anforderungsquelle greift die erste Anforderungssteuerung 44 auf den dritten Sperrschaltkreis 33 zu und gibt dann die Erlaubnis oder Nicht-Erlaubnis an die Anforderungsquelle aus. Auf die gleiche Weise greift die zweite Anforderungssteuerung 45 entsprechend der Sperranforderung für den zweiten Sperrschaltkreis 32 von einem der Ausführungsprozessoren 12 bis 15 auf den zweiten Sperrschaltkreis 32 in dem Qperationsspeicher 17 zu. Dann gibt die zweite Anforderungssteuerung 45 die Erlaubnis oder Nicht-Erlaubnis an die Anforderungsquelle aus.
Die ersten und die zweiten Anforderungssteuerungen 44 und 45 sind jeweils mit ersten und zweiten Zustellungssteuerungen 46 und 47 ausgestattet, um Übertragungsinformation zu erkennen und die Übertragungsinformation mit einem Übertragungssignal, das die Übertragung zwischen Prozessoren repräsentiert, zuzustellen. Die ersten und die zweiten Zustellungssteuerungen 46 und 47 sind über die Schnittstelle 29 miteinander verbunden. Die erste Zustellungssteuerung 46 erkennt Übertragungsinformation, die ihr von einem der Steuerprozessoren 10 oder der E/A-Prozessoren 11 zugeführt wurde, und schickt die Übertragungsinformation mit dem Übertragungssignal über die Schnittstelle 29 an die Prozessoren 10 und 11 und die zweite Zustellungssteuerung 47. Wenn die erste Zustellungssteuerung 46 über die Schnittstelle 29 Übertragungsinformation von der zweiten Zustellungssteuerung 47 empfängt, schickt die erste Zustellungssteuerung 46 die Übertragungsinformation mit dem Übertragungssignal an den Steuerprozessor 10 und den E/A-Prozessor 11.
Wenn die zweite Zustellungssteuerung 47 Übertragungsinformation erkennt, die ihr von einem der Ausführungsprozessoren 12 bis 15 zugeführt wurde, schickt die zweite Zustellungssteuerung 47 die Übertragungsinformation mit dem Übertragungssignal über die Schnittstelle 29 an die Prozessoren 12 bis 15 und die erste Zustellungssteuerung 46. Wenn die zweite Zustellungssteuerung 47 über die Schnittstelle 29 Übertragungsinformation von der ersten Zustellungssteuerung 46 empfängt, schickt die zweite Zustellungssteuerung 47 die Übertragungsinformation mit dem Übertragungssignal an alle Ausführungsprozessoren 12 bis 15.
In der Ausführungsform weist die Übertragungseinrichtung auf: den Zentralbus, die erste Anforderungssteuerung 44 und die erste Zustellungssteuerung 46 in der ersten Systemsteuerung 18, den Zentralbus, die zweite Anforderungssteuerung 45 und die zweite Zustellungssteuerung 47 in der zweiten Systemsteuerung 19 und die Schnittstelle 29. Die Zentralbusse in den ersten und zweiten Systemsteuerungen sind durch durchgezogene Linien mit Pfeilen in diesen Systemsteuerungen 18 und 19 dargestellt.
Jeder der Prozessoren 10 bis 15 ist mit einem Halteschaltkreis 40, ähnlich dem Halteschaltkreis 36 in Fig. 1, ausgestattet.
Bezug nehmend auf Fig. 12 weist der Halteschaltkreis zwei Eingangsanschlüsse 51 und 52 zum jeweiligen Empfangen der Übertragungsinformation und des Übertragungssignals auf. Die Übertragungsinformation wird einem Vergleicher 53 zugeführt, um eine seinem eigenen Prozessor zugeordnete Adresse mit der Zieladresse in der Übertragungsinformation zu vergleichen. Wenn der Vergleicher 53 Übereinstimmung feststellt, wird die Übertragungsinformation über ein UND-Gatter 55 in einem Informationsregister 54 gespeichert. Das Informationsregister 54 ist mit einem Entscheidungsschaltkreis 56 verbunden, um aus der Quelladresse in der Übertragungsinformation zu entscheiden, ob der Quellprozessor zur ersten Prozessorgruppe oder zur zweiten Prozessorgruppe gehört. Wenn entschieden wird, daß der Quellprozessor zur ersten Prozessorgruppe gehört, setzt der Entscheidungsschaltkreis 56 einen ersten Anzeiger 57, wie zum Beispiel ein Flipflop oder ein Register, um anzuzeigen, daß die Übertragungsinformation von der ersten Prozessorgruppe ist. Gleichzeitig erlaubt es der Entscheidungsschaltkreis 56 einem ersten Datenregister 58' das Kommando und die Daten aus dem Informationsregister zu speichern. Wenn der Entscheidungsschaltkreis 56 andererseits entscheidet, daß der Quellprozessor zur zweiten Prozessorgruppe gehört, steuert der Entscheidungsschaltkreis 56 ebenso einen zweiten Anzeiger 59 und ein zweites Datenregister 60. Der zweite Anzeiger 59 zeigt an, daß die Übertragungsinformation von der zweiten Prozessorgruppe ist, und das zweite Datenregister 60 speichert das Kommando und die Daten aus dem Informationsregister 54.
Der Prozessor mit dem Halteschaltkreis 40 bestimmt die ersten und zweiten Anzeiger 57 und 59 und verarbeitet die Daten entsprechend dem Kommando in dem ersten Datenregister 58 oder dem zweiten Datenregister 60, wenn Daten verarbeitet werden sollen. Nach Beendigung der Datenverarbeitung erzeugt der Prozessor das Antwortsignal.
In der Ausführungsform kann die Übertragung zwischen Prozessoren in der gleichen Weise wie oben in Verbindung mit Fig. 2 bis 5 beschrieben durchgeführt werden. Deshalb wird die Beschreibung der Übertragung zwischen Prozessoren zum Zwecke der Beschreibungsvereinfachung weggelassen.
In der Ausführungsform von Fig. 11 werden das Kommando und die Daten zusammen mit der Zieladresse und der Quelladresse an jeden Prozessor geschickt. Jedoch können die ersten bis dritten Mailboxen ähnlich wie in der Ausführungsform von Fig. 6 verwendet werden. In dem Fall werden der Befehl und die Daten in eine bestimmte der Mailboxen geschrieben, die zu dem Sperrschaltkreis gehört, der ansprechend auf die Sperranforderung von dem Quellprozessor die Erlaubnis ausgibt. Der Empfangsprozessor liest den Befehl und die Daten aus der bestimmten Mailbox. Die Übertragung zwischen Prozessoren wird auch auf die gleiche Weise durchgeführt wie in Verbindung mit Fig. 7 bis 10 beschrieben.

Claims

1. Übertragungssystem zwischen Prozessoren zur Verwendung in einem Nachrichtenverarbeitungssystem mit einer ersten Prozessorgruppe (10, 11), die mindestens einen Steuerprozessor (10) und mindestens einen Ein-Ausgabe- (E/A)- Prozessor (11) aufweist, und einer zweiten Prozessorgruppe (12-15) aus mehreren Ausführungsprozessoren (12-15), wobei der Steuerprozessor (10) die Betriebsmittelverwaltung in dem Nachrichtenverarbeitungssystem durchführt, der E/A-Prozessor (11) die Datenübertragung von und an eine E/A-Vorrichtung steuert und die Ausführungsprozessoren (12-15) Aufgaben ausführen, wobei das Übertragungssystem zwischen Prozessoren aufweist: Übertragungseinrichtungen (20, 23, 28, 41-43) zum Ubertragen von Übertragungsinformation von einem (10-15) dieser Prozessoren in den ersten und den zweiten Prozessorgruppen als Quellprozessor an einen anderen (10-15) als Empfangsprozessor, wobei der Quellprozessor (10-15) die Erlaubnis zum Übertragen von Übertragungsinformation an die Übertragungseinrichtungen (20, 23, 28, 41-43) hat und wobei die Übertragungseinrichtung aufweist:

mit der ersten Prozessorgruppe (10, 11) verbundene erste Einrichtungen (20, 41) zum Übertragen einer ersten Übertragungsinformation, die ein Prozessor (10, 11) in der ersten Prozessorgruppe als der erste Quellprozessor an einen anderen (11, 10) als ersten Empfangsprozessor schickt;

mit der zweiten Prozessorgruppe (12-15) verbundene zweite Einrichtungen (23, 42) zum Übertragen einer zweiten Übertragungsinformation, die ein Prozessor (12-15) in der zweiten Prozessorgruppe als der zweite Quellprozessor an einen anderen (12-15) als zweiten Empfangsprozessor schickt; und

mit beiden, der ersten und der zweiten Prozessorgruppe (10, 11, 12-15), verbundene dritte Einrichtungen (28, 43) zum Übertragen einer dritten Übertragungsinformation, die ein Prozessor (10, 11, 12-15) in einer Gruppe der ersten und der zweiten Prozessorgruppe als der dritte Quellprozessor an einen anderen (10, 11, 12-15) als dritten Empfangsprozessor in einer anderen Gruppe der ersten und der zweiten Prozessorgruppe schickt; und

wobei das Übertragungssystem zwischen Prozessoren aufweist:

eine erste Anforderungserzeugungseinrichtung (37) in jedem der Prozessoren (10, 11) in der ersten Prozessorgruppe zum Erzeugen einer ersten Sperranforderung, um eine erste Erlaubnis zu erlangend wobei ein bestimmter Prozessor (10, 11) in der ersten Prozessorgruppe die erste Sperranforderung verursacht, wenn er mit einem anderen Prozessor (11, 10) in der ersten Prozessorgruppe eine Übertragung durchführen möchte, wobei der erste bestimmte Prozessor (10, 11) die erste Erlaubnis erlangt und als ein erster Quellprozessor eine Übertragung zu einem anderen (11, 10) als einem ersten Empfangsprozessor in der ersten Prozessorgruppe durchführt, indem er die erste Übertragungsinformation über die erste Einrichtung (20, 41) überträgt;

eine zweite Anforderungserzeugungseinrichtung (38) in jedem der Prozessoren (12-15) in der zweiten Prozessorgruppe zum Erzeugen einer zweiten Sperranforderung, um eine zweite Erlaubnis zu erlangen, wobei ein zweiter bestimmter Prozessor (12-15) in der zweiten Prozessorgruppe die zweite Sperranforderung verursacht, wenn er mit einem anderen Prozessor (12-15) in der zweiten Prozessorgruppe eine Übertragung durchführen möchte, wobei der zweite bestimmte Prozessor (12-15) die zweite Erlaubnis erlangt und als ein zweiter Quellprozessor eine Übertragung zu einem anderen (12-15) als einem zweiten Empfangsprozessor in der zweiten Prozessorgruppe durchführt, indem er die zweite Übertragungsinformation über die zweite Einrichtung (23, 42) überträgt;

wobei jede der ersten und zweiten Anforderungserzeugungseinrichtungen (37, 38) eine dritte Sperranforderung erzeugt, um eine dritte Erlaubnis zu erlangen, wobei ein dritter bestimmter (10, 11, 12-15) in einer Gruppe der ersten und zweiten Prozessorgruppen die dritte Sperranforderung verursacht, wenn er an einen anderen Prozessor (10, 11, 12- 15) in der anderen Prozessorgruppe Übertragen möchte, wobei der dritte bestimmte Prozessor (10, 11, 12-15) die dritte Erlaubnis erlangt und als ein dritter Quellprozessor eine Übertragung zu einem anderen (10, 11, 12-15) als einem dritten Empfangsprozessor in der anderen Gruppe der ersten und zweiten Prozessorgruppen durchführt, indem er die dritte Übertragungsinformation über die dritte Einrichtung (28, 43) überträgt;

eine der ersten Einrichtung (20, 41) zugeordnete erste Sperreinrichtung (31) zum Steuern der ersten Erlaubnis, wobei die erste Sperreinrichtung (31) ansprechend auf die erste Sperranforderung von dem ersten bestimmten Prozessor (10, 11) die erste Erlaubnis an den ersten bestimmten Prozessor (10, 11) ausgibt und danach die Ausgabe dieser ersten Erlaubnis sperrt, um dadurch die erste Anforderung von jedem der anderen Prozessoren (10, 11) in der ersten Prozessorgruppe abzulehnen;

eine der zweiten Einrichtung (23, 42) zugeordnete zweite Sperreinrichtung (32) zum Steuern der zweiten Erlaubnis, wobei die zweite Sperreinrichtung (32) ansprechend auf die zweite Sperranforderung von dem zweiten bestimmten Prozessor (12-15) die zweite Erlaubnis an den zweiten bestimmten Prozessor (12-15) ausgibt und danach die Ausgabe dieser zweiten Erlaubnis sperrt, um dadurch die zweite Anforderung von jedem der anderen Prozessoren (12-15) in der zweiten Prozessorgruppe abzulehnen; und

eine der dritten Einrichtung (28, 43) zugeordnete dritte Sperreinrichtung (33) zum Steuern der dritten Erlaubnis, wobei die dritte Sperreinrichtung (33) ansprechend auf die dritte Sperranforderung von dem dritten bestimmten Prozessor (10, 11, 12-15) die dritte Erlaubnis an den dritten bestimmten Prozessor (10, 11, 12-15) ausgibt und danach die Ausgabe dieser dritten Erlaubnis sperrt, um dadurch die dritte Anforderung von jedem der anderen Prozessoren (10, 11, 12-15) in der ersten und der zweiten Prozessorgruppe abzulehnen.

2. Übertragungssystem zwischen Prozessoren nach Anspruch 1, wobei die erste Übertragungsinformation eine erste Nachricht und eine erste Zieladresse aufweist, die den ersten Empfangsprozessor (10, 11) repräsentiert, die zweite Übertragungsinformation eine zweite Nachricht und eine zweite Zieladresse aufweist, die den zweiten Empfangsprozessor (12-15) repräsentiert und die dritte Übertragungsinformation eine dritte Nachricht und eine dritte Zieladresse aufweist, die den dritten Empfangsprozessor (10, 11, 12-15) repräsentiert.

3. Übertragungssystem zwischen Prozessoren nach Anspruch 2, wobei der erste Empfangsprozessor (10, 11) nach Empfang der ersten Übertragungsinformation die erste Nachricht verarbeitet, der erste Empfangsprozessor (10, 11) eine erste Antwort an den ersten Quellprozessor (10, 11) schickt, wenn der erste Empfangsprozessor (10, 11) die Verarbeitung der ersten Nachricht beendet, der zweite Empfangsprozessor (12-15) nach Empfang der zweiten Übertragungsinformation die zweite Nachricht verarbeitet, der zweite Empfangsprozessor (12-15) eine zweite Antwort an den zweiten Quellprozessor (12-15) schickt, wenn der zweite Empfangsprozessor (12-15) die Verarbeitung der zweiten Nachricht beendet, der dritte Empfangsprozessor (10, 11, 12-15) nach Empfang der dritten Übertragungsinformation die dritte Nachricht verarbeitet, und der dritte Empfangsprozessor (10, 11, 12-15) eine dritte Antwort an den dritten Quellprozessor (10, 11, 12-15) schickt, wenn der dritte Empfangsprozessor (10, 11, 12-15) die Verarbeitung der dritten Nachricht beendet.

4. Übertragungssystem zwischen Prozessoren nach einem der Ansprüche 1 bis 3, wobei der erste Quellprozessor (10, 11) die erste Anforderungserzeugungseinrichtung (37) steuert, um dort ansprechend auf die erste Antwort eine erste Entsperranforderung zu erzeugen, wobei die erste Sperreinrichtung (31) ansprechend auf die erste Entsperranforderung die Ausgabe der ersten Erlaubnis entsperrt, der zweite Quellprozessor (12-15) die zweite Anforderungserzeugungseinrichtung (38) steuert, um dort ansprechend auf die zweite Antwort eine zweite Entsperranforderung zu erzeugen, wobei die zweite Sperreinrichtung (32) die Ausgabe der zweiten Erlaubnis entsperrt, und der dritte Quellprozessor (10, 11, 12-15) eine der ersten und der zweiten Anforderungserzeugungseinrichtungen (37, 38) steuert, um dort ansprechend auf die dritte Antwort eine dritte Entsperranforderung zu erzeugen, wobei die dritte Sperreinrichtung (33) die Ausgabe der dritten Erlaubnis entsperrt.

5. Übertragungssystem zwischen Prozessoren nach einem der Ansprüche 1 bis 4, wobei die ersten, die zweiten und die dritten Einrichtungen jeweils einen ersten, einen zweiten und einen dritten Datenbus (20, 23, 28) aufweisen.

6. Übertragungssystem zwischen Prozessoren nach einem der Ansprüche 2 bis 4, wobei die erste Einrichtung (20) aufweist: einen ersten Bus zum Übertragen der ersten Zieladresse und eine erste Mailbox (41), in welche der erste Quellprozessor (10, 11) die erste Nachricht schreibt, wobei der erste Empfangsprozessor (10, 11) nach Empfang der ersten Zieladresse über den ersten Bus (20) die in der ersten Mailbox (41) gespeicherte erste Nachricht liest, wobei die zweite Einrichtung aufweist: einen zweiten Bus (23) zum Übertragen der zweiten Zieladresse und eine zweite Mailbox (42), in welche der zweite Quellprozessor (12-15) die zweite Nachricht schreibt, wobei der zweite Empfangsprozessor (12-15) nach Empfang der zweiten Zieladresse über den zweiten Bus (23) die in der zweiten Mailbox (42) gespeicherte zweite Nachricht liest, und wobei die dritte Einrichtung aufweist: einen dritten Bus (28) zum Übertragen der dritten Zieladresse und eine dritte Mailbox (43), in welche der dritte Quellprozessor (10, 11, 12-15) die dritte Nachricht schreibt, wobei der dritte Empfangsprozessor (10, 11, 12-15) nach Empfang dritten Zieladresse über den dritten Bus (28) die in der dritten Mailbox (43) gespeicherte dritte Nachricht liest.

7. Übertragungssystem zwischen Prozessoren nach einem der Ansprüche 2 bis 6, wobei jeder einzelne (10, 11) in der ersten Prozessorgruppe mit einer ersten Halteeinrichtung (36') ausgestattet ist, um die erste Zieladresse als eine erste Verbindungsanforderung von einem anderen (10, 11) als dem ersten Quellprozessor in der ersten Prozessorgruppe zu halten, wenn der genannte einzelne (10, 11) an einen (12-15) in der zweiten Prozessorgruppe überträgt, wobei jeder einzelne (12-15) der zweiten Prozessorgruppe mit einer zweiten Halteeinrichtung (36') ausgestattet ist, um die zweite Zieladresse als eine zweite Verbindungsanforderung von einem anderen (12-15) als dem zweiten Quellprozessor in der zweiten Prozessorgruppe zu halten, wenn der genannte einzelne (12- 15) in der zweiten Prozessorgruppe an einen (10, 11) in der ersten Prozessorgruppe überträgt.

8. Übertragungssystem zwischen Prozessoren nach einem der Ansprüche 2 bis 7, wobei die Übertragungseinrichtung aufweist: eine erste Mailbox (41), in die der erste Quellprozessor (10, 11) die erste Nachricht schreibt, wobei der erste Empfangsprozessor (10, 11) nach Empfang der ersten Zieladresse die in der ersten Mailbox (41) gespeicherte erste Nachricht liest, eine zweite Mailbox (42), in die der zweite Quellprozessor (12-15) die zweite Nachricht schreibt, wobei der zweite Empfangsprozessor (12-15) nach Empfang der zweiten Zieladresse die in der zweiten Mailbox (42) gespeicherte zweite Nachricht liest, und eine dritte Mailbox (43), in die der dritte Quellprozessor (10, 11, 12-15) die dritte Nachricht schreibt, wobei der dritte Empfangsprozessor (10, 11, 12-15) nach Empfang der dritten Zieladresse die in der dritten Mailbox (43) gespeicherte dritte Nachricht liest.

9. Übertragungssystem zwischen Prozessoren nach einem der Ansprüche 1 bis 8, wobei jeder einzelne (12-15) der zweiten Prozessorgruppe mit einer Halteeinrichtung (36) ausgestattet ist, um die zweite Übertragungsinformation von einem anderen (12-15) als den zweiten Quellprozessor in der zweiten Prozessorgruppe zu halten, wenn der genannte einzelne (12-15) an einen (10, 11) in der ersten Prozessorgruppe überträgt.

10. Übertragungssystem zwischen Prozessoren nach einem der Ansprüche 1 bis 91 wobei der dritte Empfangsprozessor einer (10, 11) in der ersten Prozessorgruppe ist und der dritte Empfangsprozessor (10, 11) nach Empfang der dritten Übertragungsinformation die erste Sperranforderung erzeugt.

11. Übertragungssystem zwischen Prozessoren nach einem der Ansprüche 1 bis 10, wobei der dritte Quellprozessor (10, 11) neben der dritten Erlaubnis die erste Erlaubnis hat, wenn der dritte Quellprozessor einer (10, 11) in der ersten Prozessorgruppe ist.