DE3841777C2 - Halbleiteranordnung mit vertikalem npn-Planartransistor - Google Patents

Halbleiteranordnung mit vertikalem npn-Planartransistor

Info

Publication number
DE3841777C2
DE3841777C2 DE19883841777 DE3841777A DE3841777C2 DE 3841777 C2 DE3841777 C2 DE 3841777C2 DE 19883841777 DE19883841777 DE 19883841777 DE 3841777 A DE3841777 A DE 3841777A DE 3841777 C2 DE3841777 C2 DE 3841777C2
Authority
DE
Germany
Prior art keywords
zone
transistor
collector
base
npn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19883841777
Other languages
English (en)
Other versions
DE3841777A1 (de
Inventor
Karl-Diether Dipl Ing Nutz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Conti Temic Microelectronic GmbH
Original Assignee
Temic Telefunken Microelectronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Temic Telefunken Microelectronic GmbH filed Critical Temic Telefunken Microelectronic GmbH
Priority to DE19883841777 priority Critical patent/DE3841777C2/de
Publication of DE3841777A1 publication Critical patent/DE3841777A1/de
Application granted granted Critical
Publication of DE3841777C2 publication Critical patent/DE3841777C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004Base region of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826Combination of vertical complementary transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Die Erfindung betrifft eine Halbleiteranordnung nach dem Oberbegriff des Anspruchs 1.
Wird ein npn-Transistor, der z. B. in integrierter Standard-Bipolartechnologie hergestellt ist, als Schalttransistor betrieben, so hängt seine Schaltzeit wesentlich mit von dem Sättigungsverhalten des Transi­ stors ab. Dies ist darauf zurückzuführen, daß die Reak­ tion des Transistors auf die Ausschaltflanke des An­ steuersignals umso langsamer wird, je tiefer der Tran­ sistor in die Sättigung geschaltet war. Wenn man den Basisstrom eines Schalttransistors größer als denjeni­ gen Basisstrom macht, der zum Durchschalten des Schalt­ transistors erforderlich ist, nimmt zwar der Kollektor­ strom des Schalttransistors nur noch unwesentlich zu, aber die Überflutung des Basisgebietes mit Ladungsträ­ gern steigt proportional zum Basisstrom an. Beim Weg­ schalten des Basisstromes (negative Flanke des An­ steuersignals) kann der Kollektorstrom wegen der im Überfluß in der Basiszone vorhandenen Ladungsträger für eine Weile weiterfließen, was zu einer Verzögerung des Ausgangssignals führt.
Aus der Druckschrift US-PS 3,482,111 ist eine Anordnung nach dem Oberbegriff des Anspruchs 1 mit einer vertikalen npn-Transistorstruktur bekannt, bei der eine ringförmige, vergrabene Schicht vorgesehen ist, deren zentrale Öffnung unterhalb der Basiszone des npn-Transistors angeordnet ist. Dadurch entsteht dort ein parasitärer, vertikaler pnp-Transistor, dessen Emitter von der Basiszone, dessen Basis von der Kollek­ torzone und dessen Kollektor von der in der zentralen Öffnung liegenden Substratschicht gebildet wird. Dieser pnp-Transistor führt den überschüssigen Basisstrom des npn-Transistors gegen Masse ab und sorgt somit für eine schnelle Schaltzeit.
Aus der US-PS 3,602,779 ist eine Transistorstruktur be­ kannt, die eine ringförmige, vergrabene Schicht auf­ weist. Die vergrabene Schicht dient zur Verminderung des Kollektorwiderstands und weist eine Öffnung auf, die unter der Basiszone angeordnet ist. Durch die Öff­ nung hindurch können von der Rückseite der Anordnung aus Dotierungsstoffe, die die Lebenszeit der Ladungs­ träger verkürzen, in die Kollektorzone diffundieren, ohne daß dabei der Kollektorwiderstand zunimmt.
Aus der FR-PS 1,507,377 ist es bekannt, ein Paar kom­ plementärer Transistoren in einer gemeinsamen Isolati­ onswanne anzuordnen. Die Basis des ersten Transistors und der Kollektor des zweiten Transistors werden dabei von einer gemeinsamen Halbleiterschicht gebildet. Der erste Transistor weist eine Emitterzone auf, die in die gemeinsame Basis/Kollektorzone eingelassen ist. Der Kollektor wird von einer ersten vergrabenen Schicht vom Leitungstyp des Substrats gebildet und ist über das Substrat mit einer Anschlußzone verbunden. Neben dem ersten vertikalen Transistor ist der zweite vertikale Transistor angeordnet. In der in die gemeinsame Basis/ Kollektorzone eingelassenen Basiszone ist die Emitter­ zone angeordnet. Zur Verminderung des Kollektorwider­ stands ist unter der Basiszone und der Kollektoran­ schlußzone eine zweite vergrabene Schicht angeordnet, die dem Leitungstyp des Substrats entgegengesetzt do­ tiert ist. Die gemeinsame Basis/Kollektoranschlußzone ist zwischen den beiden vertikalen Transistoren ange­ ordnet.
Aus der US-PS 4,027,180 ist eine Transistoranordnung mit einem vertikalen npn-Transistor bekannt, bei der ein parasitärer npn-Transistor dazu ausgenutzt wird, um die im Sättigungsbetrieb entstehenden, überflüssigen Ladungsträger zum Substrat hinabzuführen. Um den Kol­ lektorwiderstand des npn-Transistors zu vermindern, ist eine vergrabene Schicht vorgesehen, die jedoch, um den parasitären Transistor nicht in seiner Wirkung einzu­ schränken, nur teilweise in der Substratfläche unter der Basiszone angeordnet ist.
Der Erfindung liegt die Aufgabe zugrunde, bei einer Halbleiteranordnung der eingangs erwähnten Art, die Ei­ genschaften des parasitären pnp-Transistors zu verbes­ sern. Diese Aufgabe wird nach der Erfindung durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst. Die vorteilhafte Ausgestaltung der Erfindung erfolgt gemäß den Merkmalen des Unteranspruchs.
Die Erfindung wird im folgenden an Ausführungsbeispie­ len erläutert.
Die Fig. 1a und 1b zeigen Querschnitt und perspekti­ vische Darstellung einer ersten Ausführungsform der Er­ findung; die Fig. 2a und 2b zeigen Querschnitt und perspektivische Darstellung einer zweiten Ausführungs­ form der Erfindung.
Die Fig. 1 zeigt eine Halbleiteranordnung nach der Er­ findung als Teil einer integrierten Schaltungsanord­ nung. Der Halbleiterkörper der Halbleiteranordnung der Fig. 1 besteht aus einem Substrat 1 vom p-Leitungstyp und einer epitaktischen Schicht 2, in der sich der ver­ tikale Schalttransistor befindet. Der npn-Schalttransi­ stor besteht aus der Emitterzone 3 vom n-Leitungstyp, der Basiszone 4 vom p-Leitungstyp und der Kollektorzone 5 vom n-Leitungstyp. Die Emitterzone 3 des npn-Transi­ stors weist aus Flächeneinsparungsgründen einen recht­ eckförmigen Querschnitt auf, der so klein ist, daß ge­ rade noch das Kontaktierungsfenster zur Kontaktierung der Emitterzone Platz hat. Der npn-Schalttransistor hat eine buried layer 7 vom n-Leitungstyp (vergrabene Schicht), die zum nieder­ ohmigen Anschluß der Kollektorzone 5 des npn-Transi­ stors dient. Die buried layer 7 liegt parallel zur Halbleiteroberfläche. Die buried layer 7 wird vor dem Aufbringen der epitaktischen Schicht 2 in das Substrat 1 eingebracht. Dies geschieht beispielsweise durch Dif­ fusion oder durch Ionenimplantation. Ebenfalls zum nie­ derohmigen Anschluß der Kollektorzone des npn-Transi­ stors dient die Halbleiterzone 8 vom n-Leitungstyp, die von der Halbleiteroberfläche aus bis zur buried layer 7 verläuft. Der npn-Transistor ist von anderen, in der Fig. 1 nicht dargestellten, Bauelementen durch die Se­ parationszone 9 vom p-Leitungstyp separiert.
Ein vertikaler pnp-Transistor wird durch Halbleiterzo­ nen des npn-Transistors sowie durch das Substrat 1 ge­ bildet. Die Emitterzone des pnp-Transistors wird gebil­ det durch die Basiszone 4 des npn-Transistors, die Ba­ siszone des pnp-Transistors wird gebildet durch die Kollektorzone 5 des npn-Transistors und die Kollektor­ zone des pnp-Transistors wird durch das Substrat 1 ge­ bildet.
Es ist eine weitere buried layer 11 vorgesehen, die den p-Leitungstyp aufweist und dazu dient, die Basisweite des vertikalen pnp-Transistors zu reduzieren und da­ durch die Verstärkung des pnp-Transistors weiter zu er­ höhen. Dies erfordert, daß sich die buried layer 11 in die Basiszone 5 des pnp-Transistors erstreckt. Die buried layer 11 ist mit der Separationszone 9 verbun­ den. Durch die Verbindung bilden die buried layer 11 und die Separationszone 9 den Kollektoranschluß des vertikalen pnp-Transistors. Wegen des Vorhandenseins der zweiten buried layer 11 ist die erste buried layer 7 nicht ringförmig ausgebildet, sondern erstreckt sich nur vom Kollektor-deep-Anschluß 8 bis unter die Emit­ terzone 3 des npn-Transistors.
Der pnp-Transistor wird mit zunehmender Sättigung des npn-Transistors durchgeschaltet und führt im durchge­ schalteten Zustand Ladungsträger von der Basiszone des npn-Transistors zum Substrat 1 ab. Dies ist dann der Fall, wenn das Kollektorpotential des npn-Transistors in die Sättigung kommt und damit das Uce des npn-Tran­ sistors gegen Null geht, weil dann die Basis-Emitter­ strecke des pnp-Transistors durchgeschaltet wird und der überschüssige Basisstrom des npn-Transistors über den pnp-Transistor in das Substrat 1 abfließen kann. Dieser Effekt ist umso größer, je besser die Transi­ storeigenschaften des pnp-Transistors sind.
Die Anordnung weist zusätzlich noch eine Halbleiterzone 12 vom p-Leitungstyp auf, die als Kollektor eines par­ allel zum vertikalen pnp-Transistors geschalteten Late­ raltransistors wirksam ist, dessen Basiszone die Kol­ lektorzone 5 des npn-Transistors und dessen Emitterzone die Basiszone 4 des npn-Transistors ist.
Die Fig. 2 zeigt ein weiteres Ausführungsbeispiel der Erfindung, das sich von der Anordnung der Fig. 1 da­ durch unterscheidet, daß die Zuführung des Basisstromes für den npn-Transistor nicht in üblicher Weise dadurch erfolgt, daß die Zuleitung 13 für die Basiszone unmit­ telbar an einer Basiselektrode angeschlossen ist, son­ dern die Basiszuleitung 13 kontaktiert bei der Anord­ nung der Fig. 2 eine zusätzlich im Halbleiterkörper vorhandene Hilfszone 14 vom p-Leitungstyp, die über eine (ebenfalls zusätzliche) Widerstandszone 15 vom p- Leitungstyp mit der Basiszone 4 des npn-Transistors verbunden ist. Die Widerstandszone 15 kann im gleichen Verfahrensschritt wie die Basiszone 4 und die Hilfszone 14 oder gesondert, beispielsweise durch Implantation, hergestellt werden. Die gesonderte Herstellung der Wi­ derstandszone 15 bietet die Möglichkeit, die Wider­ standszone 15 besonders hochohmig auszubilden, eine Maßnahme, durch die Platz gespart werden kann. Der Spannungsabfall an diesem Widerstand 15 bewirkt, daß der Antisättigungs-pnp-Transisistor - dessen Emitter jetzt durch die Hilfszone 14 gebildet wird - noch frü­ her aktiviert wird.

Claims (2)

1. Halbleiteranordnung mit einem Halbleitersubstrat (1) und mit einem in einer auf dem Substrat angeordneten epitaktischen Schicht (2) aufgebauten, von einer Sepa­ rationszone (9) umgebenen, vertikalen npn-Planartransi­ stor mit einer ersten vergrabenen Schicht (7) vom n- Leitungstyp zur Kollektorkontaktierung, die zwischen Substrat (1) und der epitaktischen Schicht (2) liegt, und einem sich aus diesem Aufbau bildenden vertikalen parasitären pnp-Transistor, dessen Emitter von der Basiszone (4) des npn-Transistors, dessen Kollektor vom Substrat (1) und dessen Basis von der Kollektorzone (5) des npn-Transistors gebildet wird und der bei Sättigung des npn-Transistors Ladungen von dessen Basiszone (4) in das Substrat (1) abführt, dadurch gekennzeichnet, daß zur Verbesserung des Verhaltens des parasitären pnp-Transistors eine zweite vergrabene Schicht (11) vom p-Leitungstyp vorgesehen ist, die mit der Separations­ zone (9) verbunden ist und die sich derartig in die Basiszone (5) des parasitären pnp-Transistors er­ streckt, daß die erste vergrabene Schicht (7) nur von einer Kollektoranschlußzone (8) bis unter die Emitter­ zone (3) des npn-Transistors reicht.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekenn­ zeichnet, daß eine Halbleiterzone (12) vorgesehen ist, die den Kollektor eines parallel zum vertikalen parasi­ tären pnp-Transistor geschalteten lateralen pnp-Transi­ stor bildet, dessen Basiszone von der Kollektorzone (5) des npn-Transistors und dessen Emitterzone von der Ba­ siszone (4) des npn-Transistors gebildet wird.
DE19883841777 1988-12-12 1988-12-12 Halbleiteranordnung mit vertikalem npn-Planartransistor Expired - Fee Related DE3841777C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19883841777 DE3841777C2 (de) 1988-12-12 1988-12-12 Halbleiteranordnung mit vertikalem npn-Planartransistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19883841777 DE3841777C2 (de) 1988-12-12 1988-12-12 Halbleiteranordnung mit vertikalem npn-Planartransistor

Publications (2)

Publication Number Publication Date
DE3841777A1 DE3841777A1 (de) 1990-06-28
DE3841777C2 true DE3841777C2 (de) 1994-06-23

Family

ID=6368969

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19883841777 Expired - Fee Related DE3841777C2 (de) 1988-12-12 1988-12-12 Halbleiteranordnung mit vertikalem npn-Planartransistor

Country Status (1)

Country Link
DE (1) DE3841777C2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3768079B2 (ja) * 2000-07-25 2006-04-19 シャープ株式会社 トランジスタ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3482111A (en) * 1966-03-04 1969-12-02 Ncr Co High speed logical circuit
FR1507377A (fr) * 1966-11-18 1967-12-29 Csf Intégration d'un doublet npn-pnp
US3489963A (en) * 1967-06-16 1970-01-13 Ibm Integrated differential transistor
FR1583247A (de) * 1968-06-27 1969-10-24
US3878551A (en) * 1971-11-30 1975-04-15 Texas Instruments Inc Semiconductor integrated circuits having improved electrical isolation characteristics
GB1490631A (en) * 1975-01-10 1977-11-02 Plessey Co Ltd Transistor arrangement having low charge storage
JPS5432986A (en) * 1977-08-19 1979-03-10 Seiko Instr & Electronics Ltd Semiconductor device
DE2748016A1 (de) * 1977-10-26 1979-05-10 Kremlev V J Integriertes schaltelement
EP0029350B1 (de) * 1979-11-14 1987-08-05 Fujitsu Limited Ausgangstransistor für eine TTL-vorrichtung mit Trägerentladungsmitteln
US4390890A (en) * 1980-06-26 1983-06-28 International Business Machines Corporation Saturation-limited bipolar transistor device
GB2153588A (en) * 1984-01-31 1985-08-21 Plessey Co Plc Isolation of input and output in an integrated injection logic device
JPS62119972A (ja) * 1985-11-19 1987-06-01 Fujitsu Ltd 接合型トランジスタ

Also Published As

Publication number Publication date
DE3841777A1 (de) 1990-06-28

Similar Documents

Publication Publication Date Title
DE2554296C2 (de) Integrierte C MOS-Schaltungsanordnung
DE69322963T2 (de) Eine integrierte Vorrichtung mit einem bipolaren Transistor und einem MOSFET Transistor in Emittorschaltungsanordnung
DE1211334B (de) Halbleiterbauelement mit eingelassenen Zonen
DE2538326A1 (de) Halbleiteraufbau
DE2217456B2 (de) Transistorschaltung mit Antisättigungsschal tung
DE2204853C2 (de) Schaltungsanordnung zum Zünden eines steuerbaren bidirektionalen Thyristors
DE69525797T2 (de) Integrierte Halbleiterschaltung mit einer Stromspiegelschaltung
DE19932959B4 (de) Halbleitervorrichtung und diese verwendende Halbleiterschaltung
DE2657293C3 (de) Elektrische Schaltungsanordnung in Transistor-Transistor-Logikschaltung (TTL)
EP0000169A1 (de) Halbleitersperrschichtkapazität in integrierter Bauweise und Bootstrap-Schaltung mit einer derartigen Halbleitersperrschichtkapazität
DE2615553C3 (de) Schwellenschaltung mit Hysterese
DE2054863A1 (de) Spannungsverstärker
DE1955272A1 (de) Spannungsregler und Verfahren der Spannungsregelung
DE2734509A1 (de) Integrierte halbleiterschaltung
DE3841777C2 (de) Halbleiteranordnung mit vertikalem npn-Planartransistor
DE3604173A1 (de) Lateraltransistor
DE2614580C2 (de) "I↑2↑L-Schaltung"
DE69528958T2 (de) Monolitische Ausgangsstufe mit Eigenbeschirmung gegen Latch-up-Phänomene
DE2530288C3 (de) Inverter in integrierter Injektionslogik
DE2541887C3 (de) Monolithisch integrierte Halbleiterschaltung mit einer I2 L- Konfiguration
EP0311605B1 (de) Transistoranordnung mit einem endstufentransistor
DE2609219A1 (de) Integrierte halbleiterschaltungen
DE2756777C3 (de) Digitalschaltungselement
DE4207225A1 (de) Integrierte schaltung mit abgleichbauteilen und abgleichbarer thyristor
DE69330307T2 (de) Integrierte Halbleiterschaltung mit einer Schicht zur Isolation der einzelnen Elemente auf einem Substrat

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 27/082

8120 Willingness to grant licenses paragraph 23
8127 New person/name/address of the applicant

Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 7100 HEILBR

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee