DE3825664C2 - - Google Patents
Info
- Publication number
- DE3825664C2 DE3825664C2 DE19883825664 DE3825664A DE3825664C2 DE 3825664 C2 DE3825664 C2 DE 3825664C2 DE 19883825664 DE19883825664 DE 19883825664 DE 3825664 A DE3825664 A DE 3825664A DE 3825664 C2 DE3825664 C2 DE 3825664C2
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- phase
- oscillator
- integrator
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001419 dependent effect Effects 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
- H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Die Erfindung geht aus von einem Phasenregelkreis nach dem Oberbegriff
des Anspruchs 1. Ein derartiger Phasenregelkreis ist in Fig. 1
dargestellt. Das Ausgangssignal eines spannungsgesteuerten
Oszillators (VCO) 1 wird in der Rückführung mittels eines Teilers 31 durch den Faktor N
geteilt, mittels eines Mischers 33 mit einem Mischersignal fm auf die Vergleichsfrequenz f REF
abgemischt, im Phasendetektor 5 mit dem Referenzsignal phasenmäßig
verglichen und über ein Schleifenfilter F(s) 7 verrastet. Gemäß der
DE-OS 35 39 493 ist es bei großem Abstimmbereich des VCO
vorteilhaft, im Schleifenfilterzweig eine Summation der vom
Phasendetektor gelieferten Spannung mit einer über beispielsweise
einen D/A-Wandler erzeugten Spannung zur Voreinstellung des VCO
vorzunehmen, um Frequenzumschaltungen bei variablem Teilungsfaktor N
oder bei variabler Referenzfrequenz f REF schnell zu ermöglichen.
Eine Voreinstellung ist sogar erforderlich, wenn beispielsweise das
in der Rückführung angegebene Mischersignal fM variabel ist und
mehrdeutige Mischfrequenzen entstehen können, die durch das
anschließende Filter nicht unterdrückt werden können.
Ein VCO zeichnet sich durch eine von der Charakteristik der
eingesetzten Kapazitätsdioden abhängigen Nichtlinearität aus, die
darin besteht, daß die Steilheit (Kv) im unteren Frequenzbereich
größer als im oberen ist. Der Unterschied der Steilheiten im unteren
und oberen Frequenzbereich wird umso größer, je größer der
Abstimmbereich ist. Außerdem bewirken parasitäre Reaktanzen bei
höheren Frequenzen (beispielsweise ab einigen 100 MHz) zusätzliche
Abweichungen von einer linearen Kennlinie. Diese unterschiedlichen
Steilheiten der VCO-Kennlinie führen dazu, daß die Schleifen
verstärkung (Kp · Kv) über den gesamten VCO-Bereich nicht konstant
ist. Das hat zur Folge, daß die Stabilität des Regelkreises und das
Einschwingverhalten nicht optimiert werden können. Insbesondere ist
diese Eigenschaft sehr nachteilig, wenn das Phasenrauschen über den
gesamten VCO-Bereich konstant niedrig gehalten werden soll.
In der MICROWAVES & RF vom August 1986 ist im Artikel "Control and
automate PLL phase-detector gain" eine Lösung dieses Problems
angegeben worden. Zur Kompensation der die Schleifenverstärkung
verändernden nichtlinearen VCO-Kennlinie wird hier vorgeschlagen,
einen in seiner Übertragungsfunktion steuerbaren Phasendetektor
einzusetzen, der das Steuersignal über die jeweils eingestellte
Frequenzinformation erhält. Im gleichen Maße, wie sich die Steilheit
der VCO-Kennlinie in Abhängigkeit von der Frequenz verändert, wird
die Verstärkung des Phasendetektors entgegengesetzt eingestellt, so
daß das Produkt Kp · Kv abschnittsweise konstant bleibt. Diese
Einrichtung erfordert jedoch, daß die VCO-Steilheit schrittweise
gemessen, die davon abgeleiteten Kompensationssignale für den
Phasendetektor gespeichert und diese Werte schließlich mit der
Frequenzinformation aus einem Speicher ausgelesen werden müssen.
In dem Aufsatz "Horizontal-Synchronisierung in Fernsehempfängern
mit erweitertem Fangbereich" von W. Bruch, Telefunken-Zeitung,
Juni 1961, Heft 132, Seiten 102-113 wird ein
Phasenregelkreis für die Horizontal-Synchronisierung in
Fernsehempfängern beschrieben. Darin wird zur Vergrößerung
des Fangbereichs des Phasenregelkreises vorgeschlagen, dessen
Regelsteilheit zu steuern bzw. zwischen zwei Werten umzuschalten.
Im gefangenen Zustand des Regelkreises wird die
Regelsteilheit optimal gehalten, während sie außerhalb des
gefangenen Zustandes auf einen wesentlich größeren Wert umgeschaltet
wird. Die Umschaltung der Regelsteilheit erfolgt
durch Anlegen einer Regelspannung an eine als Verstärker im
Regelkreis dienende Regelröhre.
Aufgabe der Erfindung ist es, einen Phasenregelkreis der eingangs
genannten Art anzugeben, bei dem die VCO-Steilheit nicht ausgemessen
und entsprechende Signalwerte für die Kompensation nicht gespeichert
werden müssen, sondern bei dem die Kompensation automatisch erfolgt.
Die Lösung dieser Aufgabe ist erfindungsgemäß im Patentanspruch 1
gekennzeichnet. Die weiteren Ansprüche beinhalten vorteilhafte
Ausgestaltungen der Erfindung.
Fig. 2 zeigt ein Blockschaltbild eines erfindungsgemäßen Phasen
regelkreises. Dabei wird das von einem frequenz- und phasen
empfindlichen Phasendetektor 5 gelieferte Signal in eine phasen
abhängige Spannung (UAPC) und eine frequenzabhängige Spannung (UAFC)
aufgespalten. Im frequenzabhängigen Zweig befindet sich ein
Integrator 11, dessen Ausgangssignal mittels eines Addierers 9 zu einer mit einem D/A-Wandler 17
erzeugten, externen, frequenzlinearen Steuerspannung (UD/A) addiert
wird. Die Summenspannung ergibt die frequenzabhängige Regelspannung
UAFC. Im eingeschwungenen Zustand der Regelschleife (bei
Phasenänderungen des Referenzsignals < 2 π) ist die frequenz
abhängige Regelspannung UAFC konstant, und die Phasenänderungen
werden über die phasenabhängige Regelspannung UAPC ausgeregelt.
In diesem Zustand liefert der Integrator 11 eine Spannung UJ, die ein
Maß für die Abweichung der VCO-Kennlinie von einer idealen, linearen
Kennlinie ist. Bei Bildung der Differenz aus der linearen
Voreinstellspannung UD/A und der frequenzabhängigen Regelspannung
UAFC mittels eines Differenzbildners 13 ergibt sich eine Spannung, die nach Bildung des Betrages mittels eines Betragsbildners (15) zur
Steuerung des Phasendetektors 5 verwendet werden kann (UK). Da durch
die Bildung der Summenspannung aus Integrator- (UI) und
Voreinstellspannung (UD/A) und anschließender Differenzbildung
dieser Spannung mit der Voreinstellspannung die letzte wieder
entfällt, kann in einer weiteren Ausgestaltung der Schaltung
(gestrichelt gezeichnet) das Integratorsignal direkt verwendet
werden.
Claims (5)
1. Phasenregelkreis zum Erzeugen eines auf eine Referenzfrequenz
bezogenen, phasenstabilen Oszillatorsignals,
mit einem Phasendetektor (5), einem Schleifenfilter (7),
einem spannungsgesteuerten Oszillator (1) (VCO) und einer
Rückführung, wobei der Phasendetektor (5) das Referenzsignal
und über die Rückführung das Ausgangssignal des
spannungsgesteuerten Oszillators (1) erhält, dadurch gekennzeichnet,
daß das Ausgangssignal des Phasendetektors
(5) an das Schleifenfilter (7) angelegt wird, das eine
phasenabhängige Regelspannung (UAPC) an den Oszillator
(1) liefert, und an einen Integrator (11) angelegt wird,
der eine frequenzabhängige Regelspannung (UAFC) an den
Oszillator (1) liefert, und daß die Übertragungsfunktion des
Phasendetektors (5) derart steuerbar ist, daß die durch
die nichtlineare Kennlinie des Oszillators (1) hervorgerufene
Nichtlinearität des Regelkreises automatisch kompensiert
wird, indem die Ausgangsspannung des Integrators
(11) als Kompensationsspannung für den Phasendetektor
(5) verwendet wird.
2. Phasenregelkreis nach Anspruch 1, gekennzeichnet durch
einen Betragsbildner (15), der aus der Ausgangsspannung
des Integrators (11) die Kompensationsspannung erzeugt.
3. Phasenregelkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß zwischen dem Integrator (11) und dem Oszillator
(1) ein Addierer (9) angeordnet ist, der eine
externe zur eingestellten Frequenz lineare Voreinstellspannung
(UD/A) zu der Ausgangsspannung des Integrators
(11) addiert.
4. Phasenregelkreis nach Anspruch 3, gekennzeichnet durch
einen Differenzbildner (13), der die Kompensationsspannung
bildet aus der Differenz der externen, linearen
Voreinstellspannung (UD/A) und der Ausgangsspannung des
Addierers (9).
5. Phasenregelkreis nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß in der Rückführung (3) ein
Frequenzteiler (31) und/oder ein Mischer (33) angeordnet
ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19883825664 DE3825664A1 (de) | 1988-07-28 | 1988-07-28 | Phasenregelkreis mit automatischer kompensation von nichtlinearitaeten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19883825664 DE3825664A1 (de) | 1988-07-28 | 1988-07-28 | Phasenregelkreis mit automatischer kompensation von nichtlinearitaeten |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3825664A1 DE3825664A1 (de) | 1990-02-01 |
DE3825664C2 true DE3825664C2 (de) | 1991-06-13 |
Family
ID=6359766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19883825664 Granted DE3825664A1 (de) | 1988-07-28 | 1988-07-28 | Phasenregelkreis mit automatischer kompensation von nichtlinearitaeten |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3825664A1 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4031939A1 (de) * | 1990-10-09 | 1992-05-07 | Rohde & Schwarz | Verfahren zum voreinstellen eines phasengeregelten oszillators auf einen vorgegebenen frequenzwert |
KR101264770B1 (ko) | 2009-11-16 | 2013-05-15 | 한국전자통신연구원 | 위상동기루프 장치 및 이를 이용한 위성통신 단말기 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DD107829A1 (de) * | 1973-12-04 | 1974-08-12 | ||
FR2514968A1 (fr) * | 1981-10-16 | 1983-04-22 | Trt Telecom Radio Electr | Synthetiseur de frequence a accord rapide |
US4568888A (en) * | 1983-11-08 | 1986-02-04 | Trw Inc. | PLL Fast frequency synthesizer with memories for coarse tuning and loop gain correction |
IL71718A (en) * | 1984-05-01 | 1990-01-18 | Tadiran Ltd | Millimeter wave frequency synthesizer |
US4595886A (en) * | 1984-10-19 | 1986-06-17 | Rockwell International Corporation | AC loop gain and DC prepositioning adjustment for phase locked loop |
DE3539493A1 (de) * | 1985-11-07 | 1987-05-14 | Licentia Gmbh | Phasenregelschleife |
DE3544622A1 (de) * | 1985-12-17 | 1987-06-19 | Siemens Ag | Schaltungsanordnung fuer eine digitale pll-schaltung mit verkuerzter einrastdauer |
US4720687A (en) * | 1987-02-20 | 1988-01-19 | Hewlett-Packard Company | Frequency locked loop with constant loop gain and frequency difference detector therefor |
-
1988
- 1988-07-28 DE DE19883825664 patent/DE3825664A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE3825664A1 (de) | 1990-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69031756T2 (de) | Generator mit variablem Frequenzsignal | |
DE3723778C2 (de) | ||
EP1362413B1 (de) | Abgleichverfahren und abgleicheinrichtung für pll-schaltung zur zwei-punkt-modulation | |
DE69020452T2 (de) | Frequenzsynthesierer. | |
DE69125356T2 (de) | Verfahren zum Nachführen einer Trägerfrequenz. | |
DE69709266T2 (de) | Frequenzsteuerbarer Oszillator | |
DE3881859T2 (de) | Frequenzmodulation in einer Phasenregelschleife. | |
DE68911276T2 (de) | Signalgenerator mit einer kombinierten, in Phase und in Frequenz verriegelten Schleife. | |
DE69522621T2 (de) | Steuerungssystem für Phasenregelschleife | |
EP0974196B1 (de) | Digitale afc-einstellung durch reziproke dds | |
DE68908245T2 (de) | Synthetisierer mit Phasenregelkreis für Modulation. | |
WO2004077676A1 (de) | Phasenregelanordnung | |
DE102020201720A1 (de) | PLL-Filter mit einem kapazitivem Spannungsteller | |
DE68928459T2 (de) | Einen Synthesierer verwendender Frequenzmodulator | |
DE3825664C2 (de) | ||
EP1543621B1 (de) | Phasenregelkreis | |
EP1034617B1 (de) | Breitband-phasenschieberschaltung | |
DE2322557A1 (de) | Breitband-phasenschiebernetzwerk und verfahren zur genauen phasenverschiebung eines wechselstromsignals | |
DE69324446T2 (de) | Abstimmbarer Resonanzkreis für spannungsgesteuerten Oszillator | |
EP1386400B1 (de) | Phasenregelschleife | |
DE2456533A1 (de) | Laufsignalgenerator | |
DE10255863B4 (de) | Phasenregelschleife | |
EP0893011B1 (de) | Phasenregelschleife mit umschaltbarer schleifenbandbreite | |
DE2941049C2 (de) | Verfahren zur Frequenznachregelung und Modulation eines Schwingungserzeugers | |
AT397166B (de) | Schaltungsanordnung zur erzeugung eines analogen, um 90 grad gegenüber einem eingangssignal phasenverschobenen ausgangssignals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |