DE3824504A1 - Cmos-exklusiv-oder-schaltung - Google Patents

Description

Die Erfindung bezieht sich auf eine Exklusiv-ODER-Schaltung, die unter Verwendung der komplementären Metalloxidhalbleiter­ technologie (CMOS-Technologie) hergestellt ist. Die Exklusiv- ODER-Funktion (XOR) ist eine in digitalen Logikschaltungen häufig verwendete Funktion. Die Wahrheitstabelle für die XOR- Funktion bei zwei Eingangsvariablen sieht vor, daß das Aus­ gangssignal niedrig bzw. auf einem niedrigen Wert ist, ausge­ nommen dann, wenn ein, und zwar nur ein Eingang hoch bzw. auf einem hohen Wert ist. Wenn beide Eingangssignale hoch oder niedrig sind, ist das Ausgangssignal niedrig. Die Funktion wird beispielsweise zur Berechnung von Prüfbits bei Paritäts­ prüfungen und bei Fehler-Korrekturschaltungen verwendet.

Häufig sind die Ausgänge von Exklusiv-ODER-Schaltungen (teil­ weise als XOR-Gatter bezeichnet) Eingänge für andere Gatter. Daher ist es für ein besonderes Gatter wünschenswert, eine ausreichende Treiberfähigkeit am Ausgang zum Treiben der Ein­ gänge eines oder mehrerer anderer Gatter verfügbar zu haben. Viele XOR-Gatter werden außerdem in integrierten Schaltungen, beispielsweise Mikroprozessoren verwendet, wobei es wichtig ist, daß die Gatter eine möglichst geringe Anzahl von Transi­ storen haben. Dadurch wird nicht nur die Größe der für die Implementierung erforderlichen Substratzone verringert, son­ dern auch ihre Arbeitsgeschwindigkeit erhöht.

XOR-Gatter sind beispielsweise beschrieben in dem Artikel "INTRODUCTION TO MOS LSI DESIGN" von J. Mavor, M. A. Jack und P. B. Denyer, Seiten 89 bis 91, veröffentlicht von Addison- Wesley Publishing Company (1982-Ausgabe).

In NMOS-Ausführungen bestehen XOR-Gatter häufig aus zwei Tran­ sistoren des Anreicherungstyps, deren Gate-Elektroden kreuzge­ koppelt sind, um die Eingangsignale zum Eingangsanschluß eines Inverters zu übertragen. Der Inverter ist über einen Transi­ stor des Verarmungstyps mit einer Betriebsspannung verbunden. In CMOS-Ausführungen gibt es XOR-Gatter, welche 12 Transisto­ ren erforderlich machen. Diese Gatter brauchen eine relativ große Substratfläche, und in einigen Fällen ist ihre Übertra­ gungsverzögerung relativ groß, da (im ungünstigsten Falle) drei Gatter geschaltet werden müssen, um die Exklusiv-ODER- Funktion zu erfüllen. Zwei weitere bekannte CMOS-XOR-Gatter werden in Verbindung mit den Fig. 1 und 2 weiter unten beschrieben.

Wie zu sehen sein wird, stellt die Erfindung ein XOR-Gatter oder eine XOR-Schaltung zur Verfügung, die nur sieben Transi­ storen bedingt und den Vorteil hat, daß sein bzw. ihr Ausgang von einem invertierenden Puffer getrieben ist, der den Gatter- oder Schaltungsausgang zum Treiben anderer Gatter ohne Zwi­ schenpuffer befähigt.

Die erfindungsgemäße komplementäre Metalloxidhalbleiterschal­ tung (CMOS-Schaltung) zur Schaffung einer Exklusiv-ODER-Funk­ tion weist einen ersten und einen zweiten n-Kanal-Transistor auf, deren Anordnung so getroffen ist, daß sie erste und zwei­ te Eingangssignale aufnehmen und übertragen. Die Gatter dieser Transistoren sind kreuzgekoppelt. Ferner sind erste und zweite p-Kanal-Transistoren in Reihe geschaltet und mit ihren Gate- Elektroden mit den ersten bzw. zweiten n-Kanal-Transistoren gekoppelt. Der Eingangsanschluß eines Inverters ist mit den ersten und zweiten n-Kanal-Transistoren und der Serienschal­ tung aus den ersten und zweiten p-Kanal-Transistoren gekop­ pelt. Eine Rückkoppelungsschaltung dient zum selektiven Anhe­ ben des Potentials am Eingangsanschluß des Inverters. Beim bevorzugten Ausführungsbeispiel weist diese Rückkoppelungs­ schaltung einen p-Kanal-Transistor auf, dessen Gate-Elektrode mit dem Ausgangsanschluß des Inverters verbunden ist und des­ sen Anschlüsse zwischen der Stromquelle und dem Eingangsan­ schluß des Inverters liegen. Dieses Bauelement zieht den Ein­ gangsanschluß des Inverters hoch, um einen Gleichstromfluß durch den Inverter insbesondere unter der Bedingung zu verhin­ dern, daß beide Eingangsignale zu der Schaltung auf einem hohen Wert bzw. hoch sind. Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels im Vergleich zu herkömmli­ chen Schaltungen gleicher Gattung erläutert. In der Zeichnung zeigen:

Fig. 1 ein elektrisches Schaltbild eines bekannten CMOS-XOR-Gatters;

Fig. 2 ein elektrisches Schaltbild einer anderen Ausführung eines CMOS-XOR-Gatters; und

Fig. 3 ein elektrisches Schaltbild eines bevorzugten Ausführungsbeispiels der Erfindung eines XOR-Gatters.

Im folgenden wird eine Exklusiv-ODER-Schaltung (XOR-Gatter), die in komplementärer Metalloxidhalbleiter(CMOS)-Technologie implementiert ist, beschrieben. In der folgenden Beschreibung werden zahlreiche spezielle Einzelheiten, beispielsweise spe­ zielle Transistorgrößen angegeben, um das Verständnis für die vorliegende Erfindung zu erleichtern. Es ist jedoch für den Fachmann klar, daß die Erfindung auch ohne diese speziellen Einzelheiten realisiert werden kann.

Die erfindungsgemäße Schaltung ist unter Verwendung der CMOS- Technologie hergestellt. Das hier verwendete spezielle CMOS- Verfahren ist für die Erfindung nicht wesentlich; es kann irgendeines von zahlreichen bekannten CMOS-Verfahren, bei­ spielsweise dasjenige mit n-Senken- oder p-Senken-Verarbei­ tung, verwendet werden. Bei dem beschriebenen Ausführungsbei­ spiel ist die Schaltung als Bestandteil eines auf einem n-lei­ tenden Siliziumsubstrat aufgebauten Mikroprozessors reali­ siert, wobei die n-Kanal-Transistoren in p-Senken gebildet sind und die Gatter aus polykristallinem Silizium (Polysilizi­ um) bestehen. Alle hier beschriebenen Transistoren sind Feld­ effektbauelemente des Anreicherungstyps.

Bekannte Ausführung gemäß Fig. 1

Bei der bekannten Schaltung gemäß Fig. 1 ist das A-Eingangssi­ gnal mit einem n-Kanal-Inverter 10 und das B-Eingangssignal mit dem Eingang eines n-Kanal-Inverters 11 gekoppelt. Zwei Paare 12 und 13 von parallel gekoppelten n-Kanal- und p-Kanal- Transistoren werden bei diesem Gatter verwendet. Das Aus­ gangssignal des Gatters wird von einer die Transistorpaare 12 und 13 verbindenden Leitung abgenommen. Diese Anordnung hat den Vorteil, daß sie nur acht Transistoren erforderlich macht. Sie hat jedoch den Nachteil, daß sie nicht mit sich selbst in Reihe geschaltet werden kann. Dies bedeutet, daß der Ausgang ohne Zwischenpuffer nicht die Eingänge anderer XOR-Gatter treiben kann. Obwohl nur acht Transistoren in Prüfbit-Genera­ toren o. dgl. erforderlich sind, werden zusätzliche Transisto­ ren zur Pufferung benötigt. Die Anzahl dieser Puffer ist eine Funktion der Belastung am Ausgang des Gatters; diese ist bei­ spielsweise eine Funktion der Fächerung (fan-out) bei einer speziellen Schaltung. Diese Puffer komplizieren natürlich das Lay-out, bedingen zusätzliche Substratfläche und erhöhen die Übertragungsverzögerung.

Bekannter XOR-Puffer gemäß Fig. 2

Der XOR-Puffer gemäß Fig. 2 verwendet einen n-Kanal-Inverter 20 und einen CMOS-Inverter 21. Er weist ein parallel geschal­ tetes Paar 22 von p-Kanal- und n-Kanal-Transistoren auf. Der Ausgang der Schaltung wird zwischen dem p-Kanal-Transistor 24 und dem n-Kanal-Transistor 25 abgenommen.

Diese Schaltung leidet unter denselben Problemen wie das XOR- Gatter gemäß Fig. 1.

XOR-Gatter gemäß Fig. 3 (Erfindung)

Bei der Schaltung gemäß Fig. 3 ist das erste Eingangssignal mit der Leitung 32 (A-Eingang) und das zweite Eingangssignal mit der Leitung 33 (B-Eingang) verbunden. Die Leitung 32 ist mit einem Anschluß des n-Kanal-Transistors 30 gekoppelt; Lei­ tung 33 ist mit einem Anschluß des n-Kanal-Transitors 31 ge­ koppelt. Die anderen Anschlüsse der Transistoren 30 und 31 sind mit einem Knotenpunkt 41 gekoppelt. Die Gate-Bauteile der Transistoren 30 und 31 sind kreuzgekoppelt. Insbesondere ist das Gate-Bauteil des Transistors 31 mit der Leitung 32 und das Gate-Bauteil des Transistors 30 mit der Leitung 33 gekoppelt.

P-Kanal-Transistoren 34 und 35 liegen miteinander in Reihe zwischen der Betriebsspannungsquelle (V _CC ) und dem Knoten­ punkt 41. Das Gate-Bauteil des Transistors 34 ist mit der Leitung 33 und das Gate-Bauteil des Transistors 35 mit der Leitung 32 gekoppelt.

Der Knotenpunkt 41 ist mit der Ausgangsleitung 39 über einen Inverter 36 gekoppelt. Bei dem beschriebenen Ausführungsbei­ spiel weist dieser Inverter einen p-Kanal-Transistor 38 auf, der mit einem n-Kanal-Transistor 37 in Reihe geschaltet ist. Die Gate-Bauteile der Transistoren 37 und 38 sind mit dem Knotenpunkt 41 verbunden. Die Ausgangsleitung 39 liegt zwi­ schen den Anschlüssen der Transistoren 37 und 38.

Eine Rückkopplungsschaltung ist zwischen der Leitung 39 und dem Eingangsanschluß des Inverters 36, dem Knotenpunkt 41, vorgesehen. Bei dem beschriebenen Ausführungsbeispiel wird diese Rückkopplungsschaltung durch einen p-Kanal-Transistor 40 gebildet. Das Gate-Bauteil des Transistors 40 ist mit der Leitung 39, sein einer Anschluß mit dem Knotenpunkt 41 und sein anderer Anschluß mit V _CC gekoppelt.

Wenn der A-Eingang und der B-Eingang auf niedrigerem Potential sind, sind beide Transistoren 30 und 31 nicht-leitend. Dagegen sind Transistoren 34 und 35 leitend und heben den Knotenpunkt 41 auf V _CC an. Dadurch wird die Leitung 39 auf ein Potential nahe dem Erdpotential gebracht, da Transistor 37 leitend ist.

Es sei nun angenommen, daß der eine Eingang auf einem hohem Wert und der andere auf einem niedrigem Wert ist. (Die für ein hohes Ausgangssignal des Gatters erforderliche Bedingung.) Einer der Transistoren 30 und 31 ist leitend und eine "Null" wird zum Knotenpunkt 41 übertragen. Zu beachten ist, daß einer der Transistoren 34 und 35 nicht-leitend ist, so daß der Kno­ tenpunkt 41 über die Transistoren 34 und 35 nicht auf V _CC gezogen wird. Die Null oder das niedrige Potential auf der Leitung 41 bewirkt, daß der Transistor 38 leitet und der Aus­ gangsknotenpunkt 39 auf V _CC gebracht wird.

Wenn beide Eingänge hoch sind, sind auch beide Transistoren 30 und 31 leitend. Die Transistoren 30 und 31 übertragen das um die den Transistoren 30 und 31 zugeordnete Schwellenspannung 41 reduzierte Eingangssignal zum Knotenpunkt 41. Für eine zufriedenstellende Funktionsweise muß der Auslösepunkt für die Schaltung angenähert bei der Hälfte des Eingangssignalpegels, abzüglich des den Transistoren 30 und 31 zugeordneten Schwel­ lenspannungsabfalls sein. Dies gewährleistet einen geeigneten Betrieb bei ausreichendem Rauschpegel. Wenn dies stattfindet, kann das Potential am Knotenpunkt 41 nicht hoch genug sein, um das Leiten des Transistors 38 zu verhindern. Es besteht daher die Möglichkeit eines Gleichstrompfades über den Inverter 36.

Die über den Transistor 40 gebildete Rückkopplung gewährlei­ stet jedoch, daß der Knotenpunkt 41 (für diese Bedingung) über den Transistor 40 auf V _CC gebracht wird, wodurch der Transi­ stor 38 gesperrt und der Gleichstrompfad über den Inverter 36 unterbrochen wird. Der Transistor 40 berührt die Funktionswei­ se der Schaltung für andere Eingänge nicht oder zumindest nicht beachtlich.

Es wurde gefunden, daß die mit den Eingangsknotenpunkten ver­ bundene Streukapazität minimiert werden sollte, um eine opti­ male Funktionsweise zu gewährleisten. Dies geschieht mit Hilfe einer gemeinsamen n-leitenden Zone für die Transistoren 30 und 31. Dies bedeutet, daß die Transistoren 30 und 31 in der durch die Pfeile 42 bezeichneten Zone einen Anschluß durch gemein­ same Diffusion teilen. Eine gemeinsame Diffusionszone wird auch von einem Anschluß des Transistors 35 und des Transistors 40 an den durch die Pfeile 43 bezeichneten Stellen geteilt. Es gibt auch eine gemeinsame Zone zwischen den Transistoren 34 und 35.

Bei dem beschriebenen Ausführungsbeispiel haben die Transisto­ ren 30 und 31 ein z/l-Verhältnis von 12/2, die Transistoren 34 und 35 ein Verhältnis von 8/2, Transistor 40 ein Verhältnis von 4/5, Transistor 38 ein Verhältnis von 10/2 und Transistor 37 ein Verhältnis von 20/2.

Vorstehend wurde ein XOR-Gatter beschrieben, bei dem nur sie­ ben Transistoren vorgesehen sind. Die für die Herstellung dieser Schaltung erforderliche Substratfläche ist relativ klein im Vergleich zu einigen bekannten Schaltungen gleicher Gattung. Der Ausgang von dieser Schaltung (Leitung 35) wird vom Inverter 36 gepuffert, wodurch es möglich wird, daß der Ausgang direkt mit anderen Gattern (ohne zusätzliche Puffe­ rung) gekoppelt werden kann.

Claims (8)

1. Komplementäre Metalloxidhalbleiter (CMOS)-Schaltung zur Ausführung einer Exklusiv-ODER-Funktion, dadurch gekennzeichnet, daß erste und zweite n-Kanal-Transistoren (30, 31) zur Aufnah­ me und Übertragung erster bzw. zweiter Eingangssignale (A, B) vorgesehen und mit kreuzweise gekoppelten Gate-Bauteilen ver­ sehen sind, daß erste und zweite p-Kanal-Transistoren (34, 35) in Reihe geschaltet und an ihren Gate-Bauteilen mit den ersten bzw. zweiten Transistoren (30, 31) gekoppelt sind, daß der Eingangsanschluß (41) eines Inverters (36) mit den ersten und zweiten n-Kanal-Transistoren (30, 31) und den reihengeschalte­ ten ersten und zweiten p-Kanal-Transistoren (34, 35) verbunden ist und daß ein der selektiven Potentialanhebung des Eingangs­ anschlusses (41) des Inverters (36) dienende Rückkopplungs­ schaltung (40) mit dem Inverter (36) gekoppelt ist, wobei die Anordnung so getroffen ist, daß der Ausgangsanschluß (39) des Inverters (36) die Exklusiv-ODER-Funktion der ersten und zwei­ ten Eingangssignale (A, B) liefert.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das erste Eingangssignal (A) an den ersten Anschluß (32) des ersten n-Kanal-Transistors (30) und das zweite Eingangssignal (B) an den ersten Anschluß (33) des zweiten n-Kanal-Transi­ stors (31) angelegt ist, daß das Gate-Bauteil des ersten p-Ka­ nal-Transistors (34) mit einem der ersten und zweiten Ein­ gangssignale (A, B) beaufschlagbar ist, daß das Gate-Bauteil des zweiten p-Kanal-Transistors (35) mit dem anderen der bei­ den Eingangssignale beaufschlagbar ist, daß das Gate-Bauteil des ersten n-Kanal-Transistors (30) mit dem zweiten Eingangs­ signal (B) und das Gate-Bauteil des zweiten n-Kanal-Transi­ stors (31) mit dem ersten Eingangssignal (A) beaufschlagbar ist, daß der Eingangsanschluß (41) des Inverters (36) mit den zweiten Anschlüssen der ersten und zweiten n-Kanal-Transisto­ ren (30, 31) und mit einem Anschluß des zweiten p-Kanal-Tran­ sistors (35) verbunden ist, daß die Rückkopplungsschaltung (40) zwischen dem Ausgang (39) und dem Eingang (41) des Inver­ ters (36) angeordnet ist und einen Stromfluß über den Inverter bei niedrigem Ausgangspegel des Inverters verhindert.

3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Rückkopplungsschaltung einen dritten p-Kanal-Transi­ stor (40) enthält.

4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß das Gate-Bauteil des dritten p-Kanal-Transistors (40) mit dem Ausgangsanschluß (39) des Inverters (36) gekoppelt ist und daß einer der Anschlüsse des dritten p-Kanal-Transistors mit dem Eingang (41) des Inverters (36) verbunden ist.

5. Schaltung nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, daß der Inverter (36) einen vierten p-Kanal- Transistor (38) enthält, der mit einem dritten n-Kanal-Tran­ sistor (37) in Reihe geschaltet ist.

6. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Anschlüsse des dritten p-Kanal-Transistors (40) zwischen einer Betriebsspannungsquelle und dem Eingangsanschluß (41) des Inverters (36) liegen.

7. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß der mit dem Eingang (41) des Inverters (36) verbundene An­ schluß des dritten p-Kanal-Transistors (40) und der eine An­ schluß des zweiten p-Kanal-Transistors (35) eine gemeinsame p-leitende Zone (43) aufweisen.

8. Schaltung nach einem der Ansprüche 2 bis 7, dadurch ge­ kennzeichnet, daß die zweiten Anschlüsse der ersten und zwei­ ten n-Kanal-Transistoren (30, 31) eine gemeinsame n-leitende Zone (42) haben.