DE3803965C2 - Schaltungsanordnung mit einem spannungsgesteuerten Oszillator - Google Patents

Description

Die Erfindung geht aus von einer Schaltungsanordnung nach dem Oberbegriff des Patentanspruchs 1.

Eine Schaltung eines Frequenz-Synthetisierers ist aus dem Buch "MECL Data Book" 1982/83, Seiten 7-24 bis 7-41, bekannt. Der Frequenz-Synthetisierer enthält eine Frequenzregelschleife (PLL), die im einfachsten Fall aus einer Phasenvergleichsschaltung, einem Tiefpaßfilter und einem spannungsgesteuerten Oszillator (Quarz-Oszillator) besteht. Die PLL ist in Form eines geschlossenen, rückgekoppelten Systems aufgebaut. Bei einer Anwendung als Frequenz-Vervielfacher schwingt der spannungsgesteuerte Oszillator mit einem Vielfachen der Frequenz eines anliegenden Referenzsignals. In diesem Fall sind (programmierbare) Frequenzverteiler vorzusehen, um die Oszillator-Frequenz herunterzuteilen.

Beim Einschalten einer PLL besteht zwischen dem Signal des spannungsgesteuerten Oszillators und dem anliegenden Referenzsignal zunächst eine zufällige Phasenbeziehung. Ein Ausregeln dieser Phasenbeziehung zu Null beansprucht eine dem Frequenz-Ziehbereich des Oszillators umgekehrt proportionale Zeit. Bei Quarz-Oszillatoren sinkt der Ziehbereich mit steigender Frequenz, weil üblicherweise Oberton-Quarze verwendet werden. Aus diesem Grund beträgt die Einrastzeit von Quarz-Oszillatoren mehrere Sekunden.

Aus der EP-OS 12 899 A1 ist eine PLL-Schaltung bekannt, bei der eine Hilfsschaltung vorgesehen ist, mit der zu bestimmten Zeiten ein zwischen einem spannungsgesteuerten Oszillator und einem Phasendetektor angeordneter Frequenzteiler in einen definierten Ausganngszustand versetzt wird, was einer Verkürzung der Einrastzeit dienen soll.

Die US-PS 45 92 078 offenbart eine PLL-Schaltung, deren Frequenzteilerverhältnis zum Zwecke der Aufwandsersparnis mittels eines Vor-/Rückwärtszählers eingestellt wird.

Eine weitere PLL-Schaltung ist aus der US-PS 45 16 083 bekannt, bei der mittels Impulslängendetektoren eine Umschaltung der Frequenzverteilerverhältnisse gesteuert wird. Weiter offenbart die DE-OS 33 35 024 A1 eine Schaltungsanordnung mit zwei Phasenregelkreisen, bei der eine Änderung der Frequenzteilerverhältnisse durch eine Schwellenwertanordnung ausgelöst wird. Bei der FR-OS 25 49 318 A1 ist eine PLL-Schaltung beschrieben, deren Oszillator-Signal auf dem Weg zum Frequenzteiler mittels eines Schalters unterdrückt wird.

Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsanordnung anzugeben, bei der die Einrastzeit einer Phasenregelschleife reduziert wird.

Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.

Die erfindungsgemäße Schaltungsanordnung weist den Vorteil auf, daß die Einrastzeit von Phasenregelschleifen reduziert werden kann, ohne daß die Stabilität des Regelkreises leidet. Die Erfindung beruht auf der Erkenntnis, daß zur Erzielung eines großen Frequenz-Ziehbereiches und einer damit einhergehenden kleinen Einrastzeit das Teilungsverhältnis N des Frequenzteilers in den Regelvorgang mit einbezogen wird. Als weiterer Vorteil ist anzusehen, daß durch eine Änderung des Frequenz-Teilungsverhältnisses N die jeweilige Frequenz-Abweichung exakt reproduzierbar ist. Bei der erfindungsgemäßen Schaltungsanordnung weisen die erzeugten Taktsignale im eingerasteten Zustand des Phasenregelkreises keine Phasensprünge auf.

Die Erfindung wird durch ein Ausführungsbeispiel in der Zeichnung anhand mehrerer Figuren näher erläutert. Von den Figuren zeigen:

Fig. 1 ein Blockschaltbild eines Phasenregelkreises gemäß der vorliegenden Erfindung,

Fig. 2 ein Blockschaltbild der Bewertungseinrichtung der Fig. 1 und

Fig. 3 Spannungszeitdiagramme zur Erläuterung der beiden Blockschaltbilder.

Bei dem in der Fig. 1 dargestellten Blockschaltbild wird über eine Klemme 1 ein Referenzsignal einer Phasenvergleichsschaltung 2 zugeführt. Die Phasenvergleichsschaltung 2 verfügt über 2 Ausgänge. An dem einen Ausgang ändert sich der logische Pegel, wenn das Referenzsignal gegenüber einem Vergleichssignal phasenmäßig voreilt. Umgekehrt ist an dem zweiten Ausgang eine Änderung des logischen Pegels zu erwarten, wenn das Referenzsignal dem Vergleichssignal phasenmäßig nacheilt. Eine derartige Phasenvergleichsschaltung ist z.B. unter der Typenbezeichnung MC 4044 bekannt. Die an den beiden Ausgängen U und D der Phasenvergleichsschaltung abnehmbaren Signale werden einem Regelverstärker 3 und einer Bewertungsschaltung 4 zugeführt. Der Regelverstärker 3 weist ein Proportional-Integral-Verhalten auf. Eine am Ausgang des Regelverstärkers 3 abnehmbare Regelspannung dient zur Frequenz-Nachführung eines spannungsgesteuerten Oszillators 5. In dem vorliegenden Ausführungsbeispiel sei angenommen, daß der spannungsgesteuerte Oszillator 5 ein spannungsgesteuerter Quarz-Oszillator ist und mit einem Vielfachen der Frequenz f_ref des an Klemme 1 liegenden Referenzsignals schwingt. Die Frequenz f_osc des spannungsgesteuerten Oszillators wird mit einem programmierbaren Frequenz-Teiler 6 heruntergeteilt und einem anderen Eingang der Phasenvergleichsschaltung 2 als Vergleichssignal zugeführt. Weitere Ausgänge des programmierbaren Frequenzteilers 6 sind mit Adress- Eingängen A eines Nur-Lesespeichers 7 verbunden, an dessen Ausgängen 8 je nach Programmierung mit dem anliegenden Referenzsignal verkoppelte Taktsignale abnehmbar sind. Ein weiterer Ausgang des programmierbaren Frequenzteilers 6 ist zur Rücksetzung des Frequenzteilers 6 an einem Eingang R vorgesehen.

In bekannten Frequenz-Synthetisierern ist üblicherweise ein Phasenregelkreis in der bisher beschriebenen Art enthalten. Gemäß der vorliegenden Erfindung werden die an Klemmen 9 und 10 anliegenden Regelspannungen der Phasenvergleichsschaltung 2 in der Bewertungsschaltung 4 bewertet. Der Aufbau und die Wirkungsweise der Bewertungsschaltung 4 wird in Verbindung mit der Fig. 2 noch näher beschrieben. Abhängig von der Bewertung der anliegenden Regelspannungen wird ein Steuersignal abgeleitet, welches über eine Klemme 11 einer Multiplexerschaltung 12 zugeführt ist. An den Eingängen der Multiplexerschaltung 12 liegen Daten N bzw. N′ an, die je nach Steuerung der Multiplexer-Schaltung 12 den Dateneingängen des programmierbaren Frequenzteilers 6 zugeführt werden und dort das Frequenzteilungsverhältnis ändern.

Das in der Fig. 2 dargestellte Blockschaltbild zeigt eine bevorzugte Ausführungsform der Bewertungsschaltung 4. Im wesentlichen besteht die Bewertungsschaltung 4 aus einem Vor/Rückwärts-Zähler 13 mit einem vorwärts- und einem rückwärtszählenden Takteingang sowie einem Überlaufausgang C. Die vor- und rückwärts zählenden Takteingänge U und D sind über die Klemmen 9 und 10 mit den beiden Ausgängen der Phasenvergleichsschaltung 2 verbunden. Damit der Vor/Rückwärts-Zähler 13 nicht bei kurzzeitigen Phasenänderungen zu zählen beginnt, werden die Impulse der von der Phasenvergleichsschaltung 2 abgegebenen Signale mit Impulslängen-Detektoren 14 und 15 hinsichtlich ihrer Impulslängen detektiert. Beim Erkennen kurzer Impulslängen, geben die Impulslängen-Detektoren 14 und 15 Signale ab, die in der ODER-Stufe 16 disjunktiv verknüpft werden und ein Zählen des Vor/Rückwärts-Zählers 13 verhindern. Durch diese Maßnahme wird ein integrales Regelverhalten erzielt.

Mit den in der Fig. 3 gezeigten Spannungszeitdiagrammen soll nunmehr die Wirkungsweise der in den Fig. 1 und 2 gezeigten Blockschaltbilder näher erläutert werden. In der Fig. 3 sind zwei Fälle dargestellt, die das Einlaufverhalten des erfindungsgemäßen Phasenregelkreises beschreiben sollen. In dem ersten Fall (linke Seite der Fig. 3) eilt das Referenzsignal der Fig. 3a gegenüber dem Vergleichssignal der Fig. 3b phasenmäßig vor. Abhängig von der jeweiligen Phasenabweichung ist an dem Ausgang U der Phasenvergleichsschaltung 2 ein Signal gemäß der Fig. 3c und an dem Ausgang D der Phasenvergleichsschaltung 2 ein Signal gemäß der Fig. 3d abnehmbar. Wie eingangs erwähnt, zählt der Vor/Rückwärts-Zähler 13 in der Bewertungsschaltung 4 nur dann, wenn Impulse <= einer vorgegebenen Impulslänge in den von der Phasenvergleichsschaltung 2 abgegebenen Signalen vorliegen. In der Fig. 3e ist das entsprechende Zählergebnis des Vor/Rückwärts-Zählers 13 durch die in dem Spannungszeitdiagramm angegebenen Werte verdeutlicht. Bei Erreichen eines Übertrages, z.B. "F" oder "0", gibt der Vor/Rückwärts-Zähler 13 an seinem Überlauf-Ausgang mit Klemme 11 ein Signal gemäß der Fig. 3f ab, welches zur Steuerung der Multiplexer-Schaltung 12 dient. Die Fig. 3h zeigt die zeitlichen Intervalle, in denen die Multiplexerschaltung 12 an die Daten N bzw. N′ aufgeschaltet ist. Mit entsprechender zeitlicher Zuordnung zeigt die Fig. 3g jene Bereiche, in denen der Phasenregelkreis nicht eingerastet bzw. eingerastet ist.

Auf der rechten Seite der Fig. 3 ist der Fall mit Spannungszeitdiagrammen dargestellt, bei welchem das Vergleichssignal gegenüber dem Referenzsignal phasenmäßig vorläuft.

Wie weiter der Fig. 3 zu entnehmen ist, hat die Schaltung die Möglichkeit, in einer einzigen Richtung eine schnelle Phasenänderung durchzuführen. Da das Referenzsignal an Klemme 1 periodisch ist, kann eine Phasenjustierung auch durch ein Laufen in die "falsche Richtung" erreicht werden, wobei der Phasenfehler zunächst eventuell noch größer werden kann (siehe rechter Teil der Fig. 3). Auch bei diesem Betriebsfall rastet der erfindungsgemäße Phasenregelkreis wesentlich schneller ein, als bekannte Phasenregelkreise nach dem Stand der Technik. In dem vorliegenden Ausführungsbeispiel wurden mit N=432 und N′=431 bzw. N′=433 die besten Ergebnisse erzielt.

Die Erfindung bleibt nicht auf das vorliegende Ausführungsbeispiel beschränkt. Insbesondere kann die Ansteuerung des Frequenz-Teilers auch verfeinert werden. So ist es beispielsweise möglich, mit mehreren verschiedenen Vorgaben zur Frequenzteilung ein schnelleres Einrasten des Phasenregelkreises zu ermöglichen.

Weiterhin ist es möglich, mit einem festen Frequenz-Teilungsverhältnis des Frequenzteilers 6 zu arbeiten und durch Unterdrückung von Impulsen des Oszillator-Signals entsprechend der Bewertung der von der Phasenvergleichsschaltung 2 abgegebenen Regelspannungssignale eine entsprechende Beeinflussung der Fangzeit zu erzielen.

Claims (3)

1. Schaltungsanordnung mit einem spannungsgesteuerten Oszillator, mit einem Frequenz-Teiler, welcher ein vom spannungsgesteuerten Oszillator erzeugtes Signal in der Frequenz teilt, mit einer Phasenvergleichsschaltung zum Erzeugen einer Regelspannung, welche die Frequenz des spannungsgesteuerten Oszillators aufgrund von Phasenabweichungen zwischen einem Referenzsignal und einem vom Frequenz-Teiler abgegebenen Vergleichssignal nachführt, und einer Bewertungsschaltung, dadurch gekennzeichnet, daß die Bewertungsschaltung (4) einen Vor-/Rückwärtszähler (13) umfaßt, dessen Zählrichtung von der Regelspannung gesteuert ist, und daß ein Überlauf des Vor-/Rückwärtszählers (13) ein Umschalten des Teilerverhältnisses des Frequenzteilers (6) bewirkt.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Überlauf des Vor-/Rückwärtszählers (13) bei dem Referenzsignal vorlaufendem Vergleichssignal eine Erniedrigung des Teilerverhältnisses bewirkt und bei dem Vergleichssignal vorlaufendem Referenzsignal eine Erhöhung des Teilerverhältnisses bewirkt.

3. Schaltungsanordnung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Bewertungsschaltung (4) Impulslängendetektoren (14, 15) aufweist, die an den Ausgängen der Phasenvergleichsschaltung angeschlossen sind und die bei Unterschreiten einer Impulslänge das Zählen des Vor-/Rückwärtszählers (13) verhindern.