DE3789490T2

DE3789490T2 - Steuerungssystem für ein Vektorprozessor.

Info

Publication number: DE3789490T2
Application number: DE3789490T
Authority: DE
Inventors: Tadaaki Isobe; Toshiko Isobe
Original assignee: Hitachi Ltd; Hitachi Computer Engineering Co Ltd
Current assignee: Hitachi Ltd; Hitachi Computer Engineering Co Ltd
Priority date: 1986-11-18
Filing date: 1987-11-17
Publication date: 1994-10-27
Anticipated expiration: 2007-11-18
Also published as: US5060148A; EP0268264A3; JPS63127368A; JPH06103494B2; EP0268264A2; EP0268264B1; DE3789490D1

Description

HINTERGRUND DER ERFINDUNG

Die vorliegende Erfindung bezieht sich auf ein Steuersystem für einen Vektorprozessor, der mehrere in Pipelineform angeordnete Verarbeitungseinheiten besitzt, und insbesondere auf ein Steuersystem, das für die Synchronisierung oder Serialisierung von von den in Pipelineform angeordneten Verarbeitungseinheiten verarbeiteten Vektorbefehlen mit hoher Geschwindigkeit geeignet ist.
Für einen Vektorprozessor, der mehrere in Pipelineform angeordnete Verarbeitungseinheiten besitzt, ist es zur Synchronisierung oder zur Serialisierung (im folgenden allgemein Serialisierung genannt) von Vektorbefehlen notwendig, daß sie in jeder in Pipelineform angeordneten Verarbeitungseinheit verarbeitet werden, um die Reihenfolge der Bezugnahme auf einen Hauptspeicher sicherzustellen. Besonders dann, wenn mehrere Hauptspeicherbezugsbefehle zur gleichen Zeit ausgeführt werden können, wird eine solche Serialisierung zur Ausführung von nachfolgenden Zugriffsbefehlen nach der Beendigung von vorhergehenden Zugriffsbefehlen notwendig.
Zur Verwirklichung eines solchen Verfahrens ist ein Verfahren bekannt, wie es zum Beispiel in JP-A-59-125472 offenbart ist. Gemäß dieser Veröffentlichung wird für jede in Pipelineform angeordnete Verarbeitungsstufe ein POST-Merker bereitgestellt. Wenn ein POST-Befehl (eine Art Serialisierungsbefehl) ausgeführt wird, wird der POST-Merker auf eine entsprechende Verarbeitungsstufe gesetzt, auf der ein Zugriffsbefehl gerade ausgeführt wird. Der POST-Merker wird von einer Stufe zur anderen verschoben, wenn die Verarbeitung voranschreitet. Als weiteres Mittel zur Serialisierung ist ein Verfahren bekannt, wie es zum Beispiel in einer Veröffentlichung "HITAC S-810 Processor" auf Seite 60 offenbart ist. Gemäß dieser Veröffentlichung ist zum Anhalten all dieser in Pipelineform angeordneten Verarbeitungen ein VWAC-Befehl vorgesehen, wobei nur ein Zugriffsbefehl auf einen Hauptspeicher in der Weise berücksichtigt wird, daß ein VWAC-Befehl wiederholt ausgeführt wird, um so die Ausführung nachfolgender Befehle zu unterdrücken, bis alle Hauptspeicher-Zugriffsbefehle der vorhergehenden Befehle vor dem VWAC-Befehl beendet worden sind.
Eine solche herkömmliche Technik zur Serialisierung beruht auf einem Konzept, bei dem nachfolgende Befehle nach einem Serialisierungsbefehl nur dann in die in Pipelineform angeordneten Verarbeitungseinheiten eingegeben werden, wenn vorhergehende Befehle vollständig in den in Pipelineform angeordneten Verarbeitungseinheiten ausgeführt worden sind.
Der Zeitpunkt der Serialisierung von Befehlen liegt jedoch tatsächlich in einer Stufe des Zugriffs zum Hauptspeicher, wenn ein Zugriffsbefehl als Beispiel genommen wird. Bei den vorangehenden Vektorisierungsstufen ist es möglich, die Befehle unabhängig von der Serialisierung auszuführen. Mit anderen Worten, bei einem herkömmlichen Verfahren zur Eingabe nachfolgender Befehle in in Pipelineform angeordnete Verarbeitungseinheiten, nachdem die vorhergehenden Befehle vollständig ausgeführt worden sind, wird auf Stufen, die nicht mit der Serialisierung in Beziehung stehen, Zeit bei den Verarbeitungen verschwendet.
Aus der EP-A-0 042 442 ist der Gebrauch von solchen WAIT- Befehlen bekannt. Hierbei werden bei Erfassung eines solchen WAIT-Befehles im Befehlsfluß nur die laufenden Befehle in allen Verarbeitungseinheiten beendet und keine neuen Befehle in die Leitungen eingespeist. Das führt zur folgenden Situation: Während die langsamste Verarbeitungseinheit ihren Befehl vollendet, warten alle anderen Verarbeitungseinheiten, obwohl neue Befehle in ihre Leitungen hätten eingespeist werden können. Dieses Problem wurde erkannt und mit der Einführung von SUBWAITS gelöst, die eine detailliertere aber teurere Steuerung des Befehlsflusses erlauben.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Steuersystem für einen Vektorprozessor zu schaffen, der mehrere in Pipelineform angeordnete Verarbeitungseinheiten und Stufen besitzt, bei dem Befehle in Stufen eingegeben und ausgeführt werden können, die sich vor einer Stufe des Zugriffs auf einen Hauptspeicher befinden.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Serialisierungssteuersystem für einen Vektorprozessor zu schaffen, der mehrere in Pipelineform angeordnete Verarbeitungseinheiten besitzt, bei dem eine unnötige Leerlaufstufe oder -zeit während der Ausführung mehrerer Befehle, die von einem Serialisierungsbefehl zur Sicherstellung der Reihenfolge der Bezugnahme auf einen Hauptspeicher serialisiert werden, beseitigt ist und eine übermäßige Unterdrückung der Ausführung derjenigen Befehle nach einem Serialisierungsbefehl, die keiner Serialisierung bedürfen, vermieden werden kann.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Steuersystem für einen Vektorisierungsprozessor zu schaffen, der in der Lage ist, vor einem Rechenoperationsbefehl einen VWAC-Befehl (einen Serialisierungsbefehl für einen Zugriffsbefehl) in eine in Pipelineform angeordnete Verarbeitungseinheit einzugeben, selbst wenn eine in Pipelineform angeordnete Verarbeitungseinheit, die einem Zugriffsbefehl zugeteilt ist, keine Kapazitäten frei hat, um ihn auszuführen.
Dies wird erreicht mit einem Vektorprozessor, wie er im Anspruch 1 angegeben ist.
Gemäß einem Aspekt der vorliegenden Erfindung wird ein Vektorbefehl-Ausführungssteuersystem geschaffen, wobei ein Serialisierungsbefehl in Form eines gewöhnlichen Vektorbefehls in zu serialisierende Leitungen eingegeben wird, damit die Vektorisierungsoperation dieser Leitung gestoppt wird, sobald der Serialisierungsbefehl auf einer bestimmten Stufe einer Leitung erkannt wird, und das Stoppen jedes Vektorisierungsprozesses aufgehoben wird, sobald der Serialisierungsbefehl für alle zu serialisierenden Leitungen erfaßt wird. Weiterhin ist zusätzlich zu einem Register zur Belegung eines gerade ausgeführten Befehles ein zugeordneter Puffer zum Laden eines Serialisierungsbefehles, der während der Durchführung eines Vektorprozesses ausgegeben wird, vorgesehen.
In das Vektorbefehl-Ausführungssteuersystem wird ein Serialisierungsbefehl als Vektorverarbeitungsbefehl in die in Pipelineform angeordneten Verarbeitungseinheiten eingegeben. Wenn der Serialisierungsbefehl auf einer bestimmten Stufe einer in Pipelineform angeordneten Verarbeitungseinheit erfaßt wird, wird die Vektorisierungsoperation dieser Einheit gestoppt. Eine Freigabe des Stoppens der Vektorisierungsoperation wird bewirkt, wenn der Serialisierungsbefehl auf den bestimmten Stufen aller zu serialisierenden, in Pipelineform angeordneten Verarbeitungseinheiten erfaßt wird. Mit anderen Worten, eine solche Freigabe wird in dem Zeitpunkt wirksam, in dem erfaßt wird, daß der Serialisierungsbefehl die gleiche Stufe jeder in Pipelineform angeordneten Verarbeitungseinheit erreicht hat. Auf diese Weise wird es möglich sicherzustellen, daß Befehle, die vor einem Serialisierungsbefehl ausgesandt wurden, die bestimmte Stufe durchlaufen haben, und daß Befehle, die nach dem Serialisierungsbefehl ausgesandt werden, vor der bestimmten Stufe vorliegen. Weiterhin kann das Vektorbefehl-Ausführungssteuersystem, da es in dem Zeitpunkt, in dem der Serialisierungsbefehl in die in Pipelineform angeordneten Verarbeitungseinheiten eingegeben wird, von der Serialisierungsverarbeitung entbunden wird, mit der Ausführung von nachfolgenden Befehlen beginnen, ohne auf das Ende von vor dem Serialisierungsbefehl ausgeführten Befehlen zu warten. Da der Serialisierungsbefehl nur auf einer bestimmten Stufe einer in Pipelineform angeordneten Verarbeitungseinheit erfaßt werden darf, dauert weiterhin die Vektorisierungsoperation bis zu diesem Zeitpunkt an, so daß keine Zeit gegenüber dem Fall verschwendet wird, in dem die Vektorisierungsoperation stoppt, sobald ein Serialisierungsbefehl in eine erste Stufe einer in Pipeline form angeordneten Verarbeitungseinheit eingegeben wird.
Außerdem wird es durch die Bereitstellung eines Puffers für einen Serialisierungsbefehl in jeder in Pipelineform angeordneten Verarbeitungseinheit möglich, einen Serialisierungsbefehl in eine in Pipelineform angeordnete Verarbeitungseinheit, die momentan einen Befehl ausführt, einzugeben. Ein Serialisierungsbefehl, der in den Puffer geladen ist, wird sofort ausgeführt (das heißt, in die entsprechende in Pipelineform angeordnete Verarbeitungseinheit eingegeben), nachdem die Befehle, die momentan von der Einheit ausgeführt werden, vollständig verarbeitet worden sind.
Demzufolge kann ein Serialisierungsbefehl in eine in Pipelineform angeordnete Verarbeitungseinheit unabhängig davon, ob diese Einheit gerade einen vorhergehenden Befehl ausführt oder nicht, eingegeben werden, ohne eine übermäßige Wartezeit für nachfolgende Befehle, die keinen Bezug zum Serialisierungsbefehl haben, zuzulassen. Der Begriff VWAC ist eine Abkürzung für den englischsprachigen Befehl VECTOR WAIT UNTIL MEMORY ACCESS COMPLETE, der in dieser Erfindung als ein Beispiel für einen Serialisierungsbefehl verwendet wird. Es sollte beachtet werden, daß statt dessen verschiedene andere Codebegriffe verwendet werden können.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein schematisches Blockschaltbild, das ein Beispiel für den Aufbau eines Vektorprozessors zeigt;
Fig. 2 ist ein Blockschaltbild, das ein Beispiel für eine Zugriffsbefehl-Verarbeitungseinheit zeigt;
Fig. 3 ist ein Blockschaltbild, das ein Beispiel für eine Zugriffsbefehl-Steuereinheit und einen Serialisierungsbefehlspuffer zeigt;
Fig. 4 ist ein Blockschaltbild, das ein Beispiel für eine Zugriffsanforderung-Zulassungssteuereinheit und eine Serialisierungssteuereinheit zeigt; und
Fig. 5A bis 5E zeigen eine Reihe von Vektorbefehlen und einen Zustand eines verarbeiteten Befehles in der Zugriffsbefehl-Verarbeitungseinheit, um die Funktionsweise der Ausführungsform zu erklären.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM

Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird mit Bezug auf die beiliegenden Zeichnungen beschrieben.
Der Gesamtaufbau eines gemäß der vorliegenden Erfindung aufgebauten Vektorprozessors ist in Fig. 1 gezeigt. In der Figur umfaßt der Vektorprozessor eine Skalarverarbeitungseinheit 1, eine Vektorbefehl-Ausführungssteuereinheit 2, Zugriffsbefehl-Verarbeitungseinheiten 3 und 4, Rechenoperationseinheiten 5 und 6, ein Vektorregister 7, eine Hauptspeichersteuereinheit 8 und einen Hauptspeicher 9. Die Zugriffsbefehl-Verarbeitungseinheiten 3 und 4 und die Rechenoperationseinheiten 5 und 6 bilden jeweils eine in Pipelineform angeordnete Verarbeitungseinheit oder eine Pipeline.
Ein Vektorbefehl, der von der Skalarverarbeitungseinheit 1 geschickt wird, die eine bekannte Zentraleinheit enthält, wird von der Vektorbefehl-Ausführungseinheit 2 decodiert, um im Leerlauf befindliche Verarbeitungseinheiten 3 bis 6 zu aktivieren. Die Zugriffsbefehl-Verarbeitungseinheiten 3 und 4 steuern die Datenübertragung zwischen dem Vektorregister 7 und dem Hauptspeicher 9. Das Vektorregister 7 speichert verschiedene Vektordaten. Die Hauptspeichersteuereinheit 8 erhält in Übereinstimmung mit einer Zugriffsanforderung, die von den Zugriffsbefehl-Verarbeitungseinheiten 3 und 4 empfangen werden, Zugang zum Hauptspeicher 9.
Fig. 2 zeigt ein Beispiel des Aufbaus der Zugriffsbefehl- Verarbeitungseinheiten 3 und 4. Jede der Zugriffsbefehl- Verarbeitungseinheiten 3 und 4 ist in vier Stufen unterteilt: (1) eine Adressenberechnungsstufe, (2) eine Adressenübersetzungsstufe, (3) eine Ausnahmeerkennungsstufe und (4) eine Anforderungs-Weiterleitungsstufe. Obwohl die folgende Beschreibung auf die Zugriffsbefehl-Verarbeitungseinheit 3 gerichtet ist, ist anzumerken, daß die Beschreibung ebenso kauf die Zugriffsbefehl-Verarbeitungseinheit 4 anwendbar ist.
Bezugnehmend auf Fig. 2 hält ein Basisadressenregister VBR 30a einen Adressenbasiswert eines Zugriffsbefehles, der von der Vektorbefehl-Ausführungssteuereinheit geschickt wird, während ein Inkrement-Adressenregister VIR 30b einen Inkrementwert hält, der gebraucht wird, um eine Adresse jedes Vektorelementes zu erhalten. Die Startadresse eines dem Zugriffsbefehl entsprechenden Vektorelementes ist im VBR 30a geladen und wird in dem Adressenregister 35a gesetzt. Die zweite und nachfolgende Adressen werden nacheinander durch Addition der Inhalte des Adressenregisters 35a und des VIR 30b erzeugt. Eine Adressenübersetzungseinheit 36 übersetzt eine logische Adresse eines Vektorelementes, das in dem Register 35a geladen ist, in eine reale Adresse, wobei die Adressenübersetzungseinheit durch eine Hardware wie etwa eine Übersetzungstabelle verwirklicht ist, die Paare von logischen und realen Adressen speichert. Ein Register 37a speichert eine aus einer logischen Adresse übersetzte reale Adresse. Eine Ausnahmeerkennungseinheit 38 erkennt eine Adressenausnahme und eine Speicherschutzausnahme für eine übersetzte Adresse. Ein Zugriffsbefehl, bei dem eine Ausnahme erkannt worden ist, wird mit einem dem Befehl entsprechenden Merker versehen, wobei eine solche Wirkung dem Hauptspeicher 8 gemeldet wird. Ein aus mehreren Registern aufgebauter Anforderungspuffer 39 speichert Zugriffsadressen, die den Zugriffsbefehlen entsprechen, die einen Teil der Ausnahmeerkennungsoperation durchlaufen haben, und dient dazu, eine Anforderungsverarbeitungsstörung, die durch die Verweigerung einer Anforderung zum Zugriff auf den Hauptspeicher 9 von der anderen Zugriffsanforderung-Steuereinheit verursacht wird, aufzufangen. Eine Zugriffsanforderungs-Zulassungssteuereinheit 34 steuert die Weiterleitung von Anforderungen im Anforderungspuffer 39 an den Hauptspeicher 9, gibt, sobald sie einen Serialisierungsbefehl am Ausgang des Anforderungspuffers 39 erkennt, diese Wirkung einer Serialisierungseinheit bekannt und stoppt die Weiterleitung (in Fig. 4 mit 341 bezeichnet) nachfolgender Anforderungen an die Hauptspeichersteuereinheit 8. Die Hauptspeichersteuereinheit kann eine erkannte Ausnahme der Vektorbefehl-Ausführungssteuereinheit 2 melden.
Sobald die Serialisierungssteuereinheit 10 von den beiden Zugriffszulassungssteuereinheiten 34 und 44 der Zugriffsbefehl-Verarbeitungseinheiten 3 und 4 eine Nachricht erhält, daß sie einen Serialisierungsbefehl erkannt haben (eine Serialisierung durchgeführt haben), weist die Serialisierungssteuereinheit 10 die Einheiten 34 und 44 an, erneut mit der Weiterleitung von Anforderungen zu beginnen.
Eine Zugriffbefehlssteuereinheit 33 hält einen Befehl, der von der Vektorbefehlsausführungs-Steuereinheit 2 geschickt wird, und legt einen Zustand für die Verarbeitung von Zugriffsanforderungen in der Zugriffsbefehl-Verarbeitungseinheit fest, um dadurch ein Signal 330 aus zugeben, das einen Adressenaddierer 32 veranlaßt, eine Berechnung durchzuführen, sowie einen Zugriff zum Zugriffsanforderungsregister 35b anfordert. Ein Serialisierungsbefehlspuffer 31 ermöglicht der Vektorbefehlsausführungs-Steuereinheit 2, einen Serialisierungsbefehl aus zugeben, selbst wenn die Zugriffsbefehl-Steuereinheit 33 gerade einen anderen Vektorbefehl ausführt, und behält den ausgegebenen Serialisierungsbefehl. Die Register 35b und 37b, die den Adressenregistern 35a und 37a entsprechen, speichern Codierungen, die Art der Zugriffsanforderung darstellen.
Fig. 3 zeigt eine Einzelheit der Zugriffsbefehl-Steuereinheit 33 und des Serialisierungsbefehlspuffers 31. Ein Aktivierungssignal 210, das von einer Befehlsaktivierungsverwaltungseinheit 21 der Vektorbefehl-Ausführungssteuereinheit 2 geschickt wird, setzt über ein UND-Gatter 55 und ein ODER-Gatter 56 eine Besetzt-Sperre 60, um anzuzeigen, daß gerade ein Zugriffsbefehl verarbeitet wird, solange die Zugriffsbefehl-Steuereinheit 33 nicht betrieben wird. Danach werden der Code, der die Art einer Zugriffsanforderung angibt, sowie deren Vektorlänge, mit denen das Aktivierungssignal 210 versehen ist, in zugehörigen Register 58 und 59 gesetzt. Der Wert aus dem Vektorlängenregister 59 wird von einem Komparator 63 mit dem Wert eines Zählers 62, der die Anzahl der weitergeleiteten Zugriffsanforderungen oder Berechnungsbefehle 330 mit Hilfe eines +1-Addierers 61 zählt, verglichen. Wenn beide Werte miteinander übereinstimmen, das heißt, wenn Zugriffsanforderungen, die in ihrer Anzahl der genannten Vektorlängengröße entsprechen, weitergeleitet werden, wird ein Benachrichtigungssignal 332 über das Ende der Befehlsverarbeitung an die Vektorbefehl-Ausführungssteuereinheit 2 weitergeleitet, die Besetzt-Sperre 60 aufgehoben, und der Ausführungsvektorlängenwert des Zählers 62 auf "0" zurückgesetzt.
Es ist notwendig, eine Zugriffsanforderung 330 weiterzuleiten, während an der Zugriffsbefehl-Verarbeitungseinheit der Zustand der verarbeitenden Zugriffsanforderungen beurteilt wird. Es werden nämlich die Anzahl an ausgegebenen Anforderungen und die Anzahl an Zugriffsanforderungen, die an die Hauptspeichersteuereinheit 8 weitergeleitet werden, dahingehend überwacht, daß sie nicht den Anforderungspuffer 39 auf der letzten Stufe der Anforderungsbefehl-Verarbeitungseinheit 3 zum Überlauf bringen. Der Wert eines Pufferzählers 65 ist ursprünglich auf "0" gesetzt. Wenn eine Zugriffsanforderung 330 weitergeleitet wird, wird die Zählung um +1 erhöht und auf dem neuen Wert gehalten. Ein Komparator 66 vergleicht den Wert des Pufferzählers 65 mit der Anzahl an Registern (vier der in Fig. 2 gezeigten Ausführung) im Anforderungspuffer 39. Wenn eine Übereinstimmung erreicht ist, wird die Weiterleitung einer Zugriffsanforderung 330 von einem UND-Gatter 68 über einen Invertierer 67 unterdrückt. Wenn ein Signal 340, das anzeigt, daß eine Zugriffsanforderung an die Hauptspeichersteuereinheit weitergeleitet worden ist, von der Zugriffsanforderung-Zulassungssteuereinheit 34 geschickt wird, wird die Anzahl der Zugriffsanforderungen mit Hilfe des Addierers 64 um 1 erniedrigt.
Wenn ein Serialisierungsbefehl ausgegeben wird, während die Besetzt-Sperre 60 gesetzt ist, das heißt, während ein Zugriffsbefehl verarbeitet wird, werden ein Aktivierungssignal über ein UND-Gatter 50 in einem Register 52 und gleichzeitig dazu der Code des Serialisierungsbefehles in einem Register 51 gesetzt. Nachdem die Besetzt-Sperre 60 am Ende von vorhergehenden Zugriffsbefehlen aufgehoben worden ist, wird sie über das ODER-Gatter 56 und ein UND- Gatter 54, das von einem Invertierer 53 geöffnet wird, erneut gesetzt. Zur gleichen Zeit wird der Inhalt des Coderegisters 51 durch den Ausgang des UND-Gatters 54 gewählt, der in einen Wähler 57 eingegeben wird und im Coderegister 58 gesetzt. "1" wird als die Vektorlänge des Serialisierungsbefehles im Register 59 gesetzt. Gleichzeitig zur Entnahme des Serialisierungscodes und des Aktivierungssignals aus den Registern 51 und 52 wird das Register 52 durch ein Ausgangssignal des Invertierers 53 zurückgesetzt.
Fig. 4 zeigt eine Einzelheit der Zugriffsanforderung-Zulassungssteuereinheit 34 und der Serialisierungssteuereinheit 10 sowie einen Teil der Zugriffsanforderung-Zulassungssteuereinheit 44. Von einer Zugriffsanforderung 343, die von der Stufe (3) in der Zugriffsbefehl-Verarbeitungseinheit 3 geschickt wird, werden die entsprechende Codierung, die Adresse, die entsprechenden Daten und ähnliches im Zulassungspuffer 39 gesetzt. Die Pufferposition wird mit einem Signal bezeichnet, das durch Decodierung des Wertes aus einem Einwärtszeigerregister 81 von einem Decodierer 88 erhalten wird, wobei der Wert jedesmal, wenn eine Zugriffsanforderung 343 erhalten wird, von einem Addierer 80 um +1 erhöht wird. Der Anzeiger 81 nimmt einen Wert von "0" bis "3" an, wobei der "3" die "0" zyklisch folgt. Eine Zugriffsanforderung, d. h. ein Satz aus dem Zugriffscode, der Adresse und den Daten, die in dem Zugriffspuffer 39 an der Position gesetzt ist, die mit einem Signal bezeichnet ist, das durch Decodierung eines Wertes in einem Auswärtszeigerregister 83 mit Hilfe eines Decodierers 89 erhalten wurde, wird über einen Wähler 90 entnommen. Eine aus dem Zugriffspuffer 39 entnommene Zugriffsanforderung, wird, wenn kein Serialisierungsbefehl vorliegt, als Zugriffsanforderung 341 über ein UND-Gatter 86 zu der Hauptspeichersteuereinheit 8 weitergeleitet. Gleichzeitig dazu werden der Code, die Adresse und die Daten 342, die der Zugriffsanforderung zugehören, an die Hauptspeichersteuereinheit 8 geschickt. Die ausgegebene Zugriffsanforderung 341 wird in Abhängigkeit vom Zustand des Hauptspeichers oder vom Konkurrenzbetrieb mit einer anderen Zugriffsanforderung nicht notwendigerweise von der Hauptspeichersteuereinheit 8 angenommen. Wenn eine Prioritätsreihenfolge von einer Prioritätsreihenfolge-Entscheidungsschaltung in der Hauptspeichersteuereinheit 8 entschieden worden ist, wird ein Annahmesignal 345 einer solchen Wirkung zurückgeschickt. Bis zum Empfang dieses Annahmesignals wird vom Addierer 82 "+1" zum Wert eines Auswärtszeigers 83 addiert, wobei ein Signal 340, das anzeigt, daß eine Zugriffsanforderung einmal verarbeitet worden ist, der Zugriffsbefehl-Steuerschaltung 33 mitgeteilt wird. Der Wert des Auswärtszeigers 83 nimmt ähnlich dem Einwärtszeiger 81 Werte von "0" bis "3" an.
Der Code einer aus dem Anforderungspuffer 39 entnommenen Zugriffsanforderung wird von einem Decodierer 84 decodiert, wobei die Weiterleitung einer Zugriffsanforderung von dem UND-Gatter 86 durch ein Signal von einem Invertierer 85 unterdrückt wird, wenn das decodierte Ergebnis zeigt, daß die Zugriffsanforderung für einen Serialisierungsbefehl steht. Auf diese Weise wird die Weiterleitung einer Zugriffsanforderung von der Zugriffsbefehl-Verarbeitungseinheit 3 gestoppt. Ein Signal, das anzeigt, daß ein Serialisierungsbefehl erfaßt worden ist, wird ebenso zum Serialisierungssteuerschaltkreis 10, das heißt, zu einem UND-Gatter 99 geschickt. Die Weiterleitung der Zugriffsanforderung von der Zugriffsbefehl-Verarbeitungseinheit 3 wird unterdrückt, bis ein Serialisierungsbefehl vom Decodierer 95 in der Zugriffsanforderung-Zulassungssteuereinheit der Zugriffsbefehl-Verarbeitungseinheit 4 erkannt wird. Wenn ein Serialisierungsbefehl vom Decodierer 95 erkannt wird, wird ein Signal über diese Wirkung zur Serialisierungsschaltung 10 geschickt, um das UND- Gatter 99 zu öffnen, so daß ein Signal 340 über das ODER- Gatter 87 ausgegeben wird, um anzuzeigen, daß eine Erneuerung des Auswärtszeigerregisters 83 und die Verarbeitung einer Zugriffsanforderung beendet worden sind. Auf diese Weise beginnt erneut die Weiterleitung einer Zugriffsanforderung von der Zugriffsbefehl-Verarbeitungseinheit 3, die zuvor gestoppt wurde. Die Zugriffsbefehl- Verarbeitungseinheit 4 führt eine zu der oberen ähnliche Operation durch.
Der Aufbau und die kurzgefaßte Arbeitsweise einer in Fig. 2 gezeigten Zugriffsbefehl-Verarbeitungseinheit sind beschrieben worden. Nun wird der Verarbeitungsfluß der Zugriffsbefehl-Verarbeitungseinheit beschrieben, wobei eine Reihe von Vektorbefehlen als Beispiel genommen wird.
Fig. 5A bis 5F zeigen eine Reihe von Vektorbefehlen, die in der folgenden Beschreibung gebraucht werden, sowie den aufeinanderfolgenden Zustand eines jeden Elementes eines Vektorbefehles auf den Stufen (1) bis (4) in der Zugriffsbefehl-Verarbeitungseinheit. Die Stufe (4) ist durch vier First-in-First-out-Puffer vertreten.
In den Reihen von Vekorbefehlen ist ein VST-Befehl ein Befehl, um Daten aus einem Vektorregister "VRO" in eine Region "A" innerhalb des Hauptspeichers zu schreiben, ein VWAC-Befehl ist ein Befehl, um Befehle nach und vor diesem Befehl zu serialisieren, und ein VL-Befehl ein Befehl, um Daten aus einer Region "B" oder "C" im Hauptspeicher in ein Vektorregister "VR1" oder "VR2" zu holen. Es wird angenommen, daß die Vektorlänge der entsprechenden VST- und VL-Befehle 8 beträgt (Elementenanzahl 1 bis 8). In dem Diagramm, das den Verarbeitungszustand zeigt, gibt die Zahl in Klammern die Anzahl der Elemente, die vor jedem Befehl verarbeitet worden sind, an. Die Merkregel in jedem Block gibt folgende Vorschrift wieder:
VST . . . VST A, VRO
VL (B) . . . VL B, VR1
VL (C) . . . VL C, VR2
Die Bezeichnung der entsprechenden Regionen A, B und C wird durch Kombination der Startadressen A0, B0, C0 und Adressenzuschläge A1, B1, C1 erreicht (zum Beispiel VST A0, A1, VRO).
Wenn ein erster Befehl "VST A, VRO" im Befehlsregister 20 gesetzt wird, decodiert die Befehlsaktivierungsverwaltungseinheit 21 in der Vektorbefehl-Ausführungssteuereinheit 2 den Befehl, um ihn auf der Grundlage des Zustandes der Zustandsverwaltungseinheit 22 an die Zugriffsbefehl- Verarbeitungseinheit 3 auszugeben. Wenn ein nächster Vektorbefehl "VWAC" im Befehlsregister gesetzt und decodiert wird, gibt die Befehlsaktivierungsverwaltungseinheit 21 den Befehl an beide Zugriffsbefehl-Verarbeitungseinheiten 3 und 4 aus. Da die Zugriffsbefehl-Verarbeitungseinheit 3 den vorhergehenden Befehl "VST A, VR0" gerade ausführt, wird der Befehl "VWAC" im Serialisierungsbefehlspuffer 31 gesetzt. Nachdem eine Zugriffsanforderung des vorhergehenden Befehles beendet worden ist, wird der Befehl "VWAC" vom Puffer 31 zur Zugriffsbefehl-Steuereinheit 33 geschickt und dort verarbeitet. Wenn ein nachfolgender Befehl "VL B, VR1" von der Befehlsaktivierungsverwaltungseinheit 21 der Vektorbefehl-Ausführungssteuereinheit 2 decodiert wird, gibt die Einheit 21 den Befehl an die Zugriffsbefehl-Verarbeitungseinheit 4 weiter, nachdem der Befehl "VWAC" von der Zugriffsbefehl-Steuereinheit 43 der Zugriffsbefehl-Verarbeitungseinheit 4 verarbeitet worden ist. Ein nächster, von der Befehlsaktivierungsverwaltungseinheit 21 decodierter, nachfolgender Befehl "VL C, VR2" wird nicht ausgegeben, weil beide Zugriffsbefehl- Verarbeitungseinheiten 3 und 4 zu dieser Zeit keine gewöhnlichen Befehle empfangen können. Eine Reihe von Vektorbefehlen VL, VWAC und VST, die hinsichtlich der Reihenfolge zu der in Fig. 5A gezeigten Vektorreihe umgekehrt ist, werden auf ähnliche Weise verarbeitet.
Der in Fig. 5B gezeigte Zustand (I) zeigt an, daß die oberen drei Befehle ausgegeben worden sind und daß das Element des Befehles "VWAC" auf Stufe (1) in der Zugriffsbefehl-Verarbeitungseinheit I vorhanden ist. Die Zeit für diesen Zustand wird durch t = n dargestellt. In diesem Zeitpunkt darf die Zugriffsbefehl-Verarbeitungseinheit I einen nächsten Zugriffsbefehl empfangen, so daß die Befehlsaktivierungsverwaltungseinheit 2 der Vektorbefehl-Ausführungssteuereinheit 2 den gehaltenen Befehl "VL C, VR2" an die Zugriffsbefehl-Verarbeitungseinheit 1 ausgibt.
Der in Fig. 5C gezeigte Zustand (11) steht für den Zustand zwei Maschinenzyklen nach dem Zustand (I). Da das Element des Befehls "VWAC" an dem Ausgang der Stufe (4) des Zugriffsanforderungspuffers 44 vorliegt, wird die Zugriffsbefehl-Verarbeitungseinheit II veranlaßt, die Weiterleitung einer Zugriffsanforderung zu unterdrücken, um auf diese Weise die Zugriffsanforderungen in dem Puffer zu halten. Die Zugriffsbefehl-Steuereinheit 43 gibt niemals mehr als vier Zugriffsanforderungen aus, so daß das vierte Element der Zugriffsanforderung für den Befehl "VL B, VR1" noch nicht ausgegeben wird, um dadurch die Stufen (1) und (2) zu leeren.
Der in Fig. 5D gezeigte Zustand (III) stellt einen Zustand einen Maschinenzyklus nach dem Zustand (II) dar. Beide Zugriffsbefehl-Verarbeitungseinheiten I und II weisen das Befehlselement von "VWAC" an den Ausgängen der Zugriffsanforderungspuffer auf. Dieser Zustand wird von der Serialisierungsschaltung 10 erkannt, um die Auswärtszeiger beider Zugriffssteuereinheiten 34 und 44 um eins zu erhöhen.
Der in Fig. 5E gezeigte Zustand (IV) stellt den Zustand einen Maschinenzyklus nach dem Zustand (III) dar. Beide Befehlselemente "VWAC" werden zur selben Zeit aus beiden Zugriffsanforderungspuffern 39 und 49 entnommen, so daß Zugriffsanforderungselemente der Befehle nach dem Serialisierungsbefehl geliefert werden dürfen.
Wie oben beschrieben, werden die Zugriffsanforderungen der Zugriffsbefehle nach dem Befehl "VWAC" unterdrückt, bis alle Elemente der Befehle vor dem Befehl "VWAC" ausgegeben worden sind, um so eine Serialisierung des Befehles "VWAC" zu ermöglichen.

Claims

1. Vektorprozessor für die Vektorisierung von Vektordaten, wobei ein Serialisierungsbefehl eingefügt werden kann und der besagte Vektorprozessor eine Vektorbefehl-Ausführungssteuereinheit (2) für die Verteilung von Zugriffsbefehlen und besagten Serialisierungsbefehlen zum Serialisieren der besagten Zugriffsbefehle hat, eine Vielzahl von Zugriffsbefehlleitungen (3, 4), die auf besagte Zugriffsbefehle und Serialisierungsbefehle reagieren, eine Speichereinheit (9) und eine Speichersteuereinheit (8), die auf besagte Zugriffsbefehle zur Steuerung der besagten Speichereinheit reagiert, dadurch gekennzeichnet, daß die besagte Vektorbefehl-Ausführungssteuereinheit (2) jeden Serialisierungsbefehl an alle der besagten Zugriffsbefehlleitungen weiterleitet und dadurch, daß jede der besagten Zugriffsbefehlleitungen (3, 4) umfaßt:

a) eine Adreßerzeugungsvorrichtung (30, 32) für die sequentielle Erzeugung von Adressen, die den besagten Zugriffsbefehlen entsprechen, die durch die besagte Vektorbefehl-Ausführungssteuereinheit verteilt wurden;

b) eine Zugriffsbefehl-Steuervorrichtung (33), die auf die besagten Befehle zur Steuerung der besagten Adreßerzeugungsvorrichtung reagiert und Zugriffsanforderungen erzeugt, die den besagten Zugriffsbefehlen entsprechen;

c) eine Vielzahl von Anforderungspuffern (39), die auf die besagten Befehle reagieren und die besagten Zugriffsanforderungen mit den besagten Adressen und besagten Serialisierungsbefehlen zwischenspeichern für die sequentielle Weiterleitung an die besagte Speichersteuereinheit (8); und

d) Zugriffszulassungsteuervorrichtung (34) für die Steuerung einer Absendung von besagten Zugriffsanforderungen und besagten Adressen an die besagte Speichersteuereinheit, wobei die besagte Zugriffszulassungssteuervorrichtung eine erste Vorrichtung (84, 85, 86) umfaßt, die auf den Inhalt der Vielzahl von Anforderungspuffern reagiert, um das Absenden der besagten Zugriffsanforderungen und der besagten Adressen an die besagte Speichersteuerungseinheit zu unterdrücken, wenn solch ein Serialisierungsbefehl auf der letzten Stufe der besagten Vielzahl von Puffern (39) erkannt wird, und

der besagte Vektorprozessor umfaßt weiterhin eine Serialisierungssteuervorrichtung (10), die auf den Nachweis von Serialisierungsbefehlen bei allen der ersten Vorrichtungen in der besagten Vielzahl von Zugriffsbefehlsleitungen mit Erzeugung eines Steuersignals für das erneute Starten des Absendens von besagten Zugriffsanforderungen und besagten Adressen, die in der besagten Vielzahl von Anforderungspuffern der besagten Vielzahl von Zugriffsbefehlsleitungen zur besagten Speichersteuereinheit gespeichert sind, reagiert.

2. Vektorprozessor nach Anspruch 1, dadurch gekennzeichnet, daß

jede der besagten Zugriffsbefehlsleitungen (3, 4) weiterhin enthält:

e) eine Serialisierungsbefehlspuffer (31) zwischen der besagten Vektorbefehl-Ausführungssteuereinheit und der besagten zugriffsbefehl-Steuervorrichtung für die Zwischenspeicherung der besagten Serialisierungsbefehle, die durch die besagte Vektorbefehl- Ausführungssteuereinheit verteilt werden.