DE3788754T2 - Lokales Netz mit Vorspannungsanordnung zur Zugriffswettbewerbserleichterung zwischen an einen gemeinsamen Bus angeschlossenen Arbeitsstationen. - Google Patents
Lokales Netz mit Vorspannungsanordnung zur Zugriffswettbewerbserleichterung zwischen an einen gemeinsamen Bus angeschlossenen Arbeitsstationen.Info
- Publication number
- DE3788754T2 DE3788754T2 DE87306246T DE3788754T DE3788754T2 DE 3788754 T2 DE3788754 T2 DE 3788754T2 DE 87306246 T DE87306246 T DE 87306246T DE 3788754 T DE3788754 T DE 3788754T DE 3788754 T2 DE3788754 T2 DE 3788754T2
- Authority
- DE
- Germany
- Prior art keywords
- bus
- driver
- data
- contention
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 claims description 15
- 230000002441 reversible effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40032—Details regarding a bus interface enhancer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
- H04L12/4135—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD] using bit-wise arbitration
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Dc Digital Transmission (AREA)
- Bus Control (AREA)
Description
- Die Erfindung betrifft ein lokales Datenverteilungssystem und insbesondere eine busorientierte Architektur sowie eine geeignete Vorspannung eines Datenverteilungsbusses, um das Anlegen von Prioritätscodes an den Bus durch einzelne Datenverarbeitungsstationen während des Wetteiferns um eine Zugriffsaktivität zu optimieren.
- Bei einer busorientierten Datenverteilungsarchitektur ist eine Vielzahl von Datenverarbeitungsstationen an einen gemeinsamen Datenverteilungsbus angeschlossen. Das Verteilungssystem wird normalerweise in zwei Betriebszuständen betrieben: einem Datenübertragungsmodus und einem Konkurrenzmodus. Während des Datenübertragungsmodus überträgt jede bestimmte Station Daten auf diesem Bus, indem der Bus in aufeinanderfolgende unterschiedliche Signal- oder Logikzustände gebracht wird. Auf ähnliche Weise kann ein Datentreiber am Ausgang eines Anschlußgerätes eines Busses Daten, die an eine der Datenverarbeitungsstationen übertragen werden sollen, an den Bus anlegen. Bei einem System, wo nur eine Datenverarbeitungsstation Daten zu einer Zeit übertragen kann, können zwei oder mehrere Stationen gleichzeitig um den Zugriff zum Bus wetteifern. Ein Konkurrenz-Betriebszustand wird angewendet, um einer bestimmten Station die Priorität zu geben, sollten zwei oder mehrere Datenverarbeitungsstationen versuchen, Daten gleichzeitig auf denn Bus zu übertragen.
- In einem Konkurrenz-Betriebszustand legen zwei oder mehrere einzelne Datenverarbeitungsstationen gleichzeitig Prioritätscodes an den Datenverteilungsbus an, damit einer von ihnen den Zugriff zum Bus erhält. Es ist notwendig, daß der Bus während dieses Betriebszustandes auf einen vorbestimmten und gesteuerten Referenz-Logikzustand gehalten wird. Dieser vorbestimmte und gesteuerte Referenz-Logikzustand muß den Referenzzustand für die gesamte Buslänge herstellen und gleichzeitig ermöglichen, daß einzelne, an den Bus angeschlossene Datenverarbeitungsstationen den Referenzzustand des Busses aufheben können, um ihren Prioritätscode auf den Bus zu legen, wo er mit den Prioritätscodes der anderen Datenverarbeitungsstationen verglichen werden kann, die ebenfalls zur gleichen Zeit um einen Zugriff zum Bus wetteifern.
- Die EP-PS 0 030 095 offenbart ein Busübertragungssystem mit zwei oder mehreren an eine gemeinsame Übertragungsleitung angeschlossenen Treiberschaltungen. Die Treiberschaltungen nehmen drei unterschiedliche Zustände an: einen Niederpegelzustand, einen Hochpegelzustand und einen Hochimpedanzzustand. Im Niederpegel- und Hochpegelzustand ist die Ausgangsimpedanz der Treiber klein und im Hochimpedanzzustand sehr hoch. Die Treiber werden in den Hochimpedanzzustand gesetzt, wenn keine Daten über den Bus übertragen werden. Diese Anordnung ermöglicht die Übertragung von Daten, ohne daß sie durch eine Reststörspannung auf der Übertragungsleitung beeinflußt werden.
- Die US-PS 4 516 205 offenbart ein System zur Steuerung des Zugriffs zu einem Bus eines Datenübertragungssystems durch ausgewählte Stationen einer Vielzahl von Datenstationen. Um eine Datenübertragung durch mehr als eine Station zur einer Zeit zu vermeiden, wird jeder Datenstation eine eindeutige Adresse zugeteilt. Die Adressen der Datenstationen, die Daten übertragen möchten, werden verglichen, um den Stationen eine Priorität zuzuteilen. Der Station mit der höchsten Priorität wird der Zugriff zum Bus gewährt.
- Gemäß der vorliegenden Erfindung wird eine in Anspruch 1 umschriebene Anordnung geschaffen.
- Ein lokales Datenverteilungssystem mit einem Datenübertragungs- und Konkurrenz-Betriebszustand enthält ein Zugriffssteuersystem, das während eines Konkurrenzintervalls einen gesteuerten Logikzustand auf einem Datenverteilungsbus herstellt, um einer Vielzahl von Datenverarbeitungsstationen zu erlauben, gleichzeitig miteinander um die Erteilung des Zugriffs zu dem Bus wettzueifern. Es legt einen gesteuerten Zustandspegel an den Bus an, der jeder der konkurrierenden Datenverarbeitungsstationen ermöglicht, einen Prioritätscode an den Bus anzulegen, um durch einen Vergleich der Prioritätscodes zu ermitteln, welcher Station den Zugriff zum Bus erteilt wird.
- Während eines Konkurrenzintervalls wird der Bus auf einer vorbestimmten und gesteuerten Vorspannung oder einem "schwachen" Logikzustand gehalten, der von einem Prioritätscodebit am Ausgang jeder der Datenverarbeitungsstationen aufgehoben werden kann. Der schwache Logikzustand wird durch die Verwendung eines Bus- Vorspannungssystems verwirklicht, das den Bus während einer Konkurrenzativität in einem leicht aufhebbaren Logikzustand hält, damit das Prioritätscodebit jeder Arbeitsstation einen unterschiedlichen Logikzustand steuern und auf dem gesamten Bus herstellen kann.
- Eine Würdigung und ein Verständnis der Erfindung kann ohne weiteres unter Bezugnahme auf die folgende Beschreibung und die beiliegenden Zeichnungen erreicht werden. Es zeigen:
- Fig. 1 ein Blockschaltbild eines Datenverteilungssystems mit seinem Datenverteilungsbus, seinen Bustreibern, den Schnittstellenschaltungen und den zugeordneten Datenverarbeitungsstationen, die damit verbunden sind,
- Fig. 2 eine schematische Darstellung der Vorspannungstreiberanordnung des in Fig. 1 gezeigten Datenverteilungsbusses,
- Fig. 3 eine schematische Darstellung einer alternativen Ausführungsform eines Vorspannungstreibers für einen Datenverteilungsbus und
- Fig. 4 eine schematische Darstellung einer weiteren Ausführungsform eines Vorspannungstreibers für einen Datenverteilungsbus.
- Ein Datenverteilungsbus 110 eines lokalen Datenverteilungsnetzes und seine zugeordneten Datenverarbeitungsgeräte sind in Fig. 1 gezeigt. Der Zweck des Datenverteilungsbusses 110 ist der, Daten von jeder beliebigen an den Bus 110 angeschlossenen Vielzahl von Datenverarbeitungsstationen zu einer den Bus abschließenden Schnittstelleneinheit 100 in beiden Richtungen zu übertragen. Mehrere Datenverarbeitungsgeräten 120 sind je über einzelne Stationsschnittstellenschaltungen 121 mit dem Bus 110 verbunden. Diese Datenverarbeitungsgeräte 120 (zwei sind gezeigt) können entlang der Buslänge verteilt sein, sie müssen aber nicht in irgendeiner strukturierten dimensionsgerechten Konfiguration verteilt sein. Der Datenverteilungsbus 110 kann ein Zweidrahtpaar oder ein anderes geeignetes Breitbandkabel als Übertragungsmedium sein. Das ferne Ende des Busses ist mit einer Widerstandsabschlußimpedanz 113 abgeschlossen, die gleich der charakteristischen Übertragungs-Widerstandsimpedanz des Busses 110 ist. Das nahe Ende des Busses 110 ist ebenfalls mit einer Widerstandabschlußimpedanz 115 abgeschlossen, die so gewählt ist, daß sie größer als der Wellenwiderstand des Busses 110 ist.
- Das nahe Ende des Busses 110 ist über eine Gleichtakt- Drosselspule 117 mit einer Datentreiber/Empfänger Schnittstelleneinheit 130 verbunden, die während des Datenübertragungsmodus Daten zum Datenübertragungsbus 110 sendet und von diesem empfängt, und sie ist in Reihe mit einer Datenvermittlungseinrichtung 131 geschaltet. Die Datenvermittlungseinrichtung 131 verbindet den Bus 110 über die Schnittstelleneinheit 130 mit einem Hostrechner und/oder mit anderen Datenverteilungsbusnetzen. Eine Datenrichtungs- und Intervallsteuereinheit 133 ist mit der Datentreiber/Empfängereinheit 130 verbunden und stellt fest, ob die Datentreiber/Empfängereinheit 130 Daten von der Vermittlungseinrichtung 131 zum Bus 110 oder vom Bus 110 zur Vermittlungseinrichtung 131 senden möchte. Bei einer bestimmten Ausführungsform werden Daten als Datenpakete übertragen und die Vermittlungseinrichtung 131 ist als Paketvermittlungseinrichtung verwirklicht. Die Datentreiber/ Empfängereinheit 130 und die Stationsschnittstellenschaltungen 121 sind alle über das Gleichtakt-Drosselfilter 117 mit dem Bus 110 verbunden.
- Die Richtung der Datenübertragung auf dem Bus 110 wird durch die Datenrichtungs- und Intervallsteuereinheit 133 gesteuert.
- Die Datenrichtungs- und Intervallsteuereinheit 133 legt mehrmals ein Synchronisationssignal an den Datentreiber/Empfänger 130, der das Signal der Reihe nach an die Stationsschnittstellen 121 überträgt. Dem Synchronisationssignal folgt ein Richtungssignal, das auf die Richtung der Datenübertragung hinweist. Wenn die Datenvermittlungseinrichtung 131 keine Daten an die Datenverarbeitungsstation 120 zu senden hat, wird das Richtungssignal über den Datenverteilungsbus 110 ausgesendet, wobei Richtungssignal einen Bestimmungscode enthält, der jeder Stationsschnittstelle 121 anzeigt, daß, wenn sie es wünscht, nunmehr um einen Zugriff zum Bus wetteifern kann, damit sie Daten zur Datentreiber/Empfängereinheit 130 senden kann.
- Wenn ein Datenfluß von einem Datenverarbeitungsgerät 120 zu der Datentreiber/Empfängereinheit 130 stattfindet, muß die einzelne Datenverarbeitungsstation, die Daten übertragen möchte, zum Übertragen der Daten zuerst den Zugriff zum Bus 110 erhalten. Wenn zwei oder mehrere Datenverarbeitungsgeräte 120 gleichzeitig Daten übertragen möchten, müssen sie miteinander wetteifern, um den Zugriff zum Bus zu erhalten. Jedes einzelne Datenverarbeitungsgerät 120 benützt einen bestimmten Prioritätscode, der der Stationsschnittstelle 121, die das Gerät mit dem Bus verbindet, zugeteilt ist. Die Stationsschnittstelle vergleicht ihren Code mit dem Code, der von den Stationsschnittstellen 121 der anderen konkurrierenden Datenverarbeitungsgeräte 120 auf den Bus gelegt worden ist, wenn ein Zugriff zum Bus 110 gewünscht wird. Das Konkurrenzintervall wird unter Steuerung der Datenrichtungs- und Intervallsteuereinheit 133 hergestellt, die den Bus 110 auf einen vorbestimmten Logikzustand, den die Stationsschnittstellen aufheben können, vorspannt.
- Während eines Konkurrenzintervalls sendet jede Stationsschnittstelle ihren Prioritätscode bitweise zum Bus 110. Sie legt eine positive Spannung an den Bus an, um eine logische Eins anzuzeigen, und einen Tristate (d. h. ihr Ausgang wird bei einer hohen Impedanz gesperrt), um eine logische Null darzustellen. Jede Stationsschnittstelle 121 vergleicht aufeinanderfolgende auf dem Bus erscheinende Einsen und Nullen mit den Bitwerten ihres eigenen Stationsprioritätscodes, bis es eine logische Eins auf dem Bus erkennt; zur selben Zeit überträgt sie eine logische Null. Diese Stationsschnittstelle scheidet dann aus der Konkurrenz aus. Dieses Verfahren wird solange fortgesetzt, bis die Stationsschnittstelle mit dem höchsten Prioritätscode den Wettstreit gewinnt und damit den Zugriff zum Bus 110 erhält.
- Während des Konkurrenzintervalls ist die Datentreiber/Empfängereinheit 130 inaktiv (im Tristate- Zustand) und die Busabschlußimpedanz am nahen Ende des Busses wird in ihrem Wert merklich geändert, der während des Datenübertragungs-Betriebszustandes existiert, wenn der Datentreiber/Empfänger 130 zum Bus 110 überträgt. Ein Konkurrenztreiber 135 wird aktiviert und bildet gemeinsam mit einem Widerstandsnetzwerk mit Widerständen 115, 136 und 137 eine Abschlußimpedanz, die während des Konkurrenzintervalls gleich dem Wellenwiderstand des Busses 110 ist. Für die Dauer des Konkurrenzintervalls muß der Datenübertragungsbus 110 hauptsächlich auf einen logischen Nullzustand vorgespannt werden und zugleich auf der gesamten Buslänge unter Anlegen eines logischen Zustands von jeder der Stationsschnittstellenschaltungen 121, die den Busvorspannungspegel zu einem logischen Einszustand zu ändern wünscht, ohne weiteres aufzuheben sein. Die Aufhebefunktion wird durch den Konkurrenztreiber 135 möglich gemacht, der durch die Datenrichtungs- und Intervallsteuereinheit 133 freigegeben wird, um während eines Konkurrenzintervalls die geeignete Busabschlußimpedanz und Vorspannung zu liefern, bevor Daten von einem Datenverarbeitungsgerät 120 übertragen werden.
- Der Konkurrenztreiber 135 hat einen ähnlichen Schaltungsaufbau wie der Datentreiber/Empfänger 130, er ist aber über ein Paar symmetrischer Widerstände 136 und 137 mit dem Bus 110 verbunden und überbrückt das Gleichtakt-Drosselfilter 117. Der Ausgang des Konkurrenztreibers 135 setzt den Bus 110 in einen schwachen logischen Nullzustand mit einem gesteuerten Pegel, der von jeder der Stationsschnittstellenschaltungen 121 aufgehoben werden kann, um einen Zustand des Busses 110 zu einem logischen "Eins"-Zustand zu ändern, so daß der Bus durch die Stationsschnittstelle 121 auf seiner gesamten Länge in einen logischen "Eins"-Zustand getrieben wird.
- Die symmetrischen Widerstände 136 und 137, die den Ausgang des Konkurrenztreibers 135 mit dem Bus 110 verbinden, wirken mit der Abschlußimpedanz 115 am nahen Ende zusammen, um den Bus 110 mit seiner realen oder ohmschen Wellenwiderstand abzuschließen. Der Ausgang des Konkurrenztreibers 135 erzeugt einen logischen Nullzustand auf den Datenverteilungsbus 110 über seine gesamte Länge, aber mit einem derartigen Vorspannungspegel, daß jede Stationsschnittstelle 121 ihn ohne weiteres aufheben und einen unterschiedlichen Logikzustand an die gesamte Buslänge anlegen kann. Man kann diese Betriebsweise ohne weiteres unter Bezugnahme auf Fig. 2 verstehen, die ein Schema des gesamten Buspegeltreibers offenbart.
- Das Schema eines Bustreibers für die Datenübertragung als auch für die Konkurrenzsituation zwischen Datenverarbeitungsstationen ist in Fig. 2 offenbart. Ein Datenverteilungsbus 210 ist gezeigt, der an seinem nahen und an seinem fernen Ende mit Widerstandsabschlüssen 215 bzw. 213 abgeschlossen ist. Der Widerstandsabschluß 213 ist so gewählt, daß er gleich dem Widerstandswert des Wellenwiderstands des Busses 210 ist. Der Widerstandsabschluß 215 ist so gewählt, daß er gleich dem Widerstandswert des Wellenwiderstands des Busses ist, wenn er mit den Widerständen 236 und 237 parallel geschaltet ist, die mit der Ausgangsimpedanz des Konkurrenztreibers 235 in Reihe geschaltet sind. Wie gezeigt, ist ein Datentreiberverstärker 214 und ein Datenempfängerverstärker 275 mit dem nahen Ende des Busses 210 verbunden. Diese Verstärker sind als Tristate-Bausteine ausgeführt. Ein Konkurrenztreiberverstärker 235, ebenfalls ein Tristate-Baustein, ist über die symmetrischen Widerstände 236 und 237 mit dem nahen Ende des Busses 210 verbunden. Wie gezeigt, ist der Konkurrenztreiberverstärker 235 mit Erdpotential (oder Nullspannung) verbunden, um anzuzeigen, daß der Konkurrenztreiber 235 einen Nullzustandseingang haben muß und während eines Konkurrenzintervalls von der Richtungs- und Intervallsteuereinheit (in Fig. 1 gezeigt) getrennt freigegeben werden muß. Eine Vielzahl von Datenübertragungsverstärkern 225 und Datenempfängerverstärkern 226 ist entlang der Buslänge 210 angeschlossen, wobei jeder den Bus mit einzelnen Datenverarbeitungsgeräten verbindet.
- Während eines Konkurrenzintervalls wird der Konkurrenztreiber 235 durch das Schließen eines Schalters 219 freigegeben, und ein Nullzustand wird angelegt, um den Bus 210 in einen "schwachen" logischen Nullzustand zu treiben. Der Niederimpedanzausgang des Konkurrenztreibers verbindet die Widerstände 236 und 237 in Reihe mit der Ausgangsimpedanz des Treibers; diese Serienschaltung ist parallel mit der das nahe Ende abschließenden Impedanz 215 verbunden. Die gesamte Abschlußimpedanz, die sich dem Bus 210 durch dieses parallele Netzwerk während des Konkurrenzintervalls darstellt, ist gleich der zusammengesetzten Impedanz der beiden symmetrischen Widerstände in Reihe mit der Ausgangsimpedanz des Konkurrenztreibers 235, die mit der Abschlußimpedanz 215 am nahen Ende des Busses parallel geschaltet ist. Diese zusammengesetzte Impedanz enthält einzelne Werte, die ausgewählt wurden, um die Abschlußimpedanz für eine Konkurrenzaktivität zu optimieren, und die geeigneterweise gleich dem Widerstandsanteil des Wellenwiderstands des Busses ist. Durch dieses, den Bus 210 abschließende Widerstandsnetzwerk wird der Konkurrenztreiber 235 freigegeben, um ein schwaches Logiksignal an den Bus 210 anzulegen, das einen ausreichenden Signalpegel aufweist, so daß die entfernteste Datenverarbeitungsstation diesen logischen Nullzustand erkennt, und zugleich ermöglicht, daß jeder beliebige der Verstärker 225 den gesamten Bus in einen logischen "Eins"-Zustand treiben kann. Dementsprechend muß das Widerstandsnetzwerk, das das nahe Ende des Busses 210 abschließt, das am Ausgang des Konkurrenztreibers anliegende logische Nullsignal V&sub0; ausreichend dämpfen, um auf dem Bus 210 die optimale Amplitude eines schwachen logischen Nullsignals VB zu erzeugen. Die Beziehung dieser beiden Größen ist durch die Gleichung
- V&sub0; = BV&sub0; gegeben, wobei B der Übertragungsparameter des Widerstandsnetzwerks mit den Widerständen 215, 236 und 237 sowie der Ausgangsimpedanz RD0 des Konkurrenztreibers 235 ist. Außerdem schließt das Widerstandsnetzwerk den Bus 210 mit einer optimierten Impedanz ab, um die Signalreflexion zu minimieren, wenn eine Datenstation einen logischen "Eins"- Zustand auf den Bus legt. Die Beziehung zwischen dem Wert B und diesen Werten ist durch die Gleichung
- BNetzwerk = R&sub2;&sub1;&sub5;(R&sub0;)/ R&sub2;&sub1;&sub5;(R&sub0;+R&sub2;&sub3;&sub6;+R&sub2;&sub3;&sub7;)+(R&sub2;&sub3;&sub6;+R&sub2;&sub3;&sub7;)R&sub0; gegeben, wobei B der Übertragungsparameter des Widerstandsnetzwerkes ist, wie er von dem Konkurrenztreiber 235 gesehen wird. R&sub2;&sub3;&sub6; und R&sub2;&sub3;&sub7; sind die Werte der miteinander verbundenen symmetrischen Widerstände 236 und 237, und R&sub0; ist der Widerstandsanteil des Wellenwiderstands des Busses 210.
- Da das Widerstandsnetzwerk am nahen Ende des Busses eine Abschlußimpedanz darstellen muß, die dem Widerstandsanteil seines Wellenwiderstands R&sub0; gleich ist, muß die folgende Voraussetzung erfüllt sein:
- R&sub2;&sub1;&sub5; = R&sub0;(R&sub2;&sub3;&sub6;+R&sub2;&sub3;&sub7;+RD0)/R&sub2;&sub3;&sub6;+R&sub2;&sub3;&sub7;+RD0-R&sub0; wobei R&sub2;&sub1;&sub5; die Abschlußimpedanz 215 am nahen Ende des Busses ist, R&sub2;&sub3;&sub6; und R&sub2;&sub3;&sub7; die Werte der miteinander verbundenen symmetrischen Widerstände 236 und 237 sind, und RD0 die Ausgangsimpedanz des Konkurrenztreibers 235 ist. R&sub0; ist der Widerstandsanteil des Wellenwiderstands des Busses.
- Geeignete Werte für die Widerstandskomponenten für den Abschluß und die symmetrischen Widerstände können ohne weiteres aus diesen beiden Gleichungen hinsichtlich erwarteter Worstcase-Betriebszustände und hinsichtlich des Leistungspegels am Eingang abgeleitet werden.
- Da der "Null"-Zustand vom Konkurrenztreiber 235 auf dem Datenübertragungsbus 210 auf dem Nennwert gehalten wird, müssen die einzelnen Stationsschnittstellenverstärker 225 lediglich ihre Tristate-Ausgangsbausteine sperren, um eine logische Null abzugeben. Wenn jede beleibige Station eine logische "Eins" an den Bus anlegt, besteht das Konkurrenzverfahren darin, daß die eine logische "Null" aussendenden Stationen zu diesem Zeitpunkt aus der Konkurrenz ausscheiden.
- Sobald Daten vorliegen, die von jedem der Datenverarbeitungsgeräte während des Datenübertragungsmodus gesendet werden können, werden die übertragungs- und Konkurrenztreiber 214 und 235 in ihrem Tristate-Zustand gesperrt, und der Leitungsabschlußwert wird allein durch die Abschlußwiderstände 215 und 213 bestimmt.
- Das in Fig. 3 gezeigte Schema eines Bustreibers ist eine alternative Ausführungsform, die für Anwendungssituationen geeignet ist, in denen die Länge des Datenverteilungsbusses 310 im Vergleich zum in Fig. 2 offenbarten System relativ kurz ist. In dem in Fig. 3 dargestellten Schema eines Vorspannungstreibers sind die Datentreiber- und Konkurrenztreiberfunktionen in einem einzigen Treiberverstärker 335 kombiniert, der mit dem Datenübertragungsbus 310 über ein Widerstandsnetzwerk mit einem Abschlußwiderstand 315 und symmetrischen Widerständen 336 und 337 verbunden ist. Wenn Daten an den Bus 310 angelegt werden, wird der Datentreiberverstärker 335 freigegeben, und die Daten werden über das Widerstandsnetzwerk an den Bus angelegt. Obwohl das Widerstandsnetzwerk das Datensignal dämpft, ist das nicht kritisch, wenn die Länge des Busses 310 innerhalb einer Länge gehalten wird, die an dem fernen Ende des Busses 310 noch eine ausreichende Signalamplitude liefert. Während eines Konkurrenzintervalls wird die Treiberschaltung ebenfalls freigegeben, und ein an eine Leitung 345 angelegtes logisches Nullsignal am Eingang hält den Bus 310 in einem schwachen logischen "Null"-Zustand.
- Eine weitere Vorspannungstreiberanordnung ist in Fig. 4 zur Verwendung in Datenverteilungsbussen offenbart, wo minimale Signalreflexionen wegen der geringen Fehlanpassung in der Abschlußimpedanz für notwendig erachtet werden. Das Treibersystem enthält einen Datentreiberverstärker 414, einen Datenempfangsverstärker 415 und einen Konkurrenztreiber 435. Das Schema eines Treibers enthält weiter zwei Abschlußtreiber 444 und 445 zum gleichzeitigen Betrieb während Datenübertragungsintervallen freigegeben werden, um am nahen Ende des Datenübertragungsbusses 410 einen geeigneten Leitungsabschluß anzunehmen und Signalreflexionen zu minimieren. Der obere Abschlußtreiber 444 und der untere Abschlußtreiber 445 sind jeweils mit entgegengesetzten Polaritäten mit dem Bus 410 verbunden, so daß kein logischer Zustand an den Datenübertragungsbus durch die Abschlußtreiber angelegt wird, wenn die beiden Abschlußtreiber freigegeben sind. Die symmetrischen Widerstände 446, 447, 448 und 449 sind mit einem solchen Wert ausgewählt, daß, wenn die beiden Abschlußtreiber gleichzeitig freigegeben sind, und der Datentreiber 414 und der Konkurrenztreiber 435 gesperrt sind, das nahe Ende des Datenübertragungsbusses durch seinen Wellenwiderstand abgeschlossen wird.
Claims (5)
1. Zugriffsanordnung eines lokalen Datenverteilungsbusses mit
folgenden Merkmalen:
ein Bus (110) mit einem fernen und einem nahen Ende,
eine erste Abschlußimpedanz (113), die am fernen Ende des
Busses angeschlossen ist,
mindestens eine Stationsschnittstelle (121), die zwischen
dem fernen und dem nahen Ende an dem Bus angeschlossen
ist,
ein Datentreiber/Empfänger (130), der über eine zweite
Abschlußimpedanz (115) an einem nahen Ende des Busses
angeschlossen ist, und der Daten während der Intervalle
einer Nicht-Konkurrenzsituation übertragen und empfangen
kann,
gekennzeichnet durch,
einen Konkurrenztreiber (135) und ein Impedanznetzwerk
(136, 137), das den Konkurrenztreiber über die zweite
Abschlußimpedanz mit dem nahen Ende des Busses verbindet,
eine Datenrichtungs- und Intervallsteuereinheit (133), die
zur Synchronisation des Datentreibers/Empfängers mit
diesem und mit dem Konkurrenztreiber verbunden ist, um
Konkurrenzintervalle festzulegen, in denen der
Datentreiber/Empfänger inaktiv ist und in denen der
Konkurrenztreiber den Bus in einen vorbestimmten,
gesteuerten und ohne weiteres aufhebbaren schwachen
Vorspannungszustand treibt, in dem ein Prioritätscodebit
am Ausgang einer Station den schwachen Vorspannungszustand
aufhebt.
2. Zugriffsanordnung eines lokalen Datenverteilungsbusses
nach Anspruch 1, gekennzeichnet durch
einen Abschlußtreiber (444, 445) und eine zweite
Impedanzanordnung (446, 447, 448, 449) des Abschlußtreiber
am nahen Ende des Busses, wobei der Abschlußtreiber
während der Intervalle einer Nicht-Konkurrenzsituation das
nahe Ende des Busses mit seinem Wellenwiderstand
abschließen kann.
3. Zugriffsanordnung eines lokalen Datenverteilungsbusses
nach Anspruch 2, dadurch gekennzeichnet, daß
der Abschlußtreiber einen ersten und zweiten
differentiellen Leitungstreiber (235, 275) enthält, die je
mit einer entgegengesetzten Polarität an einem nahen Ende
des Datenübertragungsbusses angeschlossen sind, so daß
sich die Ausgangssignale im ersten und zweiten
differentiellen Leitungstreiber gegenseitig derart
überlagern, daß ein Null-Signal am nahen Ende des Busses
erzeugt wird.
4. Zugriffsanordnung eines lokalen Datenverteilungsbusses
nach Anspruch 3,
gekennzeichnet durch
eine Gleichtakt-Drosselspule (117), die den
Datentreiber/Empfänger mit dem nahen Ende des Busses
verbindet, und durch das Impedanznetzwerk (136, 137) mit
einem symmetrischen Paar von Widerständen, das den
Konkurrenztreiber mit dem nahen Ende des Busses verbindet.
5. Zugriffsanordnung eines lokalen Datenverteilungsbusses
nach Anspruch 1, dadurch gekennzeichnet, daß
der Konkurrenztreiber einen differenziellen
Leitungstreiber (235) mit einer niedrigen Ausgangsimpedanz
enthält, um die Reihenschaltung möglich zu machen, wenn
der differenzielle Leitungstreiber aktiv ist, und daß der
Konkurrenztreiber derart ausgebildet ist, daß er den
ersten und zweiten Widerstand sowie die Ausgangsimpedanz
in einer Reihenschaltung parallel mit der zweiten
Abschlußimpedanz verbinden kann.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/890,260 US4841295A (en) | 1986-07-24 | 1986-07-24 | Local area network with biasing arrangement for facilitating access contention between work stations connected to a common bus |
SG43894A SG43894G (en) | 1986-07-24 | 1994-03-25 | Local area network with biasing arrangement for facilitating access contention between work stations connected to a common bus |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3788754D1 DE3788754D1 (de) | 1994-02-24 |
DE3788754T2 true DE3788754T2 (de) | 1994-04-28 |
Family
ID=26663986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE87306246T Expired - Fee Related DE3788754T2 (de) | 1986-07-24 | 1987-07-15 | Lokales Netz mit Vorspannungsanordnung zur Zugriffswettbewerbserleichterung zwischen an einen gemeinsamen Bus angeschlossenen Arbeitsstationen. |
Country Status (6)
Country | Link |
---|---|
US (1) | US4841295A (de) |
EP (1) | EP0254473B1 (de) |
JP (1) | JP2622381B2 (de) |
DE (1) | DE3788754T2 (de) |
HK (1) | HK108494A (de) |
SG (1) | SG43894G (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5289586A (en) * | 1988-11-29 | 1994-02-22 | Hitachi, Ltd. | Digital information transmission apparatus and method of driving information transmission bus system thereof |
US5243702A (en) * | 1990-10-05 | 1993-09-07 | Bull Hn Information Systems Inc. | Minimum contention processor and system bus system |
US5729547A (en) * | 1996-02-07 | 1998-03-17 | Dutec, Inc. | Automatic driver/receiver control for half-duplex serial networks |
US6659860B1 (en) * | 1998-05-12 | 2003-12-09 | Sony Computer Entertainment Inc. | Game device, game machine operation device and game system which employ a half-duplex serial communication system and game device two-way communication method |
JP4752575B2 (ja) * | 2006-03-30 | 2011-08-17 | 株式会社デンソー | 車両用盗難防止装置 |
US7965532B2 (en) | 2007-08-28 | 2011-06-21 | Micron Technology, Inc. | Enhanced performance memory systems and methods |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4871547A (de) * | 1971-12-27 | 1973-09-27 | Hitachi Ltd | |
JPS5676654A (en) * | 1979-11-29 | 1981-06-24 | Fujitsu Ltd | Bus transmission system |
US4320457A (en) * | 1980-02-04 | 1982-03-16 | General Automation, Inc. | Communication bus acquisition circuit |
US4516205A (en) * | 1982-11-09 | 1985-05-07 | Eing A Hubert I | Access control of data transmission network |
AU583316B2 (en) * | 1984-11-13 | 1989-04-27 | Alcatel N.V. | Apparatus for masterless collision detection |
-
1986
- 1986-07-24 US US06/890,260 patent/US4841295A/en not_active Expired - Lifetime
-
1987
- 1987-07-15 EP EP87306246A patent/EP0254473B1/de not_active Expired - Lifetime
- 1987-07-15 DE DE87306246T patent/DE3788754T2/de not_active Expired - Fee Related
- 1987-07-24 JP JP62183787A patent/JP2622381B2/ja not_active Expired - Lifetime
-
1994
- 1994-03-25 SG SG43894A patent/SG43894G/en unknown
- 1994-10-06 HK HK108494A patent/HK108494A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0254473A3 (en) | 1990-07-04 |
DE3788754D1 (de) | 1994-02-24 |
JPS6334660A (ja) | 1988-02-15 |
EP0254473A2 (de) | 1988-01-27 |
US4841295A (en) | 1989-06-20 |
HK108494A (en) | 1994-10-14 |
EP0254473B1 (de) | 1994-01-12 |
JP2622381B2 (ja) | 1997-06-18 |
SG43894G (en) | 1995-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19681337B4 (de) | Ein modularer Bus mit parallelem Einzel- oder Doppelabschluß | |
DE2047001C3 (de) | Anordnungen für die Übertragung von Daten innerhalb einer Datenverarbeitungsanlage | |
DE69921564T2 (de) | Leistungsversorgungssystem für ein Lan-Telefonsystem | |
EP0275464B1 (de) | Sende-Empfangs-Einrichtung für ein Busleitungssystem | |
DE69837520T2 (de) | Gedruckte Leiterplatte | |
DE68916587T2 (de) | Doppelte und ungleiche Grenzzeitüberschreitung für einen Bus. | |
DE19725710A1 (de) | Verfahren und Vorrichtung zur Leistungs- und Datenübermittlung auf gemeinsamen Leitungen | |
DE3788754T2 (de) | Lokales Netz mit Vorspannungsanordnung zur Zugriffswettbewerbserleichterung zwischen an einen gemeinsamen Bus angeschlossenen Arbeitsstationen. | |
DE3710813A1 (de) | Datenverarbeitungssystem sowie verfahren dafuer | |
DE3311881C2 (de) | ||
DE3886964T2 (de) | Parallelschalten mit kreisförmiger Priorität. | |
DE4315742A1 (de) | Leistungsstarke Stromimpulsansteuerungs-Abschlußeinrichtung für eine Signalleitung | |
DE2121470A1 (de) | Vorrichtung zur Verbindung von informationsverarbeitenden Modulen eines Datenverarbeitungssystems | |
DE2752882A1 (de) | Schieberegister-zeitgeber | |
DE3720116A1 (de) | Lokaldatennetz | |
DE10334531A1 (de) | Speichermodul und Speichersystem, geeignet für einen Hochgeschwindigkeitsbetrieb | |
DE69510673T2 (de) | Wandler mit elektrischer schaltung zum verhindern der entladung von gespeicherter energie | |
DE3687047T2 (de) | Uebertragungsschaltung. | |
DE10146491B4 (de) | Elektronische Schaltung mit einer Treiberschaltung | |
DE10148470A1 (de) | Vorrichtung und Verfahren zum elektrischen und mechanischen Verbinden von Komponenten eines Automatisierungssystems | |
DE3307971A1 (de) | Interface-element fuer eine datenleitung | |
CH620805A5 (de) | ||
DE69400360T2 (de) | Vorrichtung zur Verwaltung der Stundenbefehle für die Fernsteuerung elektrischer Geräten | |
EP0183998B1 (de) | Nachrichtenkollisionserkennung | |
DE4024287A1 (de) | Steuergeraet mit einem mikrorechner |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Free format text: BLUMBACH, KRAMER & PARTNER, 65193 WIESBADEN |
|
8339 | Ceased/non-payment of the annual fee |