DE3784757T2 - Metallisierte Halbleiteranordnung mit einer Zwischenschicht. - Google Patents

Metallisierte Halbleiteranordnung mit einer Zwischenschicht.

Info

Publication number
DE3784757T2
DE3784757T2 DE87302913T DE3784757T DE3784757T2 DE 3784757 T2 DE3784757 T2 DE 3784757T2 DE 87302913 T DE87302913 T DE 87302913T DE 3784757 T DE3784757 T DE 3784757T DE 3784757 T2 DE3784757 T2 DE 3784757T2
Authority
DE
Germany
Prior art keywords
layer
semiconductor
titanium
layers
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE87302913T
Other languages
English (en)
Other versions
DE3784757D1 (de
Inventor
Daniel Brasen
Ronald Howard Willens
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Application granted granted Critical
Publication of DE3784757D1 publication Critical patent/DE3784757D1/de
Publication of DE3784757T2 publication Critical patent/DE3784757T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528Semiconductor component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12806Refractory [Group IVB, VB, or VIB] metal-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

    Technisches Gebiet
  • Die Erfindung betrifft Bauteile, die eine elektrisch leitende Zwischenschicht oder Kontaktschicht zwischen Metall und den Halbleitermaterialien umfaßt.
  • Hintergrund der Erfindung
  • Die Technologie integrierter Bauteile hängt stark von der Verwendung von Metallisierungsschichten und der Strukturierung solcher Schichten auf Halbleiter- und Isolatormaterialien ab; typischerweise sind solche Materialien dotiertes oder undotiertes Silicium, Galliumarsenid, andere binäre, ternäre oder quaternäre III-V- oder II-VI-Halbleitermaterialien, oder Isolatormaterialien, wie beispielsweise Siliciumoxid, Aluminiumoxid und polymere Schichten. Ähnliche Metallisierungsmaterialien können beispielsweise aus der Gruppe der Edelmetalle ausgewählt werden; s. hierzu beispielsweise das US-Patent 3 881 884, welches die Herstellung einer leitenden Kompositschicht offenbart, die eine freigelegte Gold-, Platin-, Palladium-, Iridium-, Rhodium-, Ruthenium- oder Osmiumschicht, und ein darunter liegendes, nicht edles Leitermaterial umfaßt, das von einem isolierenden Substrat mit Hilfe einer Titan-Antidiffusionsschicht getrennt ist.
  • Das US-Patent 3 657 029 offenbart ein Verfahren zur Strukturierung einer Vielschichtmetallisierung aus Platin, Palladium, Rhodium, Ruthenium, Osmium oder Iridium, wobei eine Titan- oder Chromschicht als Maskenmaterial verwandt wird.
  • Weit verbreitet ist auch -die Verwendung von Aluminium und Aluminiumlegierungen als relative kostengünstige Alternativen zu Edelmetallen; beispielsweise offenbart das US-Patent 4 017 890 Aluminium und Aluminium-Kupfer-Leiterbandmetallisierungen. Die Materials Research Society Symposia Proceedings, Band 18, 1983, Seiten 57-67, beschreiben eine Sperrschicht aus alternierenden TiW- und Si-Schichten, die getempert wurden, um eine homogene Legierungsstruktur in einer Goldmetallisierung von Halbleitermaterialien zu bilden, und in Thin Solid Films, 96, 1982, Seiten 327-345, ist eine Titanbarriere für die Aluminiummetallisation für Siliciumbauteile beschrieben.
  • Typischerweise wird, wenn Aluminium oder Aluminiumlegierungen zur Siliciumbauteilmetallisierung verwandt werden, ein Kontaktmaterial zwischen die dotierten Silicium-Source-Bereiche, die dotierten Silicium- Drain-Bereiche und die Siliciumoxid-Gate-Bereiche auf der einen Seite und die aluminiumhaltige Zwischenverbindungsmetallisierung eingebracht. Darüber hinaus wurde es als wünschenswert empfunden, ein Zwischenmaterial zwischen die Kontakt- und Zwischenverbindungs-metallisierung einzuschieben; solche Zwischenmaterialien haben wünschenswerterweise einen niedrigen Widerstand und arbeiten als Barriere gegen die Interdiffusion während der Bauteilherstellung.
  • Obwohl in dieser Hinsicht für die Verwendung von Wolfram als ein Zwischenmaterial eingetreten wurde, bleibt die Notwendigkeit für Interdiffusionsbarrieren, die ihre Wirksamkeit bei erhöhten Temperaturen behalten. Insbesondere wird für solche Sperren gewünscht, daß sie ihre Wirksamkeit bei Temperaturen behalten, die wesentlich größer als ungefähr 450ºC sind.
  • Zusammenfassung der Erfindung
  • Es wurde gefunden, daß Strukturen, die aus abwechselnden amorphen Schichten aus Titan und einem Halbleitermaterial bestehen, als Kontakt- und Zwischenschichten in der Bauteilherstellung bei der Aluminium- oder Aluminiumlegierungsmetallisierungen verwandt werden, geeignet sind.
  • Kurze Beschreibung der Zeichnungen
  • Die Abbildung zeigt vergrößert und in einem schematischen Querschnitt ein integriertes Halbleiterbauteil, das drei Zwischenschichten in Übereinstimmung mit der Erfindung umfaßt.
  • Detaillierte Beschreibung
  • Die Abbildung zeigt schematisch einen Querschnitt eines n-Kanal- Metalloxid-Halbleiterbauteils (MOS), das einen Siliciumkörper 1, der bis auf ein Source-Bereich 2 und ein Drain-Bereich 3, die n-plus-dotiert sind, p-plus-dotiert ist. Ein Kanalbereich 4 ist mit einer Gate- Oxidschicht 5 bedeckt, und Feldoxidbereich 6 grenzen an ein Source- Bereich 2 und ein Drain-Bereich 3 an. Eine Source-Kontaktschicht 7 befindet sich auf dem Source-Bereich 2, eine Drain-Kontaktschicht 8 auf dem Drain-Bereich 3 und eine Gate-Kontaktschicht 9 auf der Gate- Oxidschicht 5. Zwischenschichten 10 und 11 befinden sich auf den Kontaktschichten 7 bzw. 8; eine erste isolierende Oxidschicht 12 isoliert die Feldoxidgebiete 6 ebenso wie die Gate-Kontaktschicht 9; und eine erste Zwischenverbindungsmetallisierung 13 ist in Kontakt mit den Schichten 9, 10 und 11 gezeigt. Eine zweite isolierende Oxidschicht 14 ist auf der Zwischenverbindungsmetallisierungsschicht 13 aufgebracht, und eine zweite Zwischenverbindungsmetallisierungsschicht 15 auf der zweiten isolierenden Oxidschicht 14 steht in Kontakt mit der ersten Zwischenverbindungsmetallisierungsschicht 13 über in die zweite isolierende Oxidschicht 14 geätzte Fenster.
  • In Übereinstimmung mit der Erfindung wird eine Kontakt- oder Zwischenschicht, wie beispielsweise die Gate-Kontaktschicht 9, die Zwischenschicht 10 und die Zwischenschicht 11 als Struktur aus abwechselnden amorphen Schichten aus Titan und einem Halbleitermaterial hergestellt. (Man kann einsehen, daß insbesondere unter Herstellungsbedingungen bei erhöhten Temperaturen ein bestimmter Anteil an Legierungsbildung an den Schichtgrenzflächen auftreten wird. Eine solche partielle Legierung reduziert die Antiinterdiffusionswirksamkeit einer geschichteten Struktur nicht wesentlich und kann zum einem gewünschten niedrigen Kontaktwiderstand beitragen.) Titanschichten umfassen vorzugsweise wenigstens 99 Gew.% Titan, der Rest von höchstens 1 %, setzt sich aus Verunreinigungen, wie beispielsweise Eisen oder Nickel, zusammen. Im Interesse einer im wesentlichen amorphen Struktur überschreitet die Schichtdicke der Titanschicht nicht mehr als ungefähr 3 nm, vorzugsweise nicht mehr als 5 nm. Zum Zweck einer einfachen Abscheidung einer kontinuierlichen Schicht beträgt die bevorzugte Schichtdicke mindestens 0,1 nm.
  • Die Halbleiterschichten können aus undotiertem, p-dotiertem oder- n-dotiertem Halbleitermaterial bestehen, und ein solches Material kann ein Element oder eine Verbindung sein. Für Zwischenstrukturen zwischen Siliciumsubstraten und der Aluminiummetallisierungen wird Silicium in Kombination mit Titan als besonders geeignet in Betracht gezogen. Die Schichtdicke der Siliciumschichten ist weniger kritisch als die Schichtdicke der Titanschicht; jedoch werden Schichtdicken größer als 10 nm als nicht wirtschaftlich im Hinblick auf die Verwendung der Erfindung angesehen. Ebenso beträgt, um die Stabilität einer abgeschiedenen Schicht willen, die bevorzugte Schichtdicke mindestens 0,1 nm.
  • Die Anzahl der Perioden abwechselnder Schichten kann von 1 oder vorzugsweise 2 bis 500 reichen, eine größere Anzahl gibt einen erhöhten Schutz gegen Interdiffusion und außerdem einen größeren Kontaktwiderstand.
  • Strukturen in Übereinstimmung mit der Erfindung sind in erster Linie zum Schutz gegen Interdiffusion zwischen Aluminiummetallisierungen und Halbleiter- oder Isolatormaterialien während der Bauteilherstellung, die eine Verarbeitung bei erhöhten Temperaturen einschließt, geplant. In dieser Hinsicht kann die Halbleiterbauteilverarbeitung ein Heizen auf Temperaturen oberhalb 200ºC einschließen. Aluminiummetallisierungen werden typischerweise aus Aluminium hergestellt, das mit einer geringen Menge Kupfer legiert wurde, der bevorzugte Aluminiumgehalt beträgt wenigstens 90 Gew.%. Von besonderer Bedeutung unter den Isolator- und den Halbleitermaterialien ist oxidiertes Silicium und n- oder p-dotiertes Silicium.
  • Um eines minimierten Kontaktwiderstandes während der nachfolgenden Bauteilbetriebes willen, kann eine lokalisierte Kurzzeitaufheizung als Teil der Bauteilverarbeitung verwandt werden, um die Temperatur einer geschichteten Struktur so zu erhöhen, daß sie zumindest teilweise eine Interdiffusion der Halbleiter und der Titanschichten erlaubt und möglicherweise sogar eine stöchiometrische Verbindungsbildung. Solch eine lokalisierte Aufheizung kann beispielsweise durch Infrarot-Laserstrahlung bewirkt werden.
  • Beispiel 1
  • Abwechselnde Schichten von Titan und Silicium wurden durch Elektronenstrahlverdampfung auf einem p-Typ-(001)-Siliciumsubstrat abgeschieden, welches nach Reinigung in einer 1:100-Lösung von Flußsäure in Wasser spingetrocknet wurde. Während der Abscheidung betrug die Substrattemperatur ungefähr 5ºC, und die Abscheidung wurde im Vakuum vorgenommen, das eine Restatmosphäre besaß, die im wesentlichen aus Wasserstoff bei einem Partialdruck von ungefähr 667·10&supmin;&sup9;Pa (ungefähr 5·10&supmin;&sup9; Torr) bestand. Die Elektronenkanonen wurden auf einem Potential von ungefähr 9 kV gehalten, und die Abscheidungsrate betrug ungefähr 0,08 nm/s. Die einzelnen Titan- und Siliciumschichten hatten angenähert Jeweils Schichtdicken von 1 und 2 nm, und eine Struktur, die 5 Perioden abwechselnder Titan- und Siliciumschichten besaß, wurde abgeschieden. Die Struktur wurde daraufhin mit einer Schicht aus Aluminium-Kupfer, die eine Schichtdicke von ungefähr 120 nm besitzt, metallisiert.
  • Die abgeschiedene Struktur wurde bei einer Temperatur von ungefähr 450ºC getempert, und die getemperte Struktur wurde mit Hilfe von Rutherford-Rückstreuung und Röntgenanalysen untersucht. Eine hervorragende Erhaltung der geschichteten Struktur wurde beobachtet. Die Struktur wurde dann bei einer Temperatur von ungefähr 550ºC getempert, und wiederum wurde eine Erhaltung der Struktur beobachtet.
  • Um eines Vergleichs willen wurde eine Wolframinterdiffusionssperrschicht auf gleiche Weise getempert. Während eine solche Wolfram-Sperrschicht nach Tempern bei einer Temperatur von 450ºC unversehrt blieb, führte ein Tempern bei 550ºC zu ihrer Interdiffusion und zu ihrer Reaktion mit Silicium des Substrats und Aluminium der Metallisierung.
  • Beispiel 2
  • Das oben in Beispiel 1 beschriebene Verfahren wurde wiederholt, außer daß die abgeschiedenen Schichten eine Schichtdicke von 2 nm für Titan ebenso wie für Silicium betrug, und daß die abgeschiedene Struktur 10 Perioden von abwechselnden Titan- und Siliciumschichten besaß. Der Widerstand gegen Interdiffusion war wie in Beispiel 1 beschrieben.

Claims (8)

1. Bauteil mit einem Körper aus Halbleitermaterial und einem elektrischen Leiterelement, das Aluminium in einer Menge von wenigstens 90 Gew.% enthält, dadurch gekennzeichnet, daß
eine geschichtete Zwischenstruktur zwischen dem Körper und dem Leiterelement angeordnet ist, daß die Zwischenstruktur abwechselnd aus amorphen Metall- und Halbleiterschichten besteht,
daß jede Metallschicht Titan in einer Menge von mehr als oder gleich 99 Gew.% enthält und wenigstens acht Nanometer dick ist, daß jede Halbleiterschicht in Form eines Elements oder einer Verbindung vorliegt, und
daß eine oberste Halbleiterschicht in direktem Kontakt mit dem Leiterelement steht.
2. Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterschicht Silizium umfaßt.
3. Bauteil nach Anspruch 2, dadurch gekennzeichnet, daß die Siliziumschicht weniger als zehn Nanometer dick ist.
4. Bauteil nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß der Körper Silizium umfaßt.
5. Bauteil nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Material des Leiterelements außerdem Kupfer umfaßt.
6. Bauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das Bauteil ein Feldeffekttransistor (FET) ist und daß die geschichtete Zwischenstruktur auf wenigstens einem Source-Bereich, einem Drain-Bereich und einer Gate-Isolierschicht angeordnet ist.
7. Bauteil nach Anspruch 1, bei dem die geschichtete Zwischenstruktur bis zu 500 Sätze abwechselnder Schichten umfaßt und jeder Satz aus einer Titan- und einer Halbleiterschicht besteht.
8. Verfahren zur Herstellung eines Bauteils mit einem Körper aus Halbleitermaterial und einem elektrischen Leiterelement, das wenigstens 90 Gew.% Aluminium umfaßt, dadurch gekennzeichnet, daß immer dann, wenn der Prozeß zur Herstellung des Bauteils einschließlich des elektrischen Leiters eine Behandlung bei einer Temperatur von mehr als 200ºC vorsieht, das Verfahren ein Abscheiden einer geschichteten Struktur von abwechselnd amorphen Metall- und Halbleiterschichten umfaßt,
daß jede Metallschicht wenigstens 99 % Titan enthält und weniger als acht Nanometer dick ist,
daß jede Halbleiterschicht in Form eines Elements oder einer Verbindung vorliegt und
daß eine oberste Halbleiterschicht in direktem Kontakt mit dem Leiterelement steht.
DE87302913T 1986-04-11 1987-04-03 Metallisierte Halbleiteranordnung mit einer Zwischenschicht. Expired - Fee Related DE3784757T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/850,978 US4725877A (en) 1986-04-11 1986-04-11 Metallized semiconductor device including an interface layer

Publications (2)

Publication Number Publication Date
DE3784757D1 DE3784757D1 (de) 1993-04-22
DE3784757T2 true DE3784757T2 (de) 1993-09-30

Family

ID=25309619

Family Applications (1)

Application Number Title Priority Date Filing Date
DE87302913T Expired - Fee Related DE3784757T2 (de) 1986-04-11 1987-04-03 Metallisierte Halbleiteranordnung mit einer Zwischenschicht.

Country Status (7)

Country Link
US (1) US4725877A (de)
EP (1) EP0243024B1 (de)
JP (1) JP2608283B2 (de)
KR (1) KR950007351B1 (de)
CA (1) CA1258718A (de)
DE (1) DE3784757T2 (de)
ES (1) ES2038987T3 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2552159B2 (ja) * 1987-02-02 1996-11-06 セイコーエプソン株式会社 半導体装置及びその製造方法
US4873565A (en) * 1987-11-02 1989-10-10 Texas Instruments Incorporated Method and apparatus for providing interconnection between metallization layers on semiconductor devices
US4963510A (en) * 1987-11-02 1990-10-16 Texas Instruments Incorporated Method and apparatus for providing interconnection between metallization layers on semiconductors devices
KR920008886B1 (ko) * 1989-05-10 1992-10-10 삼성전자 주식회사 디램셀 및 그 제조방법
US5252382A (en) * 1991-09-03 1993-10-12 Cornell Research Foundation, Inc. Interconnect structures having patterned interfaces to minimize stress migration and related electromigration damages
US6081034A (en) * 1992-06-12 2000-06-27 Micron Technology, Inc. Low-resistance contact to silicon having a titanium silicide interface and an amorphous titanium carbonitride barrier layer
JP3159561B2 (ja) * 1993-03-29 2001-04-23 ローム株式会社 結晶性薄膜用電極
US5439731A (en) * 1994-03-11 1995-08-08 Cornell Research Goundation, Inc. Interconnect structures containing blocked segments to minimize stress migration and electromigration damage
US5935462A (en) * 1994-10-24 1999-08-10 Matsushita Electric Industrial Co., Ltd. Repair of metal lines by electrostatically assisted laser ablative deposition
US5683601A (en) * 1994-10-24 1997-11-04 Panasonic Technologies, Inc. Laser ablation forward metal deposition with electrostatic assisted bonding
US6180912B1 (en) 1998-03-31 2001-01-30 Matsushita Electric Industrial Co., Ltd. Fan-out beams for repairing an open defect
US6060127A (en) * 1998-03-31 2000-05-09 Matsushita Electric Industrial Co., Ltd. Mechanically restricted laser deposition
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
JP2002026134A (ja) * 2000-07-12 2002-01-25 Seiko Epson Corp 半導体集積回路の製造方法及びこの方法により製造した半導体集積回路
US7082838B2 (en) * 2000-08-31 2006-08-01 Tdk Corporation Extraordinary piezoconductance in inhomogeneous semiconductors
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US6767795B2 (en) * 2002-01-17 2004-07-27 Micron Technology, Inc. Highly reliable amorphous high-k gate dielectric ZrOXNY
US6893984B2 (en) * 2002-02-20 2005-05-17 Micron Technology Inc. Evaporated LaA1O3 films for gate dielectrics
US7045430B2 (en) * 2002-05-02 2006-05-16 Micron Technology Inc. Atomic layer-deposited LaAlO3 films for gate dielectrics
US7589029B2 (en) * 2002-05-02 2009-09-15 Micron Technology, Inc. Atomic layer deposition and conversion
US7205218B2 (en) 2002-06-05 2007-04-17 Micron Technology, Inc. Method including forming gate dielectrics having multiple lanthanide oxide layers
US7221586B2 (en) * 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US7101813B2 (en) * 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
US7192892B2 (en) 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
EP1684352B1 (de) * 2005-01-21 2008-09-17 STMicroelectronics S.r.l. Phasenwechselspeicher-Vorrichtung und Verfahren zu ihrer Herstellung
US7662729B2 (en) * 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3657029A (en) * 1968-12-31 1972-04-18 Texas Instruments Inc Platinum thin-film metallization method
US3881884A (en) * 1973-10-12 1975-05-06 Ibm Method for the formation of corrosion resistant electronic interconnections
US4017890A (en) * 1975-10-24 1977-04-12 International Business Machines Corporation Intermetallic compound layer in thin films for improved electromigration resistance
US4135292A (en) * 1976-07-06 1979-01-23 Intersil, Inc. Integrated circuit contact and method for fabricating the same
JPS5679450A (en) * 1979-11-30 1981-06-30 Mitsubishi Electric Corp Electrode and wiring of semiconductor device
JPS56165354A (en) * 1980-05-23 1981-12-18 Nec Corp Semiconductor device
JPS5745228A (en) * 1980-08-29 1982-03-15 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS5771175A (en) * 1980-10-22 1982-05-01 Nec Corp Semiconductor device
JPS584924A (ja) * 1981-07-01 1983-01-12 Hitachi Ltd 半導体装置の電極形成方法
JPS58132962A (ja) * 1982-02-01 1983-08-08 Toshiba Corp 半導体装置
JPH0691257B2 (ja) * 1984-04-20 1994-11-14 富士通株式会社 アモルファスシリコン薄膜トランジスタ

Also Published As

Publication number Publication date
JPS62295453A (ja) 1987-12-22
US4725877A (en) 1988-02-16
DE3784757D1 (de) 1993-04-22
EP0243024A2 (de) 1987-10-28
CA1258718A (en) 1989-08-22
KR870010625A (ko) 1987-11-30
ES2038987T3 (es) 1993-08-16
KR950007351B1 (ko) 1995-07-10
JP2608283B2 (ja) 1997-05-07
EP0243024B1 (de) 1993-03-17
EP0243024A3 (en) 1988-04-20

Similar Documents

Publication Publication Date Title
DE3784757T2 (de) Metallisierte Halbleiteranordnung mit einer Zwischenschicht.
EP0012955B1 (de) Ätzmittel zum Ätzen von Siliciumoxiden auf einer Unterlage und Ätzverfahren
DE3311635C2 (de)
DE68928448T2 (de) Halbleitervorrichtung und Herstellungsverfahren
EP0000743B1 (de) Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat
EP0132720B1 (de) Integrierte Halbleiterschaltung mit einer aus Aluminium oder aus einer Aluminiumlegierung bestehenden äusseren Kontaktleiterbahnebene
DE112007000697B4 (de) Leistungshalbleitervorrichtung
DE69031903T2 (de) Verfahren zum Herstellen von Zwischenschicht-Kontakten
DE3784124T2 (de) Selbstjustierter, intern beweglicher ionengetter fuer mehrschichtmetallisierung auf integrierten schaltkreisen.
EP0024572B1 (de) Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate
DE1200439B (de) Verfahren zum Herstellen eines elektrischen Kontaktes an einem oxydueberzogenen Halbleiterplaettchen
DE3784605T2 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung.
DE1789106A1 (de) Halbleiteranordnung
EP0009098B1 (de) Verfahren zum Herstellen einer Schottky-Sperrschichtdiode und dadurch hergestellte Schottky-Sperrschichtdiode
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
EP0199078A1 (de) Integrierte Halbleiterschaltung mit einer aus Aluminium oder einer Aluminiumlegierung bestehenden Kontaktleiterbahnebene und einer als Diffusionsbarriere wirkenden Tantalsilizidzwischenschicht
DE102011053107A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE3446643C2 (de)
DE1816748C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE10051049B4 (de) Aluminium-Nickel-Kontaktmetallisierung für p-dotiertes SiC und Herstellungsverfahren dafür
DE1614140A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE69215956T2 (de) Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement
DE3587782T2 (de) Dioden mit Schottky-Übergang.
DE3223858C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2134291A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: BLUMBACH, KRAMER & PARTNER, 65193 WIESBADEN

8339 Ceased/non-payment of the annual fee