DE3742655A1

DE3742655A1 - Verfahren zur herstellung eines anwendungs-spezifischen-integrierten-schaltkreises (asic)

Info

Publication number: DE3742655A1
Application number: DE19873742655
Authority: DE
Inventors: Uwe Dipl Ing Hornung
Original assignee: Asea Brown Boveri AB
Current assignee: ABB AB
Priority date: 1987-12-16
Filing date: 1987-12-16
Publication date: 1989-07-06

Description

Die Erfindung bezieht sich auf ein Verfahren zur Her stellung eines ASIC.

Kundenspezifische Schaltungen sollen häufig in inte grierter Form verwirklicht werden. Auf dem Markt für integrierte Schaltkreise werden zur Zeit Cell-array- Schaltkreise und Gate-array-Schaltkreise angeboten. Bei den Cell-array-Schaltkreisen besteht die Basis aus vor überlegten Zellen, d.h. nur wirklich benötigten Elemen ten, so daß dadurch eine optimale Anpassung für eine spätere Anwendung möglich ist.

Gate-array-Schaltkreise sind vorgefertigt und nur in den letzten Produktionsschritten (Verbindungsmasken) kunden spezifisch angepaßt. Nicht benötigte Gatter sind somit auch obligatorisch. Gate-arrays sind für kleine Anwen dungen kostengünstiger und schnell herzustellen.

Die Initial-Kosten für die Maskenherstellung von Cell arrays und Gate-arrays sind aber allgemein sehr hoch. Dies hängt nicht nur von den Werkzeugkosten, sondern auch von der Menge des benötigten Siliziums ab. Da die Schaltkreise in Form von Wafern (Silizium-Rohlinge mit aufgebrachten Gattern) hergestellt und kundenspezifisch weiterverarbeitet werden, sind bei kleineren Anwendungen (weniger Funktionen) viele Gatter überflüssig. Hoher Platzbedarf und unnötiger Siliziumverbrauch ist damit verbunden.

Es ist deshalb Aufgabe der Erfindung, die obengenannten Nachteile zu vermeiden und einen ASIC herzustellen, der von unterschiedlichen Kunden verwendet werden kann.

Erfindungsgemäß wird dies durch die Merkmale des Patent anspruchs erzielt.

Vorteilhaft bei dem erfindungsgemäßen Verfahren ist be sonders die Kosteneinsparung durch die Verwendung nur eines Maskensatzes bei der Herstellung eines ASICs. Ein Maskensatz wird nur noch benötigt, um für mehrere unter schiedliche Kunden einen gemeinsamen und doch spezifisch für jeden Kunden beschaltbaren ASIC herzustellen. Der Aufwand für die Herstellung eines Maskensatzes wird so mit durch die Anzahl der Kunden geteilt. Die dadurch eingesparten Kosten schlagen sich in günstigeren Initi alkosten nieder. Da ein universell für viele unter schiedliche Anwender einsetzbares ASIC gefunden wurde, können noch zusätzlich Kosten bei Versand und Lagerung eingespart werden.

Weitere Vorteile sind aus der nachfolgenden Beschreibung ersichtlich.

Ein beispielhaftes Verfahren zur Herstellung eines ASICs wird nachstehend anhand der Zeichnung näher erläutert.

Ein Kunde oder Anwender stellt eine Schaltungs-Idee für eine elektronische Steuerung zur Verfügung und bekommt diese Schaltung in Form eines integrierten Schaltkrei ses, beispielsweise als ASIC, zurück. Bei komplexen Sy stemen, wenn mehrere ASICs zum Einsatz kommen, treten häufig noch Schaltungsfehler auf. Diese Fehler werden vom Anwender ausgetestet und erkannt und führen zu feh lerkorrigierten neuen Schaltkreisen.

Ein ASIC 1, im folgenden Text als Chip bezeichnet, wird in sechs Projekte (Codes) A bis F aufgeteilt. Der Chip 1 mit den sechs Projekten A bis F ist von einem gemeinsa men Rand umgeben. Jedes Projekt A bis F stellt dabei die Schaltung für einen anderen Kunden dar. Jedes Projekt weist beispielsweise eine Fläche von 10 mm² auf und bein haltet damit ungefähr 900 Gatter. Die einzelnen Projekte können aber auch eine unterschiedliche Größe aufweisen, je nachdem, wie viele Gatter in der Kunden-Schaltung benötigt werden. Die Größe von 10 mm² und 900 Gatter hat sich dabei als kundenüblicher Mittelwert herausgestellt.

Werden weniger Anforderungen gestellt, können auch klei nere Chips verwendet werden. Je nach Kundenwunsch und Anzahl der Kunden können unterschiedliche und abgestufte Größen bei den Chip-Abmessungen verwendet werden. Der Einsatz von sechs Projekten A bis F, und damit sechs unterschiedlichen Kunden, gemäß der Zeichnung ist selbstverständlich auch nur beispielhaft. Die Aufteilung in unterschiedliche Bereich auf einem Chip ist dabei abhängig von dem kundenspezifischen Platzbedarf.

Ein Chip in Form eines vorgefertigten Wafers besteht im "Rohzustand" aus vielen unbehandelten Gattern. Nach der Teilung in die Projekte A bis F wird jeder Bereich indi viduell beschaltet. Dem Kunden F ist somit das Projekt F zugeteilt und dem Kunden C das Projekt C. Jeder Bereich (Projekt) wird also für unterschiedliche Anwender kun denspezifisch beschaltet.

Das erfindungsgemäße Verfahren besteht demgemäß aus mehreren unterschiedlichen Verfahrensschritten. Im er sten Schritt wird in Abhängigkeit vom verwendeten Her stellungsprozeß und der vom Kunden verwendeten Schaltung der Platzbedarf auf dem Chip 1 ermittelt. Der Leitsatz, daß bei einem bestimmten Herstellungsprozeß 900 Gatter einen Platzbedarf von 10 mm² benötigen, beruht dabei auf Erfahrungswerten. Dem ersten Kunden wird somit gemäß dem Ausführungsbeispiel das Projekt A (Bereich) zugeteilt. Bei weiteren Kunden wird ebenfalls der Platzbedarf für deren Schaltungen ermittelt und so der gesamte Chip 1 in unterschiedliche Bereiche (im Ausführungsbeispiel in die Projekte A bis F) aufgeteilt. Der Platzbedarf unter schiedlicher Kunden wird so optimiert, daß beispielswei se sechs unterschiedliche Kunden-Schaltungen auf einem Chip bestimmter Größe Platz finden. Natürlich besteht eine Variationsmöglichkeit in der Größe des verwendeten Chips und der Größe jedes Projektes (Bereiches) auf dem Chip. Diese Variationsbreite läßt sich beliebig erwei tern. So können beispielsweise auf einem Chip bestimmter Größe nur die sehr umfangreichen Schaltungen von zwei Kunden Platz finden. Oder es kann ein größerer Chip zum Einsatz kommen.

Wenn der Chip durch kundenspezifische Schaltungen räum lich ausgelastet ist, werden die Schaltungen in Form eines Layout auf den vorgefertigten Chip übertragen. Dazu wird aus dem Gesamt-Layout ein Maskensatz erstellt, und damit der Chip so fertiggestellt, daß er für unter schiedliche Kunden einsetzbar ist.

Ein Produktionsablauf sieht dabei etwa so aus: Die erste Verbindungsmaske des Maskensatzes wird fotoli tographisch auf den vorgefertigten Wafer übertragen und die für diese Anwendung benötigten Verbindungsstellen werden aufgeäzt. Die Leitungsmaske des Maskensatzes wird nun fotolitographisch auf den Wafer übertragen, und an den so bestimmten Stellen werden Leitungen in Form von Alu miniumbahnen aufgedampft. Die Anschlußstellenmaske des Maskensatzes wird in gleicher Weise auf den Wafer über tragen, und der Wafer wird außer den so bestimmten An schlußstellen (Bondpads) mit einer Glaspassivierung ver sehen.

Der fertiggestellte Chip wird anschließend in ein Gehäu se eingebracht, mit festgelegten Anschlußleitungen ver sorgt und an die verschiedenen Anwender ausgeliefert. Ein solcher integrierter Schaltkreis ist beispielsweise in ein genormtes SOT129-Gehäuse eingesetzt. Dieser Schaltkreis weist 40 Anschlüsse (pins) auf. Auf einem derartigen Schaltkreis sind sechs kundenspezifische Schaltungen angeordnet. Die Anschlüsse (pins) 1 bis 6 des Gehäuses sind beispielsweise für das Projekt A und damit den Kunden A vorgesehen. Die anderen pins vertei len sich auf die anderen Projekte B bis F. Allen Projek ten gemeinsam sind noch zwei Versorgungsspannungsan schlüsse.

Alternativ kann dieser im Beispiel erwähnte Schaltkreis in ein genormtes SOT97C2-Gehäuse eingesetzt werden. Die ses Gehäuse weist acht Anschlüsse (pins) auf. Auf den Schaltkreis im Ausführungsbeispiel sind sechs kundenspe zifische Schaltungen angeordnet. Die Anschlüsse 1 bis 6 des Schaltkreises werden mit den PINS 1 bis 6 des Gehäu ses verbunden, und sind beispielsweise für das Projekt A, die Anschlüsse 7 und 8 des Gehäuses werden mit den zwei Versorgungsspannungsanschlüssen des Schaltkreises verbunden. Bei dieser Art der Verpackung müssen dann alle Eingänge der anderen Projekte im Beispiel B bis F mit Widerständen auf positive oder negative Versorgungs spannung auf den Schaltkreis weggeschaltet werden. Für das Projekt B werden im Beispiel die Anschlüsse 4 bis 12 des Schaltkreises mit den Anschlüssen 1 bis 6 des Gehäu ses verbunden. Die Anschlüsse 7 und 8 des Gehäuses wer den wieder mit den zwei Versorgungsspannungsanschlüssen des Schaltkreises verbunden. Auch hier müssen die Ein gänge der restlichen Projekte A und C bis F mit Wider ständen auf dem Schaltkreis weggeschaltet werden.

Claims

Verfahren zur Herstellung eines Anwendungs-Spezifi schen-Integrierten-Schaltkreises (ASIC), kgekennzeichnet durch folgende Verfahrensschritte:
In Abhängigkeit der Anzahl der Gatter einer kundenspezi fischen Schaltung (A) wird ein Platzbedarf ermittelt, der Platzbedarf dieser Schaltung (A) wird in Form eines Layout auf ein ASIC (1) übertragen,
in Abhängigkeit der Anzahl der Gatter einer weiteren kundenspezifischen Schaltung (B) wird ein weiterer Platzbedarf ermittelt und ebenfalls auf dasselbe ASIC (1) übertragen,
der Platzbedarf weiterer kundenspezifischer Schaltungen (C bis F) wird auf dasselbe ASIC (1) übertragen, bis eine räumliche Auslastung des ASICs (1) erreicht ist, aus dem dadurch entstandenen Gesamt-Layout wird ein Werkzeugsatz erstellt und
mit diesem Werkzeugsatz wird der ASIC (1) kundenspezi fisch fertiggestellt, so daß es von unterschiedlichen Anwendern benutzbar ist.