DE3733242C2 - - Google Patents

Description

Die Erfindung betrifft ein Adressierverfahren nach dem Ober­ begriff des Patentanspruchs 1 sowie eine Adressieranordnung zur Durchführung dieses Verfahrens.

Bei digitalen Drehkopf-Tonband-Aufzeichnungs- und Wiedergabe­ vorrichtungen (R-DAT = Rotary-Head Digital Audio Tape) werden Drehköpfe zur Aufzeichnung und Wiedergabe von Digital­ signalen auf bzw. von Magnetbändern verwendet. Die mittels der Drehköpfe von Magnetbändern wiedergegebenen Digitalsigna­ le werden einer Fehlererfassung und -korrektur unterworfen.

Bei einem bekannten Verfahren zur Codefehler-Korrektur (EP-01 80 764 A2) sind die wiedergegebenen Digitalsignale in Komponenten oder Rahmen gespeichert, die 128 Blöcke mit je­ weils 32 Symbolen umfassen.

Dabei enthalten die jeweils 4 letzten Symbole eines Blocks P-Paritätsdaten für die Daten der ersten 28 Symbole des ent­ sprechenden Blockes. In den jeweils ersten 28 Symbolen der Blöcke 52 bis 75 sind dabei Q-Paritätsdaten für eine Q-Code­ fehler-Korrektur gespeichert, während die restlichen Blöcke, also die Blöcke 0 bis 51 und 76 bis 127 in den jeweils ersten 28 Symbolen Audiodaten enthalten.

Zur Durchführung einer Fehlererkennung und -korrektur werden die wiedergegebenen und in einem Speicher gespeicherten Daten einer Fehlererkennungs- und -korrekturschaltung zuge­ führt.

Bei der P-Codefehler-Korrektur werden sowohl die Audiodaten enthal­ tenden Symbole als auch die Q-Paritäten enthaltenden Symbole gelesen und eine P-Fehlerkorrektur für diese Symbole durchgeführt.

Bei der anschließenden Q-Codefehler-Korrektur werden nur die Audiodaten und nicht mehr der P-Paritätscode während der Q-Codefehler-Korrek­ tur aus dem Speicher ausgelesen und die Audiodaten nach der Durchführung der entsprechenden Fehlerkorrektur weiterverarbeitet. Durch das Weglassen der Q-Codefehler-Korrektur für Sym­ bole mit P-Paritäten läßt sich die Zeit für die Durchführung der ent­ sprechenden Codefehler-Korrektur verkürzen.

Bei einem anderen bekannten digitalen Drehkopf-Tonband-Auf­ zeichnungs- und Wiedergabesystem (EP-01 55 664 A2) werden die Daten ebenfalls in Komponenten mit 128 Blöcken abgespei­ chert, die jeweils 32 Symbole umfassen. Während die Q-Paritä­ ten für eine Q-Codefehler-Korrektur in den Blöcken 52 bis 75 gespeichert sind, sind die P-Paritäten für die P-Codefeh­ ler-Korrektur für zwei aufeinanderfolgende Blöcke jeweils in den letzten Symbolen des zweiten Blocks angeordnet.

Eine Adressierung der einzelnen Symbole und Blöcke ist hier­ bei nicht näher beschrieben.

Die der Erfindung zugrundeliegende Aufgabe besteht nun darin, ein Adressierverfahren bzw. eine Adressenanordnung für eine Codefehler-Korrektur­ schaltung zu schaffen, das bzw. die eine optimale Adressierung eines Speichers mittels einer einfachen Adressieranordnung gestat­ tet.

Erfindungsgemäß wird diese Aufgabe durch ein Verfahren bzw. eine Anordnung der eingangs genannten Art gelöst, das bzw. die die im Kennzeichen des An­ spruchs 1 bzw. 2 angegebenen Merkmale aufweist.

Aufgrund des erfindungsgemäßen Adressierverfahrens wird eine einfache Adreßmodifikation bei der Codefehlerkorrektur durchgeführt.

Dabei wird eine Korrekturzeit von etwa 5,68 ms für alle Audiodaten einer Spur erzielt.

Eine vorteilhafte Adressieranordnung ist im Anspruch 3 beschrieben.

Die Erfindung wird nachfolgend anhand der Zeichnung bei­ spielsweise näher erläutert; in dieser zeigt

Fig. 1 ein Blockschaltbild eines Teils eines R-DAT-Systems mit einer Codefehler-Korrektur­ schaltung,

Fig. 2 ein Zeitdiagramm der Signalfolge bei der Codefeh­ ler-Korrekturschaltung nach Fig. 1,

Fig. 3 ein Schaubild eines in den Speichern der Fig. 1 ein­ geschriebenen wiedergegebenen Digitalsignals,

Fig. 4 ein Blockschaltbild der Korrekturschaltung aus Fig. 1,

Fig. 5 ein Blockschaltbild der Adreß-Generatorschaltung aus Fig. 1, und

Fig. 6 ein Schaubild der Beziehung zwischen den in die Adreßgeneratorschaltung aus Fig. 1 und 5 eingegebe­ nen Werten und den von dieser Schaltung ausgegebenen Werten.

Nach Fig. 1 sind bei einem R-DAT-System ein Magnetband 51 und eine Drehtrommel 52 vorhanden. Zwei Magnetköpfe 53 und 54 sind an der Trommel so befestigt, daß sie mit der Trommel 52 zusammen umlaufen. Die beiden Magnetköpfe 53 und 54 liegen einander an der Trommel 52 diametral gegenüber. Das Band 51 ist schräg über die Umfangsfläche der sich drehenden Trommel 52, und zwar etwa über einen Bogen von 90°, gezogen. Mit einem üblichen Bauelement wird die Drehung der Trommel 52 entsprechend einem Impulssignal gesteuert, dessen Form in Zeile A in Fig. 2 dargestellt ist. Beispielsweise beträgt die Frequenz der Trommelsteuer-Impulssignale ca. 33 Hz. Wenn die Trommel 52 sich während eines Ablaufes des Trommelsteu­ er-Impulssignals um 360° dreht, wird ein wiedergegebenes Di­ gitalsignal I, wie es in Zeile B in Fig. 2 dargestellt ist, durch den ersten Magnetkopf 53 vom Magnetband 51 abgenommen, und ein wiedergegebenes Digitalsignal II, ebenfalls in Zeile B der Fig. 2, wird durch den zweiten Magnetkopf 54 abgenom­ men.

Die beiden wiedergegebenen Digitalsignale I und II werden zu einem einzigen wiedergegebenen Digitalsignal kombiniert, das über eine an sich bekannte (hier nicht dargestellte) Schal­ tung, die einen Dreh-Transformator, einen Kopfverstärker und einen Demodulator enthält, an eine Klemme 10 angelegt wird. Das wiedergegebene Digitalsignal wird von der Klemme 10 zu einem Speicher 11 mit wahlfreiem Zugriff (RAM) übermittelt und dort eingeschrieben. Eine Komponente des durch den Ma­ gnetkopf 53 oder 54 von einer Spur des Magnetbandes 51 erzeug­ ten Digitalsignals besitzt 128 Blöcke, wie sie in Fig. 3 dar­ gestellt sind (wobei angenommen ist, daß die Blockadresse mit einer Größe von sieben Bit die obere Adresse ist und die Symboladresse von fünf Bit die untere Adresse) und diese wer­ den sequentiell in den Speicher 11 eingeschrieben. Ein Si­ gnalblock besteht aus 32 Symbolen (Bytes), wobei ein Symbol acht Bit enthält.

Komponenten des wiedergegebenen Digitalsignals, die in je­ weiligen Segmenten des Speichers 11 gespeichert sind, werden sequen­ tiell ausgelesen und einer Korrekturschaltung 12 zugeführt. Die Digitalsignalkomponenten werden einem Fehlerkorrekturvor­ gang in der Korrekturschaltung 12 unterworfen und dann in einer bestimmten Sequenz zu den Segmenten des Speichers 11 zurückgeführt. Die aufeinanderfolgenden Übertragungen der Di­ gitalsignal-Komponenten zwischen dem Speicher 11 und der Kor­ rekturschaltung 12 werden durch eine Adreßgeneratorschal­ tung 13 gesteuert. Nach Beendigung des Fehlerkorrekturvorgan­ ges werden nur Komponenten des Audiodaten repräsentierenden wiedergegebenen Digitalsignals sequentiell aus dem Speicher 11 ausgelesen und an einen (nicht dargestellten) Digital/Ana­ log-Wandler über eine Klemme 14 angelegt.

Wie in Fig. 3 in den Bereichen zu sehen, die durch Block­ adressen 0 bis 51 und 76 bis 127 bezeichnet sind, stellen alle Symbole von geradzahligen Blöcken und von ungeradzahli­ gen Blöcken mit Symboladressen 0 bis 23 Audio- Daten W dar. Symbole von jedem ungeradzahligen Block mit Sym­ boladressen 24 bis 31 stellen Paritäten (Paritäts-Prüfcodes) P von Reed-Solomon-Code dar, die entsprechend den Audioda­ ten W des ungeradzahligen Blocks und des vorhergehenden ge­ radzahligen Blocks erzeugt werden. Die restlichen Symbole der Blockadressen 52 bis 75 stellen Paritäten (Paritäts-Prüf­ codes) Q von Reed-Solomon-Code dar, die entsprechend den Au­ diodaten W und den Paritäten P der Blockadressen 0 bis 51 und 76 bis 127 erzeugt werden. Bei den jeweiligen Symbolad­ ressen wurde jede Parität Q aus den Daten jeder vierten Blockadresse, beginnend mit Blockadresse 0, 1, 2 oder 3, er­ zeugt.

Die Symbole der Audiodaten W und der Paritäten P und Q wer­ den in jeweiligen Segmenten des Speichers 11 gespeichert, die entsprechend den Blockadressen (sieben Bit) und Symbolad­ ressen (fünf Bit) bezeichnet sind, welche als obere Adressen (Adressen höherer Ordnung) bzw. untere Adressen (Adressen niederer Ordnung) dienen. Das wiedergegebene Digitalsignal wird aus dem Speicher 11 in Symboleinheiten ausgelesen, um einer Codefehler-Korrektur unter Benutzung der Paritäten P und Q unterzogen zu werden.

Eine Korrekturschaltung 12 greift zum Speicher 11 zu und liest jeweilige Symbole aus dem Speicher 11, wobei Codefeh­ ler entsprechend den Paritäten P korrigiert werden und dann Codefehler entsprechend den Paritäten Q korrigiert werden. Die Korrekturschaltung 12 enthält einen Symboladreßzähler mit Fünf-Bit-Ausgang und einen Blockadreß-Zähler mit Sieben- Bit-Ausgang, um zum Speicher 11 zuzugreifen. Der Block­ adreßzähler ist kaskadenförmig an der Seite höherer Ord­ nung des Symboladreßzählers angeschlossen. Ausgangssignale von den beiden Zählern bilden ein Zwölf-Bit-Zählsignal, das durch die Korrekturschaltung 12 an eine Adreßgeneratorschal­ tung 13 ausgegeben wird. Die Korrekturschaltung 12 versorgt die Adreßgeneratorschaltung 13 auch mit einem Ein-Bit- Schaltsignal, das die Zugriffsequenz für die Codefehler-Kor­ rektur unter Benutzung der Paritäten P oder der Paritäten Q steuert.

Zu einem Zeitpunkt, der annähernd 3,79 ms nach dem Abtast- oder Spurlaufbeginn jeder Spur liegt, stellt die Korrektur­ schaltung 12 das Schaltsignal auf den Wert "0", wodurch die Zugriffsequenz für Codefehler-Korrektur unter Benutzung der Paritäten P gesteuert wird, und stellt auch den Symboladreß­ zähler und den Blockadreßzähler jeweils auf Null zurück. Dann zählen die beiden Zähler mit feststehenden Zeitabstän­ den auftretende Taktimpulse. Wenn der Zählwert des Block­ adreßzählers eine Zahl erreicht, die in dezimaler Schreib­ weise 128 entspricht, ändert die Korrekturschaltung 12 das Schaltsignal auf einen Wert "1", der die Zugriffsequenz für Codefehler-Korrektur unter Benutzung der Paritäten Q ansteu­ ert und die beiden Zähler auf Null zurückstellt. Dann zählen die beiden Zähler wieder die mit festen Zeitabständen auftre­ tenden Taktimpulse. Wenn der Zählwert des Blockadreßzählers beim Wiederzählen eine in dezimaler Schreibart 112 entspre­ chende Zahl erreicht, werden die Zählvorgänge der beiden Zähler angehalten.

Wie in Fig. 4 zu sehen, enthält die Korrekturschaltung 12 einen Takt-Generator 40, der Festfrequenz-Taktimpulse er­ hält und verschiedene Taktsignale auf Grundlage der Takt­ impulse erzeugt. Die Taktsignale werden an einen Ad­ reßzähler 26, bzw. eine Galois-Logikeinheit 27 (GLU), eine Syndrom-Prüfschaltung 28 und ein Arbeitsregister 29 ausgege­ ben. Die GLU 27 und die Syndrom-Prüfschaltung 28 sind über einen Datenbus 32 an den Speicher 11 angeschlossen. Die Syn­ drom-Prüfschaltung 28 führt eine Syndromberechnung bezüglich Daten aus, die aus dem Speicher 11 ausgelesen werden, um zu prüfen, ob sich in den ausgelesenen Daten Fehler befinden. Die GLU 27 führt eine Berechnung im Galois-Feld bezüglich fehlerhaften Daten aus, um diese wenn möglich zu korrigie­ ren. Ein Arbeitsregister 29, das an die GLU 27 und die Syn­ drom-Prüfschaltung 28 angeschlossen ist, hält die Ergebnisse der durch die GLU 27 und die Syndrom-Prüfschaltung 28 ausgeführten Rech­ nungen fest. Die Strukturen und Tätigkeiten der GLU 27, der Syndrom-Prüfschaltung 28 und des Arbeitsregisters 29 sind be­ kannt und brauchen nicht weiter erläutert zu werden. Der Adreßzähler 26 und ein Adreßdecoder 33 sind über einen Adreßbus 30 und eine Signalleitung 31 mit der Adreßgenera­ torschaltung 13 verbunden. Das Schaltsignal wird über die Signalleitung 31 übertragen. Der Adreßzähler 26 enthält den Symboladreßzähler und den Blockadreßzähler, wie sie vorher beschrieben wurden. Der Adreßdecoder 33 erzeugt ein Takt­ generator-Steuersignal entsprechend dem Ausgangssignal vom Adreßzähler 26 und liefert das Taktgenerator-Steuersi­ gnal an den Taktgenerator 40. Wenn der Codekorrekturvor­ gang abgelaufen ist, wird der Taktgenerator 40 durch das Taktgenerator-Steuersignal abgeschaltet. Der Taktge­ nerator 40 ist so ausgelegt, daß er bei jeder 180°-Umdrehung der Trommel 52 zurückgestellt wird.

Wie in Fig. 5 dargestellt, enthält die Adreßgeneratorschal­ tung 13 Klemmen 20a bis 20e, an die ein Fünf-Bit-Signal ange­ legt ist, welches den Zählwert des Symboladreßzählers in der Korrekturschaltung 12 repräsentiert, Klemmen 20f bis 20l, die ein Sieben-Bit-Signal empfangen, das den Zählwert des Blockadreßzählers in der Korrekturschaltung 12 repräsen­ tiert, und eine Klemme 21, an die das Schaltsignal angelegt ist.

Die Klemme 20a ist mit einer Klemme 2A eines Selektors 22 und einer Klemme 4B eines Selektors 23 verbunden. Die Klemme 20b ist mit einer Klemme 3A des Selektors 22 und einer Klemme 1B eines Selektors 24 verbunden. Die Klemme 20c ist mit einer Klemme 4A des Selektors 22 und einer Klemme 2B des Selektors 24 verbunden. Die Klemme 20d ist mit einer Klemme 1A des Selektors 23 und einer Klemme 3B des Selektors 24 ver­ bunden. Die Klemme 20e ist mit einer Klemme 2A des Selektors 23 und einer Klemme 4B des Selektors 24 verbunden.

Die Klemme 20f ist einer Klemme 1A des Selektors 22 und einer Klemme 3B des Selektors 23 verbunden. Die Klemme 20g ist mit einer Klemme 1B des Selektors 22 und einer Klemme 3A des Selektors 23 verbunden. Die Klemme 20h ist mit einer Klemme 2B des Selektors 22 und einer Klemme 4A des Selektors 23 verbunden. Die Klemme 20i ist mit einer Klemme 3B des Se­ lektors 22 und einer Klemme 1A des Selektors 24 verbunden. Die Klemme 20j ist mit einer Klemme 4B des Selektors 22 und einer Klemme 2A des Selektors 24 verbunden. Die Klemme 20k ist mit einer Klemme 1B des Selektors 23 und einer Klemme 3A des Selektors 24 verbunden. Die Klemme 20l ist mit einer Klemme 2B des Selektors 23 und einer Klemme 4A des Selektors 24 verbunden.

Die Klemme 21 ist mit den Selektoren 22 bis 24 verbunden. Jeder Selektor 22 bis 24 besitzt Klemmen 1Y, 2Y, 3Y und 4Y. Bei jedem Selektor 22 bis 24 werden, wenn das Schaltsignal "0" ist, an den Klemmen 1A, 2A, 3A und 4A anliegende Signale ausgewählt und über die Klemmen 1Y, 2Y, 3Y bzw. 4Y ausgege­ ben. Wenn das Schaltsignal "1" ist, werden an den Klemmen 1B, 2B, 3B und 4B anliegende Signale ausgewählt und über die Klemmen 1Y, 2Y, 3Y bzw. 4Y ausgegeben.

Die Adreßgeneratorschaltung 13 enthält auch Klemmen 25a bis 25d, die jeweils mit den Klemmen 1Y bis 4Y des Selektors 22 verbunden sind, Klemmen 25e bis 25h, die jeweils mit den Klemmen 1Y bis 4Y des Selektors 23 verbunden sind, und Klem­ men 25i bis 25l, die jeweils mit Klemmen 1Y bis 4Y des Selek­ tors 24 verbunden sind. Die Klemmen 25a bis 25l sind mit Ad­ reßleitungen des Speichers 11 so verbunden, daß die Klemme 25a dem Bit geringster Wertigkeit (LSB) und die Klemme 25l dem Bit höchster Wertigkeit (MSB) entspricht. Dementspre­ chend stellt ein über die Klemmen 25a bis 25e ausgegebenes Fünf-Bit-Signal eine Symboladresse (siehe Fig. 3) dar. Zu­ sätzlich stellt ein über die Klemmen 25f bis 25l ausgegebe­ nes Sieben-Bit-Signal eine Blockadresse (siehe Fig. 3) dar.

Falls der Zählwert des Blockadreßzählers und der Zählwert des Symboladreßzählers sich wie in den Spalten BAC bzw. SAC der Fig. 6 dargestellt ändern, wird, wenn das Schaltsignal "0" ist und damit die Codefehler-Korrektur unter Benutzung der Paritäten P ausgeführt wird, eine Blockadresse und eine Symboladresse für den Zugriff zum Speicher 11 entsprechend den Spalten PBA bzw. PSA der Fig. 6 erzeugt. Wenn sich in gleicher Weise die Zählwerte der Blockadreßzähler und Sym­ boladreßzähler ändern und das Schaltsignal "1" ist, so daß Codefehler-Korrektur unter Benutzung von Paritäten Q ausge­ führt wird, ändern sich eine Blockadresse und eine Symbol­ adresse für den Zugriff zum Speicher 11 so, wie es durch die Spalten QBA bzw. QSA in Fig. 6 gezeigt ist. Es ist zu bemer­ ken, daß die Zahlen in Fig. 6 dezimal dargestellt sind.

Wie man aus Fig. 6 versteht, wird während der Codefehler-Kor­ rektur unter Benutzung der Paritäten P die Symboladresse PSA jeweils um Zwei erhöht und die Blockadresse PBA um Eins, wobei immer zwei Blockadressen zweimal dargestellt werden.

Während der Codefehler-Korrektur unter Benutzung der Paritä­ ten Q wird die Blockadresse QBA von 0, 2, 1 oder 3 um je­ weils Vier erhöht. Solange der Wert des Blockadreßzählers BAC kleiner oder gleich 63 ist, ändert sich der Anfangswert der Blockadresse QBA zyklisch wie: 0-2-0-2- . . . , während die Symboladresse QSA sich von 0 bis 31 mit einem Zuwachs von Eins ändert. Liegt der Wert des Blockadreßzählers BAC zwi­ schen 64 und 111 (jeweils einschließlich), dann ändert sich der Anfangswert der Blockadresse QPA zyklisch wie: 1-3-1- 3- . . . , während die Symboladresse sich von 0 bis 23 jeweils mit einem Zuwachs Eins ändert. In dem letzteren Fall werden, wie man aus Fig. 3 ersieht, Symbole in den Bereichen von Blöcken ungerader Adresse, die durch Symboladressen gleich oder größer 24 bezeichnet werden, nicht aus dem Speicher 11 ausgelesen, so daß Codefehler-Korrektur von Symbolen von Pa­ ritäten P unter Benutzung der Paritäten Q verhindert wird. Während der Codefehler-Korrektur unter Benutzung der Paritä­ ten Q werden nur die Audiodaten W und die Paritäten Q, die den Audiodaten W entsprechen, aus dem Speicher 11 ausgelesen und dann dem Fehlerkorrekturvorgang in der Korrekturschal­ tung 12 unterworfen.

Der Grund, warum der Zählwert des Blockadreßzählers nicht 111 überschreitet (d. h. der Zählwert der Symboladresse QSA 23 nicht überschreitet), während die Blockadresse QBA mit 1 oder 3 beginnt und 127 erreicht, während die Fehlerkor­ rektur unter Benutzung der Paritäten P ausgeführt wird, ist folgender:

Wenn der Adreßdecoder 33 in der Korrekturschaltung 12 er­ faßt, daß der Zählwert des Blockadreßzählers im Adreßzäh­ ler 26 112 erreicht, während das Schaltsignal den Wert "1" annimmt (d. h. die Fehlerkorrektur unter Benutzung der Paritä­ ten Q ausgeführt wird), stellt der Adreßdecoder 33 den Ad­ reßzähler 26 zurück und schaltet ihn ab. Wenn andererseits das Schaltsignal den Wert "0" annimmt (d. h. dann, wenn die Fehlerkorrektur unter Benutzung der Paritäten P ausgeführt wird), erfaßt der Adressdecoder 33 den Zählwert 112 nicht, sondern erfaßt den Zählwert 128 des Blockadreßzählers und gibt einen Rückstellimpuls für den Adreßzähler 26 aus.

Claims (3)

1. Adressierverfahren für eine Codefehler-Korrekturschal­ tung eines Drehkopf-Digitaltonbandsystem, wobei ein wie­ dergegebenes Digitalsignal Audiodaten, P-Paritätsdaten und Q-Paritätsdaten enthält und das wiedergegebene Digi­ talsignal sequentiell unter Symbol- und Blockadressen in der Weise abgespeichert wird, daß die P-Paritätsdaten je­ weils zwei aufeinanderfolgenden Blöcken zugeordnet und jeweils an den letzten Symboladressen der Blöcke mit un­ gradzahliger Blockadresse angeordnet sind,
dadurch gekennzeichnet,
daß zur P-Codefehler-Korrektur fortschreitend für die je­ weils zwei aufeinanderfolgenden Blöcke zuerst alle gerad­ zahligen Symboladressen und anschließend alle ungeradzah­ ligen Symboladressen generiert werden, und daß zur Q-Codefehler-Korrektur für jeweils eine Symbol­ adresse die geradzahligen Blockadressen generiert werden und die Symboladressen fortlaufend erhöht werden, bis alle Symboladressen abgearbeitet sind, und daß anschlie­ ßend für jeweils eine Symboladresse die ungradzahligen Blockadressen generiert werden und die Symboladressen fortlaufend so lange erhöht werden, bis die den P-Pari­ tätsdaten zugeordneten Symboladressen erreicht sind.

2. Adressieranordnung zur Durchführung des Adressierverfah­ rens nach Anspruch 1 mit einem Adreßzähler (26) zum Zählen von Taktsignalen, der sich sequentiell ändernde Zählwerte (SAC, BAC) mit einer vorbestimmten Anzahl von Bit ausgibt, und mit Se­ lektoren (22, 23, 24), an die die Zählwerte (SAC, BAC) vom Adreßzähler (26) so über entsprechende Leitungen an­ gelegt sind, daß die Bit-Positionen auf unterschiedliche Weise vertauscht werden, in Abhängigkeit von einem an die Selektoren (22, 23, 24) angelegten Schaltsignal, das anzeigt, ob eine P- oder eine Q-Codefehler-Korrektur durchzuführen ist.

3. Adressieranordnung nach Anspruch 2, bei der die Selektoren (22, 23, 24) erste und zweite Ein­ gangsklemmen (1A, 2A, 3A, 4A bzw. 1B, 2B, 3B, 4B) aufwei­ sen, an die die Zählwerte (SAC, BAC) vom Adreßzähler (26) mit unterschiedlich vertauschten Bit-Positionen an­ gelegt sind, und bei der die ersten oder die zweiten Ein­ gangsklemmen (1A, 2A, 3A, 4A oder 1B, 2B, 3B, 4B) wahl­ weise in Abhängigkeit vom Schaltsignal mit entsprechen­ den Ausgangs-Klemmen (1Y, 2Y, 3Y, 4Y) der Selektoren (22, 23, 24) verbindbar sind.