DE3713068A1 - Verfahren und anordnung zur zeitlichen serialsierung von sich ueberlappenden eingabevorgaengen fuer mehrere register in einrichtungen von datenverarbeitungsanlagen - Google Patents
Verfahren und anordnung zur zeitlichen serialsierung von sich ueberlappenden eingabevorgaengen fuer mehrere register in einrichtungen von datenverarbeitungsanlagenInfo
- Publication number
- DE3713068A1 DE3713068A1 DE19873713068 DE3713068A DE3713068A1 DE 3713068 A1 DE3713068 A1 DE 3713068A1 DE 19873713068 DE19873713068 DE 19873713068 DE 3713068 A DE3713068 A DE 3713068A DE 3713068 A1 DE3713068 A1 DE 3713068A1
- Authority
- DE
- Germany
- Prior art keywords
- data source
- aws
- switching
- registers
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
- G06F12/0855—Overlapped cache accessing, e.g. pipeline
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Description
Die Erfindung betrifft ein Verfahren und eine Anordnung zur
zeitlichen Serialisierung von Eingabevorgängen für mehrere
Register in Einrichtungen von Datenverarbeitungsanlagen, ent
sprechend dem Oberbegriff des Patentanspruchs 1.
Register dienen allgemein der Zwischenspeicherung und der Be
reitstellung von Daten und/oder Steuerinformationen, die über
vorgeschaltete Auswahlschalter gegebenenfalls von verschie
denen Datenquellen geliefert werden können. Vielfach sind die
Register dabei unter anderem, zum Beispiel für Diagnosezwecke,
von einer gemeinsamen Datenquelle aus einzeln auswählbar an
steuerbar, wobei die gezielte Auswählbarkeit das unabhängige
Arbeiten der einzelnen Register sichert, so daß zum Beispiel
eines der Register die Anforderungsparameter einer individuel
len Datenquelle und ein anderes Steuerinformationen der gemein
samen Datenquelle übernehmen kann.
Andererseits hat der Fortschritt in der Schaltkreistechnologie
dazu geführt, daß immer mehr Teile einer Schaltungsanordnung in
einem integrierten Schaltkreisbaustein zusammengefaßt werden.
Das bringt wegen der begrenzten Anzahl der Anschlußstifte häu
fig Probleme mit sich, zum Beispiel dann, wenn bei dem voran
gehenden Beispiel alle Register eines integrierten Schaltkreis
bausteins immer nur gemeinsam und nicht mehr individuell auf
die gemeinsame Datenquelle umschaltbar sind, weil dafür nur
ein Anschlußstift zur Verfügung steht. Das bringt insbesonde
re dann Probleme mit sich, wenn eines der Register auf im Rah
men einer asynchronen Anforderung bereitgestellte Daten sehr
kurzfristig reagieren muß, weil die Daten nur für kurze Zeit
gültig sind. Eine in die Übergabezeit dieser Daten fallende Um
schaltung auf die gemeinsame Datenquelle würde die von der
individuellen Datenquelle bereitgestellten Daten verfälschen.
Es ist daher Aufgabe der Erfindung, durch ein Verfahren und
eine entsprechend arbeitende Anordnung die Möglichkeit zu
schaffen, daß vorrangig zu behandelnde asynchrone Anforderun
gen für eines der Register durch Umschalten auf die gemeinsame
Datenquelle nicht beeinträchtigt werden. Diese Aufgabe wird
hinsichtlich des Verfahrens gemäß der Erfindung durch die kenn
zeichnenden Merkmale des Patentanspruches 1 gelöst.
Danach führt das normalerweise die Umschaltung der Auswahl
schaltglieder bewirkende Steuersignal nicht direkt die Um
schaltung herbei, sondern es werden zwei vorhandene und mit
Abstand aufeinanderfolgende Steuertaktimpulse damit verknüpft,
von denen jeweils einer die Umschaltung der Auswahlschaltglie
der und damit die Übernahme der von der gemeinsamen Datenquel
le bereitgestellten Daten in die vorgegebenen anderen Register
veranlaßt. Welcher dieser Steuertaktimpulse dabei wirksam wird,
ist davon abhängig, ob gleichzeitig eine Anforderung der vor
rangig zu behandelnden Datenquelle vorliegt oder nicht. Liegt
keine Anforderung vor, wird der erste Steuertaktimpuls wirksam
und der zweite gesperrt. Liegt gleichzeitig eine Anforderung
vor, wird der erste gesperrt und der zweite bewirkt die Um
schaltung. Ein ausreichender Zeitabstand zwischen den beiden
Steuertaktimpulsen stellt dabei sicher, daß bei einer Sperrung
des ersten Steuertaktimpulses der laufende Übernahmevorgang
abgeschlossen ist, wenn der zweite Steuertaktimpuls einsetzt.
Andererseits verhindert die vorübergehende Sperrung des An
forderungssignales der individuellen Datenquelle, wenn der
erste Steuertaktimpuls bereits eine Umschaltung herbeigeführt
hat, daß diese wieder aufgehoben wird, bevor die Daten der ge
meinsamen Datenquelle übernommen sind.
Eine entsprechend arbeitende Anordnung gemäß der Erfindung er
gibt sich aus den Merkmalen des Patentanspruches 2. Der hierfür
benötigte Aufwand ist gering.
Einzelheiten der Erfindung seien nachfolgend anhand eines in
der Zeichnung dargestellten Ausführungsbeispieles näher erläu
tert, das sich auf einen Teil eines einem Arbeitsspeicher vor
geschaltetem Puffer- oder Cachespeichers CACHE bezieht. Dieser
Teil umfaßt zwei Register I-PAR und I-DAT mit vorgeschalte
tem Auswahlschalter AWS 1, die normalerweise die mit einer An
forderung verbundenen Steuerinformationen und Daten einer vor
rangig zu behandelnden Datenquelle in Form eines Ein-/Ausgabe
werkes IOP einer Datenverarbeitungsanlage übernehmen, und
einem weiteren Register EW mit vorgeschaltetem Auswahlschal
ter AWS 2, das normalerweise innerhalb des Cachespeichers an
fallende Status- und Fehlersignale ERRS sammelt.
Alle Register sind durch die Auswahlschalter AWS 1 und AWS 2
außerdem auf die Datenleitungen eines Leitungssystems C-BUS
einer gemeinsamen Datenquelle in Form eines die Datenverarbei
tungsanlage steuernden Prozessors CPU bzw. einer damit verbun
denen Serviceeinheit SVP umschaltbar, so daß Diagnosedaten ge
laden werden können oder das Register EW zurückgesetzt werden
kann. Mit diesen Registern ist eine Steuerschaltung REG-ST ge
koppelt, die im oberen Teil in an sich bekannter Weise auf die
Ableitung der Übernahmeimpulse CWA und gegebenenfalls CWD für
die beiden Register I-PAR und gegebenenfalls I-DAT bei einer
Anforderung durch das Ein-/Ausgabewerk IOP mit dem Anforde
rungssignal I.STROBE bewirkt und die im unteren Teil gemäß der
Erfindung ergänzt ist.
Mit dem ersten Impuls eines zugelassenen Anforderungssignals
I.STROBE wird normalerweise über das UND-Glied U 1 ein Über
nahmeimpuls CWA für das Parameterregister I-PAR gebildet und
mit der Rückflanke die Kippstufe FF 1 gesetzt, so daß bei einer
Schreibanforderung mit dem zweiten Impuls des Anforderungssi
gnals über das UND-Glied U 2 ein Übernahmeimpuls CWD für das
Datenregister I-DAT erzeugt wird, während das UND-Glied U 1
gesperrt ist.
Sollen die Register dagegen auf das Leitungssystem C-BUS umge
schaltet und beispielsweise das Register EW zurückgesetzt
werden, so wird dies durch das Steuersignal TF angezeigt. Je
doch bewirkt dieses Signal nicht mehr die direkte Umschaltung
der Auswahlschaltglieder AWS 1 und AWS 2, sondern es wird da
zu mit zwei vorhandenen Steuertaktimpulsen CL A und CL B der
die einzelnen Arbeitszyklen E 0 bildenden Steuertakte CL . . .
verknüpft, was durch das Zeitdiagramm im unteren Teil darge
stellt ist. Außerdem wird das Steuersignal TF über das UND-
Glied U 3 nur wirksam, wenn nicht gerade ein Anforderungs
signal I.STROBE vorliegt. Sobald also eine Anforderung der
vorrangig zu behandelnden Datenquelle IOP wirksam ist, wird
die Umschaltung der Auswahlschaltglieder durch das Signal TF
verhindert und kein Umschaltesignal MUX 1 für alle Register
erzeugt. Ist das UND-Glied U 3 nicht gesperrt, führt das Si
gnal TF unmittelbar zum Umschaltesignal MUX 1 und dieses in
Verbindung mit dem ersten Steuertaktimpuls CL A durch das
UND-Glied U 4 zum Übernahmeimpuls CWE am Ausgang des ODER-
Gliedes OR 1 für das Register EW. Weiterhin wird damit die
Kippstufe FF 2 gesetzt und so das UND-Glied 5 gesperrt, so
daß der zweite Steuertaktimpuls CL B keinen Übernahmeimpuls
CEW am Ausgang des ODER-Gliedes OR 1 mehr auslösen kann. Ist
dagegen während des ersten Steuertaktimpulses CL A das UND-
Glied U 3 gesperrt, dann kann dadurch kein Übernahmeimpuls
CWE ausgelöst werden. Dieser wird dann erst mit dem zwei
ten Steuertaktimpuls CL B am UND-Glied U 5 ausgelöst, wobei
vorausgesetzt ist, daß der Zeitabstand zwischen den beiden
Steuertaktimpulsen CL A und CL B so groß ist, daß trotz einer
zeitweiligen Sperrung des UND-Gliedes U 3 durch das Anforde
rungssignal I.STROBE immer einer der beiden Steuertaktim
pulse CL A und CL B wirksam werden und einen Übernahmeimpuls
CEW erzeugen kann.
Um dabei zu verhindern, daß ein durch den ersten Steuertakt
impuls CL A bereits eingeleiteter Übernahmevorgang für das
Register EW durch ein nachträgliches Auftreten des Anfor
derungssignales I.STROBE beeinträchtigt werden kann, wird
das Wirksamwerden des Anforderungssignals I.STROBE durch das
UND-Glied U 0 abhängig vom Ausgangssignal des UND-Gliedes U 4
gesteuert, wobei vorausgesetzt ist, daß während der Zeitdauer
des Signals TF immer nur ein Impuls des Anforderungssignals
I.STROBE auftreten kann und dieser Impuls in jedem Falle einen
überlappenden Steuertaktimpuls CL A ausreichend lange überdau
ert, damit die vom Ein-/Ausgabewerk IOP zu übernehmenden Daten
für das Register I-PAR oder I-DAT auch noch sicher bis zum
Auftreten des zweiten Steuertaktimpulses CL B übernommen werden
können.
Aufgrund der Erfindung ist es also in einfacher Weise möglich,
sich überlappende Anforderungen durch zwei verschiedene Daten
quellen für zwei verschiedene Gruppen von Registern so zu steu
ern, daß Anforderungen der vorrangig und zeitgerecht zu behan
delnden Datenquelle trotz ihres asynchronen Eintreffens mit
Bezug auf Anforderungen der anderen Datenquelle immer sicher
erfaßt werden, obwohl für die Umschaltung der Register auf die
gemeinsame Datenquelle nur ein Steueranschluß zur Verfügung
steht.
Claims (2)
1. Verfahren zur zeitlichen Realisierung von sich überlappen
den Eingabevorgängen für mehrere Register (z. B. I-PAR/I-DAT
und EW) in Einrichtungen von Datenverarbeitungsanlagen, wobei
die Register über vorgeschaltete Auswahlschalter (AWS 1, AWS 2)
von jeweils zwei getrennten Datenquellen (IOP bzw. CPU/SVP)
aus ansteuerbar sind, wobei die Eingänge für die eine Daten
quelle über ein Datenleitungssystem (C-BUS) mit einer gemein
samen Datenquelle (CPU/SVP) verbunden sind, während die Ein
gänge für die jeweils andere Datenquelle mit individuellen
Datenquellen (IOP, ERRS) verbunden sind, und wobei die Um
schaltung aller Register (I-PAR/I-DAT und EW) auf die ge
meinsame Datenquelle (CPU/SVP) nur einheitlich vorgenommen
werden kann, dadurch gekennzeichnet,
daß zur vorrangigen Behandlung von Eingabevorgängen einer an
eines der Register (z. B. I-PAR/I-DAT) angeschalteten indivi
duellen Datenquelle (IOP) das die Umschaltung der Auswahl
schalter (AWS 1, AWS 2) bewirkende Steuersignal (TF) der ge
meinsamen Datenquelle (CPU/SVP) mit zwei mit ausreichendem
Zeitabstand aufeinanderfolgenden vorhandenen Steuertaktimpul
sen (CL A und CL B ) verknüpft wird, von denen abhängig vom
Anforderungssignal (I.STROBE) der vorrangig zu behandelnden
Datenquelle (IOP) jeweils einer wirksam wird und die Umschal
tung der Auswahlschalter (AWS 1, AWS 2) und damit verbunden die
Übernahme der Daten der gemeinsamen Datenquelle (CPU/SVP) in
die ausgewählten Register (z. B. EW) veranlaßt, und daß bei
bereits wirksamer Umschaltung durch den ersten Steuertaktimpuls
(CL A ) ein nachträglich eintreffendes Anforderungssignal
(I.STROBE) erst nach Beendigung des ersten Steuertaktimpulses
(CL A ) wirksam wird.
2. Anordnung zur Durchführung des Verfahrens nach Anspruch 1,
gekennzeichnet
- - durch zwei Verknüpfungselemente (U 4, U 5) zur konjuktiven Verknüpfung des vom die Umschaltung der Auswahlschaltglieder (AWS 1, AWS 2) anfordernden Steuersignal (TF) abgeleiteten Umschaltesignals (MUX 1) mit je einem der beiden Steuertakt impulse (CL A bzw. CL B ) zur Ableitung des Übernahmeimpul ses (CEW) für die von der gemeinsamen Datenquelle aus anzu teuernden Register (z. B. EW),
- - durch ein mit dem Ausgang des ersten Verknüpfungselementes (U 4) und einem Sperreingang des zweiten Verknüpfungselemen tes (U 5) verbundenes Steuerschaltglied (FF 2), das mit Wirk samwerden des ersten Steuertaktimpulses (CL A ) als Übernahme impuls (CEW) gesetzt wird und das Wirksamwerden des zweiten Steuertaktimpulses (CL B ) als Übernahmeimpuls (CEW) verhin dert, während es im ungesetzten Zustand den zweiten Steuer taktimpuls (CL B ) als Übernahmeimpuls (CEW) wirksam werden läßt und das von der Rückflanke des zweiten Steuertaktimpul ses (CL B ) zurückgesetzt wird,
- - durch ein erstes Steuerelement (U 0) zur Sperrung des Anfor derungssignals (I.STROBE) der vorrangig zu behandelnden Da tenquelle (IOP) abhängig vom Ausgangssignal des ersten Ver knüpfungselementes (U 4) und
- - durch ein weiteres Steuerelement (U 3) zur Unterdrückung des die Umschaltung der Auswahlschaltglieder (AWS 1, AWS 2) an fordernden Steuersignals (TF) als Umschaltesignal (MUX 1) abhängig vom Ausgangssignal des ersten Steuerelementes (U 0).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873713068 DE3713068A1 (de) | 1987-04-16 | 1987-04-16 | Verfahren und anordnung zur zeitlichen serialsierung von sich ueberlappenden eingabevorgaengen fuer mehrere register in einrichtungen von datenverarbeitungsanlagen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873713068 DE3713068A1 (de) | 1987-04-16 | 1987-04-16 | Verfahren und anordnung zur zeitlichen serialsierung von sich ueberlappenden eingabevorgaengen fuer mehrere register in einrichtungen von datenverarbeitungsanlagen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3713068A1 true DE3713068A1 (de) | 1988-11-03 |
DE3713068C2 DE3713068C2 (de) | 1989-10-26 |
Family
ID=6325852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873713068 Granted DE3713068A1 (de) | 1987-04-16 | 1987-04-16 | Verfahren und anordnung zur zeitlichen serialsierung von sich ueberlappenden eingabevorgaengen fuer mehrere register in einrichtungen von datenverarbeitungsanlagen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3713068A1 (de) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4110697A (en) * | 1977-02-22 | 1978-08-29 | The United States Of America As Represented By The Secretary Of The Navy | Digital bypassable register interface |
US4630105A (en) * | 1984-07-31 | 1986-12-16 | Rca Corporation | Symmetric color encoding shift pattern for a solid-state imager camera and decoding scheme therefor |
-
1987
- 1987-04-16 DE DE19873713068 patent/DE3713068A1/de active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4110697A (en) * | 1977-02-22 | 1978-08-29 | The United States Of America As Represented By The Secretary Of The Navy | Digital bypassable register interface |
US4630105A (en) * | 1984-07-31 | 1986-12-16 | Rca Corporation | Symmetric color encoding shift pattern for a solid-state imager camera and decoding scheme therefor |
Also Published As
Publication number | Publication date |
---|---|
DE3713068C2 (de) | 1989-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3300260C2 (de) | ||
DE3300261C2 (de) | ||
DE2614000C2 (de) | Diagnoseeinrichtung zur Prüfung von Funktionseinheiten | |
DE3300262C2 (de) | ||
DE2944497C2 (de) | ||
DE2332734A1 (de) | Datenverarbeitungssystem | |
DE2731336A1 (de) | Taktsystem | |
DE1424762B2 (de) | Datenverarbeitungsanlage | |
DE2933474C2 (de) | ||
DE2324906C3 (de) | Datenverarbeitungsanlage nut Wiederholung beim Auftreten eines Fehlers | |
EP0282877B1 (de) | Verfahren und Einrichtung zur Steuerung der Fehlerkorrektur innerhalb einer Datenübertragungssteuerung bei von bewegten peripheren Speichern, insbesondere Plattenspeichern, eines Datenverarbeitungssystems gelesenen Daten | |
DE2918357C2 (de) | Speicherdaten-Puffer-Steuereinrichtung | |
DE2641700C2 (de) | ||
DE3715159A1 (de) | Ic-halbleitervorrichtung | |
DE2733921B2 (de) | Schaltungsanordnung für eine indirekt gesteuerte Vermittlungsanlage, insbesondere Fernsprechvermittlungs anlage | |
DE3713068C2 (de) | ||
DE2161994A1 (de) | Fehlerfeststellungsschaltung bei einer Datenverarbeitungsanlage | |
DE19948598B4 (de) | Mikrocomputer mit Abtastfunktion eines Wiederholungs-Anforderungssignals in Synchronisation mit einem Abtastsignal | |
DE3882248T2 (de) | Vorrichtung zur Ermöglichung des Zugriffes zweier Signalverarbeitungsprozessoren auf eine gemeinsame Schaltung. | |
DE2737133C2 (de) | Schaltungsanordnung zum Verhindern von Doppelfehlern in einer Datenverarbeitungsanlage | |
DE2922234C2 (de) | Verfahren und Schaltungsanordnung zur Bereitstellung von logischen Verknüpfungsergebnissen in datenverarbeitenden Einrichtungen | |
EP0062768B1 (de) | Schaltungsanordnung zur Überwachung von Schaltwerken | |
DE4303048A1 (en) | Alarm recognition apparatus for redundant layout circuit in radio equipment - has input circuits delaying alarm recognition signals when circuits are switched to be operational systems | |
DE2725922B1 (de) | Mehrrechnersystem zur Steuerung von trassengebundenen Verkehrsmitteln | |
DE2246251C2 (de) | Schaltungsanordnung zur Steuerung und Anpassung mehrerer Ein-/Ausgabegeräte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |