DE3701663A1 - Pruefverfahren und pruefungserleichterungsschaltung - Google Patents

Pruefverfahren und pruefungserleichterungsschaltung

Info

Publication number
DE3701663A1
DE3701663A1 DE19873701663 DE3701663A DE3701663A1 DE 3701663 A1 DE3701663 A1 DE 3701663A1 DE 19873701663 DE19873701663 DE 19873701663 DE 3701663 A DE3701663 A DE 3701663A DE 3701663 A1 DE3701663 A1 DE 3701663A1
Authority
DE
Germany
Prior art keywords
circuit
input
output
gate circuit
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19873701663
Other languages
English (en)
Other versions
DE3701663C2 (de
Inventor
Kanji Hirabayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3701663A1 publication Critical patent/DE3701663A1/de
Application granted granted Critical
Publication of DE3701663C2 publication Critical patent/DE3701663C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558Addressing or selecting of subparts of the device under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

Die Erfindung betrifft eine integrierte Schaltung zur Erleichterung von Prüfungen.
Die Tendenz zur Herstellung von Grossschaltkreisen wurde von dem Versuch begleitet, eine Entwurfserleichterung durch Rangordnung zu erzielen. Jedoch kann eine Rangordnung der Prüfungen nicht wie sie anfallen erzielt werden, so dass Fälle auftreten, bei welchen die Herstellung von Prüfdaten ein Engpass bei diesen Versuchen wird. Darüber hinaus treten immer mehr Fälle auf, bei welchen Schaltkreise mit höherer Integration hergestellt werden, welche die bereits entwickelten Chips mit einschliessen. In einem derartigen Fall können die Prüfdaten für die bereits entwickelten Chips nicht erneut verwendet werden, obgleich ihre Entwurfsdaten wiederverwendet werden können.
Damit die Prüfdaten der bereits entwickelten Chips wiederverwendet werden können, ist es erforderlich, ein systematisches Verfahren zu erreichen, das eine Rangordnung von Prüfungen ermöglicht. Sobald eine Rangordnung von Prüfungen durchführbar ist, wird die Bestimmung eines fehlerhaften Abschnittes leicht und zwar nicht nur wegen der Erleichterung der Bereitstellung von Prüfdaten einschliesslich der Wiederverwendung von Prüfdaten, sondern auch wegen der Möglichkeit, eine Fehleranalyse auf der Grundlage einer Rangordnung durchzuführen.
Der Erfindung liegt somit die Aufgabe zugrunde, eine Prüferleichterungsschaltung zu schaffen, sowie das zugehörige Prüfverfahren, welches die Wiederverwendung von Prüfdaten ermöglicht und es gestattet, Prüfungen für ausgewählte und bereits vorliegende Schaltungsmodule durchzuführen.
Diese Aufgabenstellung wird erfindungsgemäss durch eine Prüfungserleichterungsschaltung gelöst, die gekennzeichnet ist durch eine Schaltungsanordnung mit einem höheren Rangordnungspegel, die durch Verbinden von Schaltungsmodulen und Herausführen von externen Knotenpunkten aus vorgegebenen Schaltungsmodulen aufgebaut ist; eingefügte Torschaltungen, die für den eingangsseitigen und ausgangsseitigen Abschnitt eines jeden Schaltungsmoduls vorgesehen sind; eine eingangsseitige und eine ausgangsseitige Torschaltung, die in einer Verdrahtung zwischen den eingefügten Torschaltungen liegt, wobei die gemeinsame Verdrahtung ein Ende der zugeordneten Torschaltung ist; eine Vorrichtung zur Verbindung der Ausgangsklemme der eingangsseitigen und ausgangsseitigen Torschaltung mit dem ausgangsseitigen externen Knotenpunkt des Schaltungsmoduls, das nicht zu den Schaltungsmodulen auf der Eingangsseite der gemeinsamen Verdrahtung gehört; und einen wiederholt einschreibbaren Speicher für die Steuerklemme einer jeden eingefügten Torschaltung und für die eingangsseitige und ausgangsseitige Torschaltung.
Bei der vorausgehend aufgeführten Prüfungserleichterungsschaltung wird die Prüfung für ein Schaltungsmodul durchgeführt, indem selektiv die dazwischengeschaltete Torschaltung, die Eingangstorschaltung und die Ausgangstorschaltung, die zum gleichen Schaltungsmodul gehören, aktiviert werden, und indem der externe Knotenpunkt eines anderen Schaltungsmoduls verwendet wird, das mit dem externen Knotenpunkt, der Eingangstorschaltung und der Ausgangstorschaltung verbunden ist, die zu dem in Frage stehenden Schaltungsmodul gehören.
Diese Aufgabenstellung sowie weitere Aufgabenstellungen, Merkmale und Vorteile der Erfindung ergeben sich aus der anliegenden Beschreibung bevorzugter Ausführungsformen in Verbindung mit den Zeichnungen.
Es zeigen:
Fig. 1 ein Schaltbild für eine Ausführungsform der erfindungsgemässen Prüfungserleichterungsschaltung,
Fig. 2 ein Ersatzschaltbild für den normalen Betrieb der Schaltung nach Fig. 1,
Fig. 3 ein Blockschaltbild eines Ausführungsbeispiels einer Schaltung, die zur Erläuterung des erfindungsgemässen Konzepts dient,
Fig. 4 eine Schaltung zur Erläuterung der Vorrichtung zur Erleichterung der Prüfung der Schaltung nach Fig. 3, und
Fig. 5 ein Schaltbild, in dem die ausgangsseitig eingefügte Torschaltung im Schaltungsabschnitt nach Fig. 1 durch eine bidirektional eingefügte Torschaltung ersetzt wurde.
Es wird nunmehr auf bevorzugte Ausführungsformen Bezug genommen.
In Fig. 1 umfasst der Chip Module (M 1, M 2, M 3) und (P 1-P 6, SI, SO) sind externe Klemmen (externe Knotenpunkte). Der ordnungsgemässe Betrieb des Chips ist in Fig. 2 dargestellt. Entsprechend ist (P 1) der ausgangsseitige Knotenpunkt des Schaltungsmoduls (M 1) und (P 2) ist der eingangsseitige Knotenpunkt von (M 1), (P 3, P 4) sind jeweils der eingangsseitige und der ausgangsseitige Knotenpunkt von (M 2) und (P 5, P 6) sind jeweils der eingangsseitige und ausgangsseitige Knotenpunkt von (M 3).
Ferner sind in der Schaltung Puffer-Torschaltungen vorgesehen. Nimmt man (M 1) als Beispiel, so ergibt sich folgendes: Für (P 1, P 2) sind eingeführte Puffer-Torschaltungen (11, 12) vorhanden. Die Puffer-Torschaltungen sind derart angeordnet, dass sie Signale übertragen, wenn die Torschaltungen in Signalrichtung (d. h. in der Richtung von (M 3) nach (M 1)) gemäß Fig. 2 eingeschaltet sind. Für den Abschnitt der (M 1, M 2) verbindet, ist eine eingefügte Puffer-Torschaltung (13) an der Ausgangsseite von (M 1) vorgesehen, und für den (M 1, M 3) verbindenden Abschnitt ist eine eingefügte Pufferstufe (14) an der Eingangsseite von (M 1) vorhanden.
Ferner sind in dem (M 1, M 2) verbindenden Abschnitt eine eingangsseitige Puffer-Torschaltung (17) und eine ausgangsseitige Puffer-Torschaltung (18) in dem gemeinsamen Leitungsabschnitt (16) vorhanden, der die eingeführte Puffer-Torschaltung (13) und eine eingeführte Puffer-Torschaltung (15) an der M 2-Seite verbindet. In ähnlicher Weise sind an der Seite von (M 1, M 3) eine eingangsseitige Puffer-Torschaltung (19) und eine ausgangsseitige Puffer-Torschaltung (20) vorhanden, Zum Prüfen von (M 1) sind (P 1, P 2), die M 1-M 2-Leitung, und die M 1-M 3-Leitung erforderlich. Entsprechend sind die eingangsseitige Puffer-Torschaltung (19) und die ausgangsseitige Puffer-Torschaltung (18) elektrisch gemeinsam mit der Ausgangsklemme (Q) eines Flip-Flops (F 3) verbunden. Diese Flip-Flops sind in Reihe geschaltet und bilden ein Schieberegister, das (SI) als Dateneingabe und (SO) als Datenausgabe aufweist. Für die Flip-Flops (F 1-F 6) ist jeweils eine Setzklemme (F) für die Eingabe vorhanden, wie beispielsweise für (F 4), und eine Rücksetzklemme (R) für Eingabe/Ausgabe und die Puffer-Torschaltungen, wie für (F 3). Ferner sind (nicht dargestellte) Leitungen vorhanden, die die Klemmen (R) miteinander verbinden und Leitungen, die die Klemmen (S) miteinander verbinden. Ferner ist jedes Flip-Flop mit einem Taktanschluss (C) versehen. Infolgedessen ist es nach Beendigung einer Prüfung eines Schaltungsmoduls mittels des Schieberegisters im Prüfbetrieb so ausgebildet, dass es an den R-Klemmen eine "0" und an den S-Klemmen eine "1" gleichzeitig schreiben kann, um die eingangsseitigen und ausgangsseitigen Puffer-Torschaltungen auszuschalten und die eingefügten Puffer-Torschaltungen im normalen Betrieb einzuschalten. Dies erfolgt, um den Wirkungsgrad der Puffer-Torschaltungen zu erhöhen, da die Betriebszustände einer jeden Puffer-Torschaltung im gewöhnlichen Betrieb einmalig sind, während sie im Prüfungsmodus verschiedene Werte annehmen können. Schliesslich ist (D) die Dateneingangsklemme für das Flip-Flop.
Es wird nunmehr der Prüfungsbetrieb beschrieben.
Zunächst wird für die Beschreibung unterstellt, dass das Modul (M 1) ein neu entworfenes, zu prüfendes Modul ist.
Vor der eigentlichen Prüfung wird der Betrieb des Schieberegisters bestätigt. Zu diesem Zweck wird zunächst ein Setzsignal eingegeben. Durch Inbetriebnahme der S-Klemmen und der R-Klemmen werden jeweils "1" und "0" für (F 1-F 6) geschrieben. Anschliessend wird das Schieberegister betätigt, indem das Setzsignal ausgeschaltet und das Taktsignal eingeschaltet wird, um die Bestätigung zu liefern, dass ein korrekter Wert von (SO) ausgegeben wird. Anschliessend wird durch Eingeben von Daten an (SI) und Ausgabe derselben von (SO) nach Durchführung des üblichen Schieberegisterbetriebes der Gesamtbetrieb des Schieberegisters bestätigt. Nunmehr ist die Anordnung bereit, die Prüfung für (M 1) zu beginnen.
Zunächst wird der Status der Flip-Flops durch Einschieben an (SI) gesetzt, d. h. "1" wird an (F 3, F 4) eingegeben. Dadurch erscheint "1" an den jeweiligen Q-Klemmen. Somit werden die Puffer-Torschaltungen (11-14, 18, 19) eingeschaltet. Die übrigen Puffer-Torschaltungen sind ausgeschaltet.
Anschliessend wird durch Eingabe von Daten aus den externen Knotenpunkten (P 2, P 5) das Ergebnis des Betriebs von (M 1) von (P 1, P 4) ausgegeben. Nach Beendigung der Prüfung für (M 1) wird der Test für (M 2) übersprungen, da (M 2) als vorhandene Schaltung betrachtet wird. (M 3) ist eine neu entworfene Schaltung, so dass sie in ähnlicher Weise wie (M 1) geprüft wird. Auf diese Weise wird es möglich, die Fehler in (M 1) und (M 3) zu analysieren. Da (M 2) ein bereits vorliegender Schaltungsmodul ist, wird es zuletzt geprüft unter Verwendung der in der Vergangenheit erhaltenen Prüfdaten. Auf diese Weise kann das Betreiben von (M 1-M 3) erfolgen.
Anschliessend wird der Betrieb der gemeinsamen Leitungen, falls erwünscht, bestätigt. Beispielsweise werden für die Leitung (16) zwischen den Puffer-Torschaltungen (13, 15), analog zur Beschreibung in Verbindung mit der Prüfung von (M 1), nur die eingangsseitige Puffer-Torschaltung (17) und die ausgangsseitige Puffer-Torschaltung (18) eingeschaltet, um unter Verwendung der externen Knotenpunkte (P 2, P 4) einen Leitungstest durchzuführen.
In der Tabelle 1 ist die Beziehung zwischen den Flip-Flops (F 1-F 6) und den verwendeten externen Knotenpunkten (P 1-P 6) für verschiedene Prüfvorgänge dargestellt.
Tabelle 1
Um das System entsprechend dem üblichen Betriebsmodus nach Beendigung der Prüfungen in Betrieb zu nehmen, werden die eingefügten Puffer-Torschaltungen eingeschaltet und die eingangsseitigen und ausgangsseitigen Puffer-Torschaltungen werden durch den Betrieb der Setzklemmen (S) und der Rücksetzklemmen (R) ausgeschaltet. Bei diesem Ausführungsbeispiel werden (F 1, F 4, F 6) eingeschaltet und (F 2, F 3, F 5) werden ausgeschaltet.
Obgleich bei der vorausgehend beschriebenen Ausführungsform zwei Rangordnungspegel erläutert wurden, sind in der Praxis häufig Mehrfachpegel vorhanden. Dabei entspricht die gesamte Schaltung nach Fig. 1 einem der Schaltungsmodule (M 1-M 3). In einem derartigen Fall von Mehrfachpegeln der Rangordnung ist es erforderlich, die externen Knotenpunkte in Fig. 1 an die externen Knotenpunkte der Schaltungen mit dem höchsten Rangordnungspegel zu führen. Wird beispielsweise angenommen, dass die gesamte, vorausgehend beschriebene Schaltung (M 1) der Schaltung mit höchstem Rangordnungspegel entspricht. In einem derartigen Fall ist es für die Prüfung des Moduls mit niedrigstem Rangordnungspegel lediglich erforderlich, die Puffer-Torschaltungen (11-14, 18, 19) zu aktivieren, um die externen Knotenpunkte des Moduls mit niedrigstem Rangordnungspegel mit (P 1) zu verbinden, und die externen Knotenpunkte der gesamten Schaltung mit den externen Knotenpunkten der Schaltung mit höchstem Rangordnungspegel zu verbinden.
In einem derartigen Falle einer Schaltung mit Mehrfachpegeln der Rangordnung ist es möglich, die Blöcke der dazwischenliegenden Rangordnungspegel zuerst zu prüfen und anschliessend jedes Schaltkreismodul in den Blöcken, wo Fehler ermittelt worden sind.
Um eine Rangordnung der Prüfungen durchführbar zu machen, ist eine Vorrichtung erforderlich, die die Prüfung getrennter Module für alle Rangordnungspegel ermöglicht.
In Fig. 3 ist der Fall dargestellt, bei welchem das Modul aus Modulen (M 1-M 5) mit niedrigem Rangordnungspegel besteht, und (P 1, P 4, P 5, P 8), die Eingangsklemmen des Moduls zur Verbindung nach aussen sind und (P 2, P 3, P 6, P 7) seine Ausgangsklemmen zur Verbindung nach aussen sind. Eine Prüfung nach getrennten Modulen bedeutet, die Module (M 1-M 5) mit niedrigem Rangordnungspegel durch die Verwendung der Modulklemmen (P 1-P 8) zu prüfen. Zu diesem Zweck sind Puffer-Torschaltungen (C 1, C 2, C 3, C 4) gemäss Fig. 4 in die Eingänge und die Ausgänge der Module (M 1-M 5) mit niedrigem Rangordnungspegel eingefügt.
Ferner sind Verdrahtungen, die innerhalb des Moduls geschlossen sind, mit den Modulklemmen über die Puffer-Torschaltungen (C 1′, C 2′, C 3′, C 4′) verbunden. Die anzuschliessenden Modulklemmen sind derart ausgewählt, dass sie die Prüfungen nach getrennten Modulen nicht behindern. Anders ausgedrückt, die Verdrahtungen sind mit Modulklemmen von den Modulen mit niedrigem Rangordnungspegel verbunden, ausser mit jenem Modul mit niedrigem Rangordnungspegel, zu dem die in Frage stehende Puffer-Torschaltung gehört. In Fig. 4 ist ein Ausführungsbeispiel der Auswahl der Modulklemmen dargestellt.
Die üblichen Betriebszustände und der Testmodus für getrennte Module werden durch die Leitung und Nicht-Leitung der Puffer-Torschaltungen ausgewählt. Für die Signale zur Steuerung der Puffer-Torschaltungen werden die Ausgänge der Flip-Flops verwendet, um den Anstieg der Zahl der externen Klemmen so gering wie möglich zu halten, wie im einzelnen noch beschrieben wird.
Die Werte für die üblichen Betriebszustände, die Prüfmoden für Module mit niedrigem Rangordnungspegel und die Verbindungsprüfungen zwischen den Modulen mit niedrigem Rangordnungspegel bezüglich der Steuersignale für die Puffer-Torschaltungen sind in Tabelle 2 aufgeführt. In der Tabelle 2 ist der Leitungszustand dem Wert "1" und der Nicht-Leitungszustand dem Wert "0" zugeordnet.
Tabelle 2
Bei einem Modul mit oberem Rangordnungspegel, das das in Fig. 3 dargestellte Modul als Modul mit unterem Rangordnungspegel enthält, ist es möglich, eine Prüfungsrangordnung herzustellen, indem die gleiche Verfahrensweise, wie vorausgehend erläutert, wiederholt wird.
Obgleich in der vorausgehenden Beschreibung die Richtung eines jeden Signals auf eine festliegende Richtung begrenzt ist, ist die Erfindung auch anwendbar, wenn bidirektionale Signale verwendet werden. Werden beispielsweise für (P 1) in Fig. 1 eine bidirektionale Eingangs/Ausgangs-Klemme sowie bidirektionale Signale innerhalb des Moduls (M 1) verwendet, so braucht die ausgangsseitige eingefügte Torschaltung nach Fig. 1 nur durch eine eingefügte bidirektionale Torschaltung ersetzt werden, wie durch das Symbol (12 a) in Fig. 5 dargestellt ist.
Im Einklang mit dem vorausgehend beschriebenen Verfahren können die Modulprüfungen auf Prüfungen für individuelle Module mit niedrigem Rangordnungspegel und auf die Verbindungsprüfungen zwischen den Modulen mit niedrigem Rangordnungspegel reduziert werden, so dass nicht nur die Bereitstellung der Prüfungsdaten, einschliesslich der Wiederverwendung von vorhandenen Prüfdaten, sondern auch die Bestimmung der fehlerhaften Abschnitte erleichtert werden kann.

Claims (18)

1. Prüfungserleichterungsschaltung, gekennzeichnet durch eine Schaltungsanordnung mit einem höheren Rangordnungspegel, die durch Verbinden von Schaltungsmodulen (M 1, M 2, M 3) und Herausführen von externen Knotenpunkten (P 1-P 6; SI, SO) aus vorgegebenen Schaltungsmodulen aufgebaut ist; eingefügte Torschaltungen (11, 12, 13, 14), die für den eingangsseitigen und ausgangsseitigen Abschnitt eines jeden Schaltungsmoduls (M 1 aus M 1-M 3) vorgesehen sind; eine eingangsseitige und eine ausgangsseitige Torschaltung (18, 19), die in einer Verdrahtung zwischen den eingefügten Torschaltungen liegt, wobei die gemeinsame Verdrahtung (16 zwischen 13 und 15) ein Ende der zugeordneten Torschaltung ist; eine Vorrichtung zur Verbindung der Ausgangsklemme der eingangsseitigen und ausgangsseitigen Torschaltung mit dem ausgangsseitigen externen Knotenpunkt des Schaltungsmoduls, das nicht zu den Schaltungsmodulen auf der Eingangsseite der gemeinsamen Verdrahtung (16) gehört; und einen wiederholt einschreibbaren Speicher (F 3, F 4 aus F 1-F 6) für die Steuerklemme einer jeden eingefügten Torschaltung (11, 12, 13, 14) und für die eingangsseitige und ausgangsseitige Torschaltung (18, 19).
2. Prüfungserleichterungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass der Speicher aus einem Flip-Flop besteht (F 1-F 6).
3. Prüfungserleichterungsschaltung nach Anspruch 2, dadurch gekennzeichnet, dass ein Schieberegister durch eine Reihenschaltung der Flip-Flops aufgebaut ist.
4. Prüfungserleichterungsschaltung nach Anspruch 3, dadurch gekennzeichnet, dass für jeden Flip-Flop ein Setzanschluss (S) oder ein Rücksetzanschluss (R) vorhanden ist, die einer eingefügten Torschaltung oder einer eingangsseitigen und ausgangsseitigen Torschaltung zugeordnet sind.
5. Prüfungserleichterungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die eingefügte Torschaltung (11, 12, 13, 14), die zum gleichen Schaltungsmodul (M 1) gehört, durch einen gleichen Speicher (F 4) gesteuert wird.
6. Prüfungserleichterungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die eingangsseitige und ausgangsseitige Schaltung (18, 19), die zum gleichen Schaltungsmodul (M 1) gehört, durch den gleichen Speicher (F 3) gesteuert wird.
7. Prüfungserleichterungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass getrennt von dem Speicher (F 4), der gemeinsam die eingefügte Torschaltung (11, 12, 13, 14) steuert, die zum gleichen Schaltungsmodul (M 1) gehört, ein Speicher (F 3) vorhanden ist, der gemeinsam die eingangsseitige und ausgangsseitige Torschaltung (18, 19) steuert, die zum gleichen Schaltungsmodul (M 1) gehört.
8. Prüfungserleichterungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die eingangsseitige und ausgangsseitige Torschaltung (18, 19) jeweils aus einer Puffertorschaltung besteht.
9. Prüfungserleichterungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die eingefügte Torschaltung (11, 12, 13, 14) durch eine bidirektionale, eingefügte Torschaltung gebildet wird.
10. Prüfungserleichterungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die mit einem eingangsseitigen externen Knotenpunkt (P 2) verbundene Vorrichtung eine Puffertorschaltung (11) aufweist, die mit dem Schaltungsmodul (M 1) verbunden ist, sowie ein Flip-Flop (F 4), das an die Puffertorschaltung (11) angeschlossen ist.
11. Prüfungserleichterungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die mit einem externen Knotenpunkt (P 1) verbundene Vorrichtung eine Puffertorschaltung (12) enthält, die mit dem Schaltungsmodul (M 1) verbunden ist, sowie ein Flip-Flop (F 4), das an die Puffertorschaltung angeschlossen ist.
12. Prüfverfahren, das durch Setzen einer Schaltung mit höherem Rangordnungspegel durchgeführt wird, welche durch Verbinden von Schaltungsmodulen (M 1, M 2, M 3) und Herausführen von externen Knotenpunkten (P 1-P 6) aus vorgegebenen Schaltungsmodulen aufgebaut ist, wobei eingefügte Torschaltungen (11, 12, 13, 14) für den eingangsseitigen und ausgangsseitigen Abschnitt eines jeden Schaltungsmoduls vorgesehen sind; eine eingangsseitige und ausgangsseitige Torschaltung (18, 19) für eine Verdrahtung der eingefügten Torschaltungen vorhanden ist, wobei die gemeinsame Verdrahtung (16) als eine Klemme dient, mit einer Vorrichtung zum Verbinden der Eingangsklemme der eingangsseitigen und ausgangsseitigen Torschaltung (18, 19) mit dem eingangsseitigen externen Knotenpunkt jenes Schaltungsmoduls, das nicht zu den Schaltungsmodulen an der Ausgangsseite der meinsamen Verdrahtung gehört, und mit einer Vorrichtung zum Verbinden der Ausgangsklemme der eingangsseitigen und ausgangsseitigen Torschaltung (18, 19) mit dem ausgangsseitigen externen Knotenpunkt jenes Schaltungsmoduls, das nicht zu den Schaltungsmodulen an der Eingangsseite der gemeinsamen Verdrahtung (16) gehört, dadurch gekennzeichnet, dass das Verfahren folgende Schritte umfasst: selektives Aktivieren der eingefügten Torschaltungen (11, 12, 13, 14) und der eingangsseitigen und ausgangsseitigen Torschaltung (18, 19), die zum gleichen Schaltungsmodul (M 1) gehört; und Durchführen der Prüfung eines Schaltungsmoduls (M 1, M 2, M 3) mittels Verwendung des externen Knotenpunktes von anderen Schaltungsmodulen, die mit dem externen Knotenpunkt verbunden sind und mittels einer eingangsseitigen und ausgangsseitigen Torschaltung, die zu dem Schaltungsmodul gehören.
13. Prüfverfahren nach Anspruch 12, dadurch gekennzeichnet, dass erneut einschreibbare Speicher (F 3, F 4) für die Steuerklemme einer jeden eingefügten Torschaltung (11, 12, 13, 14) und die eingangsseitige und ausgangsseitige Torschaltung (18, 19) vorgesehen sind, und dass die Speicher ein Flip-Flop aufweisen und ein Setzanschluss (S) oder ein Rücksetzanschluss (R) für jedes Flip-Flop (F 3, F 4) vorgesehen ist, abhängig davon, ob das zu steuernde Objekt eine eingefügte Torschaltung (11, 12, 13, 14) oder eine eingangsseitige oder ausgangsseitige Torschaltung (18, 19) ist, und die Steuerdaten jeder Torschaltung durch den Betrieb als Schieberegister für den Fall einer Prüfschaltung eingegeben werden, während die eingefügte Torschaltung (11, 12, 13, 14) im Falle des gewöhnlichen Betriebes der Schaltung allein durch eine Gesamtsteuerung der Setz- und Rücksetzanschlüsse aktiviert wird.
14. Prüfverfahren nach Anspruch 13, dadurch gekennzeichnet, dass das Schieberegister durch eine vorab erfolgende Eingabe von Daten an die Flip-Flops über die Setz- und Rücksetzanschlüsse, sowie durch Abfragen der Daten, geprüft wird, woran sich das Eingeben neuer Daten in das Schieberegister und das Abfragen derselben aus diesen anschliesst.
15. Prüfverfahren nach Anspruch 12, dadurch gekennzeichnet, dass ein neu entworfenes Schaltungsmodul selektiv oder mit Priorität geprüft wird.
16. Prüfverfahren nach Anspruch 12, dadurch gekennzeichnet, dass eine Schaltung mit noch höherem Rangordnungspegel mittels einer ähnlichen Verfahrensweise aufgebaut wird, die die Schaltung mit höherem Rangordnungspegel als Schaltungsmodul enthält, und dass die Prüfung des Schaltungsmoduls mit niedrigstem Rangordnungspegel erfolgt, indem der externe Knotenpunkt des Schaltungsmoduls mit noch höherer Rangordnung verwendet wird, der der externe Knotenpunkt der Schaltung mit höchster Rangordnung ist, und zwar über die eingefügte Torschaltung, über die eingefügte Torschaltung und die eingangsseitige Torschaltung, oder über die eingefügte Torschaltung und die ausgangsseitige Torschaltung, die ferner mit dem externen Knotenpunkt der Schaltung mit höherem Rangordnungspegel verbunden sind.
17. Prüfverfahren nach Anspruch 12, dadurch gekennzeichnet, dass die Prüfung der gemeinsamen Verdrahtung (16) mittels der Verwendung der eingangsseitigen und ausgangsseitigen Torschaltung (13, 15) durchgeführt wird, die zur gleichen gemeinsamen Verdrahtung gehört.
18. Prüfverfahren nach Anspruch 12, dadurch gekennzeichnet, dass die eingefügte Torschaltung eine bidirektionale eingefügte Torschaltung (12 a) umfasst.
DE3701663A 1986-03-10 1987-01-21 Schaltung zur Erleichterung der Prüfung einer Schaltungsanordnung höherer Ordnung und Prüfverfahren für eine solche Schaltungsanordnugn Expired - Lifetime DE3701663C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61050407A JPH0746120B2 (ja) 1986-03-10 1986-03-10 テスト容易化回路及びテスト方法

Publications (2)

Publication Number Publication Date
DE3701663A1 true DE3701663A1 (de) 1987-09-24
DE3701663C2 DE3701663C2 (de) 1995-02-02

Family

ID=12858011

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3701663A Expired - Lifetime DE3701663C2 (de) 1986-03-10 1987-01-21 Schaltung zur Erleichterung der Prüfung einer Schaltungsanordnung höherer Ordnung und Prüfverfahren für eine solche Schaltungsanordnugn

Country Status (4)

Country Link
US (1) US4802163A (de)
JP (1) JPH0746120B2 (de)
KR (1) KR900002579B1 (de)
DE (1) DE3701663C2 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0827330B2 (ja) * 1987-09-21 1996-03-21 松下電器産業株式会社 集積回路のテスト方法
US4922492A (en) * 1988-05-13 1990-05-01 National Semiconductor Corp. Architecture and device for testable mixed analog and digital VLSI circuits
DE68928837T2 (de) * 1988-09-07 1999-05-12 Texas Instruments Inc Prüf-Puffer/Register
US6304987B1 (en) 1995-06-07 2001-10-16 Texas Instruments Incorporated Integrated test circuit
JP2505032B2 (ja) * 1988-10-21 1996-06-05 三菱電機株式会社 半導体集積回路
US5483518A (en) 1992-06-17 1996-01-09 Texas Instruments Incorporated Addressable shadow port and protocol for serial bus networks
JP3005250B2 (ja) * 1989-06-30 2000-01-31 テキサス インスツルメンツ インコーポレイテツド バスモニター集積回路
DE69031257T2 (de) * 1989-09-21 1998-02-12 Texas Instruments Inc Integrierte Schaltung mit einem eingebetteten digitalen Signalprozessor
JPH07113655B2 (ja) * 1989-11-28 1995-12-06 株式会社東芝 テスト容易化回路
US6675333B1 (en) 1990-03-30 2004-01-06 Texas Instruments Incorporated Integrated circuit with serial I/O controller
US5969538A (en) 1996-10-31 1999-10-19 Texas Instruments Incorporated Semiconductor wafer with interconnect between dies for testing and a process of testing
US6035260A (en) * 1997-04-23 2000-03-07 Northrop Grumman Corporation Wrist strap integrity check circuitry
US5872455A (en) * 1997-05-16 1999-02-16 Northrop Grumman Corporation Wrist strap test mode circuitry
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
US7058862B2 (en) * 2000-05-26 2006-06-06 Texas Instruments Incorporated Selecting different 1149.1 TAP domains from update-IR state
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
US6615392B1 (en) 2000-07-27 2003-09-02 Logicvision, Inc. Hierarchical design and test method and system, program product embodying the method and integrated circuit produced thereby
US6858019B2 (en) 2001-01-09 2005-02-22 Rex Medical, L.P. Dialysis catheter and methods of insertion
CN115833532B (zh) * 2023-02-10 2023-05-05 上海谐振半导体科技有限公司 一种集成电路测试模块供电装置及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2413805A1 (de) * 1973-05-11 1974-11-28 Ibm Verfahren zum pruefen von logischen schaltkreisen sowie dafuer geeignete logische schaltung
DE3130714A1 (de) * 1980-10-09 1982-05-27 Control Data Corp., 55440 Minneapolis, Minn. "testsystem fuer integrierte halbleiterschaltungselemente mit integration grossen massstabs"

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3783254A (en) * 1972-10-16 1974-01-01 Ibm Level sensitive logic system
US4051352A (en) * 1976-06-30 1977-09-27 International Business Machines Corporation Level sensitive embedded array logic system
US4519078A (en) * 1982-09-29 1985-05-21 Storage Technology Corporation LSI self-test method
US4606024A (en) * 1982-12-20 1986-08-12 At&T Bell Laboratories Hierarchical diagnostic testing arrangement for a data processing system having operationally interdependent circuit boards
US4580137A (en) * 1983-08-29 1986-04-01 International Business Machines Corporation LSSD-testable D-type edge-trigger-operable latch with overriding set/reset asynchronous control
US4691161A (en) * 1985-06-13 1987-09-01 Raytheon Company Configurable logic gate array
US4701921A (en) * 1985-10-23 1987-10-20 Texas Instruments Incorporated Modularized scan path for serially tested logic circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2413805A1 (de) * 1973-05-11 1974-11-28 Ibm Verfahren zum pruefen von logischen schaltkreisen sowie dafuer geeignete logische schaltung
DE3130714A1 (de) * 1980-10-09 1982-05-27 Control Data Corp., 55440 Minneapolis, Minn. "testsystem fuer integrierte halbleiterschaltungselemente mit integration grossen massstabs"

Also Published As

Publication number Publication date
JPH0746120B2 (ja) 1995-05-17
KR870009237A (ko) 1987-10-24
US4802163A (en) 1989-01-31
KR900002579B1 (ko) 1990-04-20
JPS62207977A (ja) 1987-09-12
DE3701663C2 (de) 1995-02-02

Similar Documents

Publication Publication Date Title
DE3701663A1 (de) Pruefverfahren und pruefungserleichterungsschaltung
DE3884037T2 (de) Programmierungsschaltung für Eingabe-/Ausgabezelle eines programmierbaren Logikarrays.
DE3130714C2 (de)
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
DE3709032C2 (de)
DE3689031T2 (de) Integrierte Halbleiterschaltung mit Prüfschaltung.
DE3700251C2 (de)
DE2646163B2 (de) Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers
DE2741886A1 (de) Datenuebertragungseinrichtung
DE102004059410A1 (de) Vielfach-Eingabe/Ausgabe-Reparaturverfahren einer NAND-Flashspeichervorrichtung und NAND-Flashspeichervorrichtung dazu
DE2555435A1 (de) Monolithische hochintegrierte halbleiterschaltung
DE3786381T2 (de) Prüfverfahren und -gerät für ein verteiltes Verarbeitungssystem.
DE3520003A1 (de) Elektrisch programmierbare verknuepfungsmatrix
DE2335785A1 (de) Schaltungsanordnung zum pruefen einer matrixverdrahtung
DE3832440A1 (de) Testschaltungseinrichtung
DE4103107A1 (de) Einrichtung und verfahren zur steuerung eines mikrocomputers
DE60302361T2 (de) Schieberegister für sequentiellen fuse-latch-betrieb
DE3030299A1 (de) Schieberegister fuer pruef- und test-zwecke
DE10306620A1 (de) Integrierte Testschaltung in einer intergrierten Schaltung
EP0247502B1 (de) Programmierbare Schaltungsanordnung
DE3918886A1 (de) Ruecksetzanordnung in einer datenverarbeitungseinheit
EP1088311B1 (de) Elektronische prüfungsspeichereinrichtung
DE3828289A1 (de) Endgeraet-identifizierung-steuerschaltung
EP1076832B1 (de) Integrierte schaltung mit scan-register-kette
DE69727770T2 (de) Nichtflüchtige Halbleiterspeichervorrichtung mit Prüfschaltung zur Prüfung der Löschfunktion

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)