DE3688518T2 - Halbleiteranordnungen mit Leitfähigkeitsmodulation. - Google Patents

Halbleiteranordnungen mit Leitfähigkeitsmodulation.

Info

Publication number
DE3688518T2
DE3688518T2 DE86200461T DE3688518T DE3688518T2 DE 3688518 T2 DE3688518 T2 DE 3688518T2 DE 86200461 T DE86200461 T DE 86200461T DE 3688518 T DE3688518 T DE 3688518T DE 3688518 T2 DE3688518 T2 DE 3688518T2
Authority
DE
Germany
Prior art keywords
region
drain drift
conductivity type
drift field
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE86200461T
Other languages
English (en)
Other versions
DE3688518D1 (de
Inventor
John Martin Shannon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Application granted granted Critical
Publication of DE3688518D1 publication Critical patent/DE3688518D1/de
Publication of DE3688518T2 publication Critical patent/DE3688518T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/1016—Anode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Description

  • Die Erfindung betrifft Halbleiteranordnungen mit Isolierschicht-Feldeffekttransistoren, beispielsweise mit Lateral-Feldeffekttransistoren vom DMOS-Typ, in denen Leitfähigkeitsmodulation benutzt wird, und bezieht sich insbesondere, aber nicht ausschließlich auf derartige für Hochspannungsbetrieb ausgelegte Anordnungen.
  • In der europäischen Patentanmeldung (EP-A) 0 115 098 ist eine Halbleiteranordnung mit einem Isolierschicht-Feldeffekttransistor beschrieben, der einen Halbleiterkörper mit einem Körperteil enthält, der ein Draindriftfeld vom einen Leitfähigkeitstyp bildet. Ein Stromweg erstreckt sich durch das Draindriftfeld nach einem Leitkanalgebiet des Isolierschicht-Feldeffekttransistors. Ein Minoritätsträger- Injektionsgebiet bildet mit dem Draindriftfeld in der Nähe des Stromwegs eine Barriere, und es gibt eine elektrische Verbindung zum Injektionsgebiet zum Anlegen einer Spannung an das Injektionsgebiet zum Betreiben der Barriere in Vorwärtsrichtung, wobei Minoritätsladungsträger, die für den entgegengesetzten Leitfähigkeitstyp charakteristisch sind, in das Draindriftfeld injiziert werden, um die Leitfähigkeit des Draindriftfeldes zu modulieren.
  • Die Anordnung nach EP-A 0115 098 ist ein Isolierschicht-Feldeffekttransistor vom lateralen DMOS-Typ. Das Draindriftfeld besitzt einen hohen spezifischen Widerstandswert und wird durch eine Epitaxialschicht vom einen Leitfähigkeitstyp auf einem Substrat vom entgegengesetzten Leitfähigkeitstyp gebildet. Ein Quellengebiet vom einen Leitfähigkeitstyp wird in einem Anordnungsfeld vom entgegengesetzten Leitfähigkeitstyp vorgesehen. Dieses Anordnungsfeld sorgt für das Transistorleitkanalgebiet unter einer Isolierschicht und bildet mit dem Draindriftfeld einen p-n-Übergang, der im Betrieb in Sperrichtung betrieben wird. Das Injektionsgebiet dient zum Injizieren von Minoritätsträgern in das Draindriftfeld, wenn der Transistor im Durchlaßzustand steht, wodurch sich eine größere Anzahl von Trägern, die für den einen Leitfähigkeitstyp charakteristisch sind, vom Quellengebiet ausgestrahlt wird, um im Draindriftfeld Ladungsneutralität zu erhalten. Auf diese Weise wird die Leitfähigkeit des Draindriftfelds moduliert, wodurch sich eine wesentliche Reduktion des Durchlaßwiderstandes der Anordnung ergibt, der sonst durch den hohen spezifischen Widerstand des Draindriftfeldes zu hoch sein würde. Diese Verringerung des Durchlaßwiderstandes wird ohne nachteilige Beeinflussung der Durchbruchspannungscharakteristiken der Anordnung erhalten.
  • Da jedoch der Transistor vom Lateraltyp ist, erstreckt sich der Stromweg zwischen Quellen- und Draingebieten über eine wesentliche Länge der das Draindriftfeld bildenden Epitaxialschicht mit hohem spezifischem Widerstand. Dieser geometrische Aufbau der Gebiete der Anordnung beschränkt die Leitfähigkeitsmodulation auf einem Bereich nahe beim Injektionsgebiet, da injizierte Minoritätsträger sowohl durch die obere Hauptfläche der Epitaxialschicht als auch durch das unterliegende Substrat entfernt werden. Zum Erhalten einer guten Isolierung zwischen dem aktiven Anordnungsbereich und dem Substrat muß die Minoritätsträgerdiffusionslänge in der Epitaxialschicht im Vergleich zur Dicke der Schicht gering sein. Daher kann die Leitfähigkeitsmodulation für einen Teil des Stromwegs im Draindriftfeld unwirksam sein. Der Transistor aus EP-A-0 115 098 ist eine Vierpolanordnung, da für die elektrische Verbindung zum Injektionsgebiet ein zusätzlicher Pol vorgesehen ist.
  • Erfindungsgemäß ist eine Halbleiteranordnung mit einem Isolierschicht- Feldeffekttransistor vorgesehen, der einen Halbleiterkörper mit einem Körperteil hat, der ein Draindriftfeld vom einen Leitfähigkeitstyp, ein Draingebiet vom einen Leitfähigkeitstyp, einen Stromweg, der sich vom Draingebiet durch das Draindriftfeld nach einem Leitkanalgebiet unter einer Isolierschicht des Transistors erstreckt, ein Minoritätsträgerinjektionsgebiet, das mit dem Draindriftfeld in der Nähe des Stromwegs eine Barriere bildet, und eine elektrische Verbindung nach dem Injektionsgebiet zum Anlegen einer Spannung an das Injektionsgebiet zum Betreiben der Barriere in Durchlaßrichtung bildet, wobei Minoritätsladungsträger, die für den entgegengesetzten Leitfähigkeitstyp charakteristisch sind, in das Draindriftfeld injiziert werden, um die Leitfähigkeit des Draindriftfeldes zu modulieren, dadurch gekennzeichnet, daß wenigstens ein weiteres Gebiet vom entgegengesetzten Leitfähigkeitstyp in einem Teil des Draindriftfeldes zum Trennen des Leitkanalgebiets vom Injektionsgebiet und in der Nähe des Stromwegs durch das Draindriftfeld vorgesehen ist, damit er vom Injektionsgebiet im Abstand liegt, der höchstens das Zweifache einer Trägerdiffusionslänge für die Minoritätsladungsträger im Draindriftfeld ist, wobei dieses weitere Gebiet mit einem von der Minoritätsträgerinjektion aus dem Injektionsgebiet abhängiges Potential schwebt und zum Injizieren von Minoritätsladungsträgern, die für den entgegengesetzten Leitfähigkeitstyp charakteristisch sind, in einen Bereich des Draindriftfelds im Abstand vom Injektionsgebiet dient.
  • Das Anbringen wenigstens eines solchen weiteren Gebiets in der Nähe des Stromwegs in einer erfindungsgemäßen Anordnung auf diese Weise bewirkt die Streuung der Minoritätsträgerinjektion aus der Nähe des Injektionsgebiets in einen Bereich des Draindriftfelds im Abstand vom Injektionsgebiet, um Leitsfähigkeitsmodulation des Stromwegs in diesem Bereich zu bewerkstelligen. Die Erfindung ist zum Bewerkstelligen von Leitfähigkeitsmodulation in Bereichen des Draindriftfelds sogar im größeren Abstand vom Injektionsgebiet verwendbar. Also kann das weitere Gebiet eines aus einer Anzahl weiterer Gebiete vom entgegengesetzten Leitfähigkeitstyp sein, die in einem Teil des Draindriftfelds vorhanden sind, der das Leitkanalgebiet vom Injektionsgebiet und in der Nähe des Stromwegs durch das Draindriftfeld trennt, damit sie um höchstens das Zweifache einer Trägerdiffusionslänge für die Minoritätsladungsträger im Draindriftfeld auseinanderliegen, wobei die weiteren Gebiete mit von der Minoritätsträgerinjektion aus dem Injektionsgebiet abhängigen Potentialen schweben und zum Injizieren von Minoritätsladungsträgern in Bereiche des Draindriftfelds im Abstand vom Injektionsgebiet dienen. Dies ermöglicht es, daß der Durchlaßwiderstand der Anordnung, der sich aus einem sogar langen Stromweg im Draindriftfeld ergibt, wesentlich reduziert wird, auch wenn das Draindriftfeld einen hohen spezifischen Widerstand hat, um eine hohe Durchbruchspannung zu liefern, und hat eine kurze Diffusionslänge zur Vergrößerung der Isolation oder zum Erhöhen der Betriebsgeschwindigkeit.
  • Die Erfindung kann mit großem Vorteil zum Reduzieren des Durchlaßwiderstandes einer Anordnung verwendet werden, in der das Draindriftfeld einen höheren spezifischen Widerstand hat als ein Anordnungsgebiet vom entgegengesetzten Leitfähigkeitstyp, das einen p-n-Übergang mit dem Draindriftfeld bildet, beispielsweise wie in einem Isolierschichtfeldeffekttransistor vom DMOS-Typ, in dem der p-n- Übergang in wenigstens einer Betriebsart der Anordnung in Sperrichtung betrieben wird, und worin das eine oder mehrere weitere Gebiete innerhalb der Streuung einer Verarmungsschicht vorhanden sind, die sich im Draindriftfeld vom p-n-Übergang erstreckt, wann es in der wenigstens einen Betriebsart in Sperrichtung betrieben wird.
  • Durch das Anbringen des einen oder mehrerer weiterer Gebiete auf diese Weise können diese weiteren Gebiete nicht nur beim Injizieren von Minoritätsträgern zum Reduzieren des Durchlaßwiderstandes, sondern auch zum Steuern der Streuung der Verarmungsschicht zum Reduzieren hoher elektrischer Felder und damit zum Erhöhen der dem im Sperrichtung betriebenen p-n-Übergang zugeordneten Durchbruchspannung dienen.
  • Eine große Auswahl von Einrichtungen und Geometrien kann für das Minoritätsträgerinjektionsgebiet angenommen werden, wobei das eine oder mehrere weitere Gebiete und (vorkommendenfalls) das Anordnungsgebiet vom entgegengesetzten Leitfähigkeitstyp so aussieht, daß eine besondere mit der gewünschten Geometrie vereinbare Einrichtung mit den Eigenschaften einer besonderen Halbleiteranordnung angenommen werden kann. In Anordnungen vom lateralen Typ mit einer ersten und einer zweiten Elektrodenverbindung auf einer Hauptfläche des Körpers kann der Stromweg im Draindriftfeld eine bedeutende Länge und das Draindriftfeld einen hohen spezifischen Widerstand besitzen, um eine hohe Durchbruchspannung herbeizuführen. In diesem Zustand ist es besonders vorteilhaft, eine progressive räumliche Streuung der Minoritätsträgerinjektion oder des elektrischen Felds oder von beiden zu erhalten. Um dies zu erreichen, können wenigstens einige der weiteren Gebiete aufeinanderfolgend in einer Reihe angeordnet werden, die sich von der durch das Injektionsgebiet gebildeten Barriere und/oder von dem durch das Anordnungsgebiet gebildeten p-n-Übergang abgehend erstrecken, wobei aufeinanderfolgende Gebiete der Reihe um höchstens das Zweifache der Minoritätsträgerdiffusionslänge auseinander liegen.
  • Wenn eine Reihe derartiger weiterer Gebiete innerhalb der Streuung einer Verarmungsschicht von einem in Sperrichtung betriebenen p-n-Übergang zum Erhöhen der Durchbruchspannung vorgesehen ist, kann eine besonders einheitliche Streuung der Verarmungsschicht lateral um den p-n-Übergang herum erhalten werden, wenn in Draufsicht weitere Gebiete Teile einer Ringgebietstruktur sind, die konzentrisch um das den p-n-Übergang bildende Anordnungsgebiet herum angeordnet ist.
  • Abhängig von der besonderen Halbleiteranordnung kann das Injektionsgebiet eine Metallschicht sein, die eine Schottky-Barriere mit dem Halbleitermaterial auf der Körperfläche bildet. Jedoch kann in den meisten Anordnungen das Minoritätsträgerinjektionsgebiet durch ein Gebiet vom entgegengesetzten Leitfähigkeitstyp im Körper gebildet werden, und eine p-n-Übergangsbarriere mit dem Draindriftfeld zu bilden.
  • Zum Vereinfachen der Elektrodenanordnung kann die Elektrodenverbindung nach dem Injektionsgebiet auch eine Drainelektrodenverbindung des Transistors bilden.
  • Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung näher erläutert. Es zeigen
  • Fig. 1 eine Draufsicht auf einen Teil eines erfindungsgemäßen Isolierschicht-Feldeffekttransistors,
  • Fig. 2 einen Schnitt durch den Transistor nach Fig. 1 entlang der Linie II- II nach Fig. 1, und eine Veranschaulichung der Minoritätsträgerinjektion mit dem Transistor in seinem Durchlaßzustand,
  • Fig. 3 den Schnitt nach Fig. 2, aber mit einer Veranschaulichung der Verarmungsschichtstreuung mit dem Transistor in seinem Sperrzustand, und
  • Fig. 4 eine Draufsicht auf einen Teil einer erfindungsgemäßen Anordnung zur Veranschaulichung eines abweichenden geometrischen Aufbaus.
  • Es sei bemerkt, daß alle Figuren schematisch und nicht maßstabgerecht sind. Die relativen Abmessungen und Verhältnisse von Teilen dieser Figuren (insbesondere einige der Dickenwerte) sind der Deutlichkeit und der Einfachheit halber in der Zeichnung übertrieben oder reduziert dargestellt. Dieselben Bezugsziffern im einen Ausführungsbeispiel werden im allgemeinen auch verwendet, wenn man sich auf entsprechende oder ähnliche Teile in anderen Ausführungsbeispielen bezieht.
  • Die Anordnung nach Fig. 1 bis 3 enthält einen Isolierschicht-Feldeffekttransistor und einen Halbleiterkörper 10, beispielsweise aus monokristallinem Silizium, mit einem Körperteil 1, der ein Draindriftfeld vom einen Leitfähigkeitstyp bildet (n-Typ in diesem Beispiel). Nur ein Mittelbereich des Körpers 10 ist in den Figuren dargestellt. Ein Stromweg 20 erstreckt sich durch das Draindriftfeld 1 (siehe Fig. 2) nach einem Leitkanalgebiet des Isolierschicht-Feldeffekttransistors. In diesem Beispiel erstreckt sich der Stromweg 20 zwischen ersten und zweiten Elektroden 11 und 12 sowie durch Anordnungsgebiete 3, 4 und 5. Die Anordnung enthält weiter ein Minoritätsträgerinjektionsgebiet 6, das mit dem Draindriftfeld 1 in der Nähe des Stromwegs 20 eine Barriere 7 bildet; in diesem Beispiel ist das Injektionsgebiet 6 ein Halbleitergebiet vom entgegengesetzten Typ (p-Typ), das sich im Draindriftfeld 10 befindet und eine p-n-Übergangsbarriere 7 bildet. Es gibt eine elektrische Verbindung nach dem Injektionsgebiet 6 zum Anlegen einer Spannung an das Injektionsgebiet 6 zum Betreiben der Barriere 7 in Durchlaßrichtung, wobei Minoritätsladungsträger (Löcher, in diesem Beispiel; d. h. charakteristisch für den entgegengesetzten Leitfähigkeitstyp, der der p-Typ in diesem Beispiel ist) zum Modulieren der Leitfähigkeit des Stromwegs 20 in das Draindriftgebiet (wie mit Pfeilspitzen 16 angegeben) injiziert werden; in diesem Beispiel wird die Elektrodenanordnung durch die Benutzung der Elektrodenverbindung 12 des Anordnungsgebiets 5 zum gleichzeitigen Versorgen der Verbindung nach dem Injektionsgebiet 6 vereinfacht.
  • Weitere Gebiet 8 vom entgegengesetzten Leitfähigkeitstyp (in diesem Beispiel vom p-Typ) befinden sich in einem Teil des Draindriftgebiets 1, das das Leitkanalgebiet vom Injektionsgebiet 6 und in der Nähe vom Stromweg 20 trennt, und liegen im Abstand vom Injektionsgebiet 6 oder voneinander mit Abstandswerten, die höchstens das Zweifache einer Trägerdiffusionslänge (L) für Minoritätsladungsträger im Draindriftfeld 1 sind. Die weiteren Gebiete 8, die p-n-Übergänge 9 mit dem Körperteil 1 bilden, besitzen keine elektrischen Verbindungen und schweben auf einem von der Minoritätsträgerinjektion 16 aus dem Injektionsgebiet 6 abhängigen Potential. Diese weiteren Gebiete 8 dienen zum Injizieren von Minoritätsträgern (wie mit Pfeilspitzen 18 in Fig. 2 angegeben) in Bereiche des Draindriftfelds 1 im Abstand vom Injektionsgebiet 6. Auf diese Weise kann Leitfähigkeitsmodulation über die ganze Lange des Stromwegs im Draindriftfeld 1 erfolgen, d. h. sowohl in der Nähe des Injektionsgebiets 6 als auch im Abstand davon.
  • Das Anordnungsgebiet 3 vom entgegengesetzten Leitfähigkeitstyp (in diesem Beispiel vom p-Typ) bildet mit dem Draindriftfeld 1 einen p-n-Übergang 2, der in einer Betriebsart der Anordnung in Sperrichtung betrieben wird, d. h. eine Spannungssperrbetriebsart nach Fig. 3. Bei diesem Betrieb sperrt der p-n-Übergang 2 eine zwischen den Elektroden 11 und 12 angelegte Hochspannung, wobei der Spannungsabfall weitgehend durch die Streuung einer Verarmungsschicht 50 im Draindriftfeld 1 getragen wird. Das Draindriftfeld 1 besitzt einen wesentlich höheren spezifischen Widerstand als das Gebiet 3, um diesen Spannungsabfall zu tragen. Das eine oder mehrere weitere Gebiete 8 befinden sich innerhalb der Streuung dieser Verarmungsschicht 50 im Draindriftgebiet 1 vom p-n-Übergang 2 und daher dienen die Gebiete 8 zum Ableiten hoher elektrischer Felder in der Verarmungsschicht 30, wobei die Durchbruchspannung des Übergangs 2 erhöht wird.
  • Die Anordnung nach Fig. 1 bis 3 ist ein Isolierschicht-Feldeffekttransistor vom lateralen DMOS-Typ. Das Draindriftfeld 1 ist niedrig dotiert (mit N- in Fig. 1 bis 53 angegeben) und befindet sich als Epitaxialschicht auf einem Substrat 21 vom p-Typ. Es gibt eine Elektrodenverbindung 22 nach der Rückseite des Substrats 21, die mit demselben Potential wie die erste verbindbar ist, d. h. mit der Elektrode 11. Die Gebiete 3, 5, 6 und 8 werden durch örtliches Dotieren der Schicht 1 auf bekannte Weise unter Verwendung von den Leitfähigkeitstyp bestimmenden Verunreinigungen gebildet. Das Gebiet 5 ist ein hochdotiertes Draingebiet des Transistors (mit N+ in Fig. 1 bis 3 bezeichnet). Ein hochdotiertes n-Sourcegebiet 4 ist im p-Anordnungsgebiet 3 vorgesehen. Auf der Oberfläche der Schicht 1 gibt es eine Isolier- und Passivierschicht 15 mit Kontaktfenstern für die Elektroden 11 und 12. Eine Gate-Elektrode 13 auf einem dünnen Teil der Isolierschicht 15 liegt auf dem Teil des Gebiets 3, der das Leitkanalgebiet zwischen dem Sourcegebiet 4 und dem Draindriftfeld bildet und also einen Teil der Source-Drain-Stromweg 20 darstellt. Diese Elektrode 13 ist mit einem gestrichelten Umriß in Fig. 1 dargestellt. Bei Abwesenheit eines Signals an das Gate 13 blockiert der Transistor zwischen den Source- und Drainelektroden 11 und 12 nach Fig. 3 angelegte Spannungen. Die Bezugsziffer 50 bezeichnet die Verarmungsschicht vom in der Sperrichtung betriebenen p-n-Übergang 2, während die Bezugsziffer 51 die Verarmungsschicht vom in der Sperrichtung betriebenen Übergang zwischen der Schicht 1 und dem Substrat 21 bezeichnet. Wenn ein Signal über der Schwellenspannung an das Gate 13 gelegt wird, wird der Transistor leitend und fließen Majoritätsträger (Elektronen) vom Sourcegebiet 4 in das Draindriftfeld l. Dies wird von Minoritätsträgerinjektion 16 und 18 begleitet, was den Durchlaßwiderstand der Anordnung durch Verringerung des spezifischen Widerstands über die Lange des Weges 20 im Schichtteil 1 reduziert. Die elektrischen Verbindungen nach den Elektroden 11, 12, 13 und 22 sind in Fig. 2 und 3 mit S, D, G bzw. SS bezeichnet.
  • Vier erdfreie Gebiete 8 sind als Beispiel in Fig. 1 bis 3 dargestellt. Diese vier Gebiete 8 sind aufeinanderfolgend in einer Reihe angeordnet, die sich in einer Richtung von der Barriere 7 abgehend erstreckt, die durch das Minoritätsträgerinjektionsgebiet 6 gebildet ist, und in der entgegengesetzten Richtung vom p-n-Übergang 2 abgehend, der durch das Anordnungsgebiet 3 gebildet ist, siehe Fig. 1. Aufeinanderfolgende Gebiete 8 dieser Reihe liegen um höchstens 2.L auseinander (das Zweifache einer Minoritätsträgerdiffusionslänge L im Schichtteil 1). Mit der einfachen einseitigen Transistorgeometrie nach Fig. 1 können die erdfreien Gebiete 8, wie in der Draufsicht nach Fig. 1 dargestellt, einfach gerade Parallelstreifen sein. In einem spezifischen Beispiel des Transistors nach Fig. 1 bis 3 kann der Schichtteil vom n-Typ einen spezifischen Widerstand von 40 Ohm·cm und eine Minoritätsträgerdiffusionslänge von 10 um haben, was beispielsweise durch Protonenbeschuß erhalten werden kann. Die Gebiete 3, 6 und 8 können 10 um tief sein. Zur Verbesserung der Anordnungsisolierung kann die Epitaxialschicht 1 mehrere Diffusionslängen dick sein, beispielsweise eine Dicke von 50 um haben. Das Anordnungsgebiet 3 kann eine Lange von 90 um und eine Breite von 60 um haben, wobei jedes der erdfreien Gebiete 8 eine Lange von 100 um und eine Breite von 15 um haben kann, wobei das Injektionsgebiet 6 eine Lange von 100 um und eine Breite von 25 um haben kann und die Gebiete 8 voneinander und von den Gebieten 3 und 6 durch Bereiche des n-Schichtteils 1 getrennt sein, wobei diese Bereiche je 15 um breit sind, d. h. 1½-mal der Diffusionslänge L. Die Isolier- und Passivierschicht 15 außerhalb des Bereichs unter dem Gate 13 kann beispielsweise sauerstoffdotiertes halbisolierendes polykristallines Silizium auf Siliziumdioxid enthalten.
  • Es wird klar sein, daß andere Abmessungen angenommen werden können und viele Abwandlungen möglich sind. Beispielsweise kann der Wirkungsgrad der Minoritätsträger 18 durch Verringerung des Abstands zwischen den Gebieten 8 und 6 erhöht werden, beispielsweise auf eine Trägerdiffusionslänge L oder geringer, und der Abstand kann für die verschiedenen Gebiete 8 in den verschiedenen Bereichen zum Steuern der Injektion 18 in diesen Bereichen entsprechend einem optimalen Muster auf dem Stromweg 20 geändert werden. Jedoch soll der Abstand nicht zu groß sein (d. h. nicht größer als 2.L) oder der Wirkungsgrad einer Minoritätsträgersammlung und die Neuinjizierung durch die Gebiete 8 ist so gering, daß sie einen vernachlässigbaren Effekt der Leitfähigkeitsmodulation in diesem Bereich haben.
  • Das Minoritätsträgerinjektionsgebiet 6 kann in mehr als ein Gebiet 6 unterteilt werden, die alle nach wie vor mit der Elektrode 12 im Kontakt stehen. Statt jedes aufeinanderfolgenden erdfreien Gebiets 8 in der Reihe als eines einfachen durchgehenden Streifens kann weiter jeder Streifen in seiner Längsrichtung aufgeschnitten werden, um eine zweidimensionale Gruppe erdfreier Gebiete 8 zwischen dem Anordnungsgebiet 3 und dem Injektionsgebiet 6 oder den Injektionsgebieten 6 zu bilden. Eine größere oder kleinere Anzahl erdfreier Gebiete 8 kann in der Folge vorgesehen werden, oder es kann in einigen Anordnungen ausreichen, nur ein erdfreies Gebiet 8 geeigneter Form anzubringen.
  • In Fig. 4 ist eine weitere Möglichkeit dargestellt, bei der die erdfreien Gebiete 8 in der Reihe Teile einer Ringstruktur 8, 8a sind, die um das Anordnungsgebiet 3 konzentrisch angeordnet ist. Durch den Vergleich mit Fig. 1 bis 3 gibt das in Fig. 4 schematisch dargestellte einfache Gebiet 30 die Stelle des Draingebiets 5 und des Injektionsgebiets 6 des lateralen DMOS-Transistors nach Fig. 1 bis 3 an. In diesem Beispiel sind zwei Ringe dargestellt, die je in ihren Längsrichtungen aufgeschnitten sind, so daß der Teil 8 jedes Rings zwischen dem Anordnungsgebiet 3 und dem Injektionsgebiet 6 mit dem Rest 8a des Rings unterbrochen ist. Diese Diskontinuität gewährleistet, daß der größte Teil der Minoritätsträgerinjektion 18 und der daraus entstehenden Leitfähigkeitsmodulation im aktiven Anordnungsbereich zwischen den Gebieten 3 und 6 auftritt, während die Ringgebietsstruktur 8 und 8a die Durchbruchspannung des p-n-Übergangs 2 durch Förderung einer einheitlichen Streuung der Verarmungsschicht 50 lateral um den Übergang 2 im Spannungssperrzustand vergrößert. Die Sperrcharakteristiken des in der Sperrichtung betriebenen p-n-Übergangs 2 können ebenfalls durch die Verringerung der Nettodotierungskonzentration der erdfreien Gebiete 8 (und 8a, wenn vorhanden) auf einen derartigen Wert vergrößert werden, daß sie durch die Verarmungsschicht 50 wesentlich verarmt werden. Also kann ein Hauptteil jedes Gebiets 8 auf diese Weise verarmt werden. Statt einer monokristallinen Epitaxialschicht 1 auf einem monokristallinen Halbleitersubstrat 21 kann weiter der Halbleiterkörperteil 1 einer erfindungsgemäßen Anordnung preisgünstiger als eine Halbleiterschicht (beispielsweise aus polykristallinem oder amorphem Halbleitermaterial) auf einem Substrat 21 gebildet werden, das aus elektrisch isolierendem Material wenigstens neben der Halbleiterschicht 1 besteht. Obgleich eine derartige Schicht 1 eine geringe Minoritätsträgerdiffusionslänge haben kann, ermöglicht die Verwendung der vorliegenden Erfindung immer noch Leitfähigkeitsmodulation über den ganzen Stromweg 20.

Claims (10)

1. Halbleiteranordnung mit einem Isolierschicht-Feldeffekttransistor, der einen Halbleiterkörper mit einem Körperteil hat, der ein Draindriftfeld vom einen Leitfähigkeitstyp, ein Draingebiet vom einen Leitfähigkeitstyp, einen Stromweg, der sich vom Draingebiet durch das Draindriftfeld nach einem Leitkanalgebiet unter einer Isolierschicht des Transistors erstreckt, ein Minoritätsträgerinjektionsgebiet, das mit dem Draindriftfeld in der Nähe des Stromwegs eine Barriere bildet, und eine elektrische Verbindung nach dem Injektionsgebiet zum Anlegen einer Spannung an das Injektionsgebiet zum Betreiben der Barriere in Durchlaßrichtung bildet, wobei Minoritätsladungsträger, die für den entgegengesetzten Leitfähigkeitstyp charakteristisch sind, in das Draindriftfeld injiziert werden, um die Leitfähigkeit des Draindriftfeldes zu modulieren, dadurch gekennzeichnet, daß wenigstens ein weiteres Gebiet vom entgegengesetzten Leitfähigkeitstyp in einem Teil des Draindriftfeldes zum Trennen des Leitkanalgebiets vom Injektionsgebiet und in der Nähe des Stromwegs durch das Draindriftfeld vorgesehen ist, um vom Injektionsgebiet im Abstand zu liegen, der höchstens das Zweifache einer Trägerdiffusionslänge für die Minoritätsladungsträger im Draindriftfeld ist, wobei dieses weitere Gebiet bei einem von der Minoritätsträgerinjektion aus dem Injektionsgebiet abhängiges Potential schwebt und zum Injizieren von Minoritätsladungsträgern, die für den entgegengesetzten Leitfähigkeitstyp charakteristisch sind, in einen Bereich des Draindriftfelds im Abstand vom Injektionsgebiet dient.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das weitere Gebiet eines aus einer Anzahl weiterer Gebiete vom entgegengesetzten Leitfähigkeitstyp ist, die in einem Teil des Körperteils in der Nähe des Stromwegs vorhanden sind und voneinander durch höchstens das Zweifache einer Trägerdiffusionslänge für die Minoritätsladungsträger im Körperteil vom einen Leitfähigkeitstyp getrennt sind, wobei die weiteren Gebiete auf von der Minoritätsträgerinjektion aus dem Injektionsgebiet abhängigen Potentialen schweben und zum Injizieren von Minoritätsladungsträgern in Bereiche des Draindriftfelds im Abstand vom Injektionsgebiet dienen.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß wenigstens einige der weiteren Gebiete aufeinanderfolgend in einer Reihe angeordnet werden, die sich von der durch das Injektionsgebiet gebildeten Barriere abgehend erstrecken, wobei aufeinanderfolgende Gebiete der Reihe um höchstens das Zweifache der Minoritätsträgerdiffusionslänge auseinanderliegen.
4. Anordnung nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß ein Anordnungsgebiet vom entgegengesetzten Leitfähigkeitstyp einen p-n-Übergang mit dem Körperteil vom einen Leitfähigkeitstyp bildet, daß der Körperteil eine höhere Widerstand hat als das Anordnungsgebiet, daß der p-n- Übergang in wenigstens einer Betriebsart der Anordnung in Sperrichtung erfolgt, und daß das eine oder mehrere weitere Gebiete sich in der Streuung einer Verarmungsschicht befinden, die sich im Körperteil vom p-n-Übergang ab erstreckt, wenn er in wenigstens einer Betriebsart in Sperrichtung betrieben wird.
5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß wenigstens einige der weiteren Gebiete aufeinanderfolgend in einer Reihe angeordnet sind, die sich von dem durch das Anordnungsgebiet gebildeten p-n-Übergang abgehend erstrecken, wobei aufeinanderfolgende Gebiete der Reihe um höchstens das Zweifache der Minoritätsdiffusionslänge auseinanderliegen.
6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß in Draufsicht die weiteren Gebiete Teile einer Ringgebietsstruktur sind, die um das Anordnungsgebiet vom entgegengesetzten Leitfähigkeitstyp herum angeordnet ist.
7. Anordnung nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Elektrodenverbindung nach dem Injektorgebiet auch eine Drainelektrodenverbindung des Transistors bildet.
8. Anordnung nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Körperteil vom einen Leitfähigkeitstyp eine Halbleiterschicht auf einem Substrat ist.
9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß das Substrat aus elektrisch isolierendem Material besteht und wenigstens neben der Halbleiterschicht angeordnet wird.
10. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß die Halbleiterschicht polykristallines oder amorphes Halbleitermaterial enthält.
DE86200461T 1985-03-29 1986-03-20 Halbleiteranordnungen mit Leitfähigkeitsmodulation. Expired - Fee Related DE3688518T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB08508203A GB2173037A (en) 1985-03-29 1985-03-29 Semiconductor devices employing conductivity modulation

Publications (2)

Publication Number Publication Date
DE3688518D1 DE3688518D1 (de) 1993-07-08
DE3688518T2 true DE3688518T2 (de) 1993-12-09

Family

ID=10576875

Family Applications (1)

Application Number Title Priority Date Filing Date
DE86200461T Expired - Fee Related DE3688518T2 (de) 1985-03-29 1986-03-20 Halbleiteranordnungen mit Leitfähigkeitsmodulation.

Country Status (6)

Country Link
US (1) US4831423A (de)
EP (1) EP0201945B1 (de)
JP (1) JPS61230375A (de)
CA (1) CA1251578A (de)
DE (1) DE3688518T2 (de)
GB (1) GB2173037A (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1252225A (en) * 1985-11-27 1989-04-04 Sel Colak Lateral insulated gate transistors with coupled anode and gate regions
JPS63173365A (ja) * 1986-11-26 1988-07-16 ゼネラル・エレクトリック・カンパニイ ラテラル形絶縁ゲート半導体装置とその製法
FR2618021B1 (fr) * 1987-07-07 1990-01-05 Thomson Semiconducteurs Structure et procede de test pour circuit integre permettant la determination des effets de surface de couches
US4952992A (en) * 1987-08-18 1990-08-28 Siliconix Incorporated Method and apparatus for improving the on-voltage characteristics of a semiconductor device
US5034790A (en) * 1989-05-23 1991-07-23 U.S. Philips Corp. MOS transistor with semi-insulating field plate and surface-adjoining top layer
FR2649830B1 (fr) * 1989-07-13 1994-05-27 Sgs Thomson Microelectronics Structure de circuit integre cmos protege contre les decharges electrostatiques
US5477077A (en) * 1992-04-17 1995-12-19 Fuji Electric Co., Ltd. Semiconductor device and a method for the manufacture thereof
EP0571027A1 (de) * 1992-05-21 1993-11-24 Koninklijke Philips Electronics N.V. Halbleiteranordnung, die einen lateralen DMOS-Transistor mit die Durchbruchspannung anhebenden Zonen und Vorkehrungen für den Ladungsaustausch mit dem Backgate-Gebiet enthält
TW218424B (de) * 1992-05-21 1994-01-01 Philips Nv
EP0580256B1 (de) * 1992-07-20 1997-10-08 Koninklijke Philips Electronics N.V. Halbleiteranordnung für hohe Spannungen
DE4244272A1 (de) * 1992-12-28 1994-06-30 Daimler Benz Ag Feldeffektgesteuertes Halbleiterbauelement
FR2708145B1 (fr) * 1993-07-21 1995-10-06 Sgs Thomson Microelectronics Composant monolithique comprenant une diode de protection en parallèle avec une pluralité de paires de diodes en série.
BE1007657A3 (nl) * 1993-10-14 1995-09-05 Philips Electronics Nv Halfgeleiderinrichting met een snelle laterale dmost voorzien van een hoogspanningsaanvoerelektrode.
GB2286484A (en) * 1994-02-11 1995-08-16 Fuji Electric Co Ltd Conductivity modulated semiconductor device
US5665988A (en) * 1995-02-09 1997-09-09 Fuji Electric Co., Ltd. Conductivity-modulation semiconductor
JP3581447B2 (ja) * 1995-08-22 2004-10-27 三菱電機株式会社 高耐圧半導体装置
EP0841702A1 (de) * 1996-11-11 1998-05-13 STMicroelectronics S.r.l. Lateraler oder vertikaler DMOSFET mit hoher Durchbruchspannung
JP4357127B2 (ja) 2000-03-03 2009-11-04 株式会社東芝 半導体装置
US6369426B2 (en) * 2000-04-27 2002-04-09 Infineon Technologies North America Corp. Transistor with integrated photodetector for conductivity modulation
KR100393201B1 (ko) 2001-04-16 2003-07-31 페어차일드코리아반도체 주식회사 낮은 온 저항과 높은 브레이크다운 전압을 갖는 고전압수평형 디모스 트랜지스터
FR2828767B1 (fr) * 2001-08-14 2003-12-12 Thales Sa Transistor bipolaire a tension de claquage elevee
DE10145723A1 (de) * 2001-09-17 2003-04-10 Infineon Technologies Ag Halbleiterstruktur
US6873011B1 (en) * 2004-02-24 2005-03-29 System General Corp. High voltage and low on-resistance LDMOS transistor having equalized capacitance
DE102005012217B4 (de) 2005-03-15 2007-02-22 Infineon Technologies Austria Ag Lateraler MISFET und Verfahren zur Herstellung desselben
US8779465B2 (en) * 2006-09-22 2014-07-15 Freescale Semiconductor, Inc. Semiconductor device and method of forming a semiconductor device
DE102007020657B4 (de) 2007-04-30 2012-10-04 Infineon Technologies Austria Ag Halbleiterbauelement mit einem Halbleiterkörper und Verfahren zur Herstellung desselben
TWI484635B (zh) * 2012-11-12 2015-05-11 Richtek Technology Corp 雙擴散金屬氧化物半導體元件及其製造方法
US8928078B2 (en) 2012-12-25 2015-01-06 Richtek Technology Corporation, R.O.C. Double diffused metal oxide semiconductor device and manufacturing method thereof
EP3518418A1 (de) * 2018-01-30 2019-07-31 Vrije Universiteit Brussel Elektronischer mischer
TWI659539B (zh) * 2018-06-28 2019-05-11 立錡科技股份有限公司 高壓元件及其製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL293447A (de) * 1962-05-31
US4003072A (en) * 1972-04-20 1977-01-11 Sony Corporation Semiconductor device with high voltage breakdown resistance
US3903542A (en) * 1974-03-11 1975-09-02 Westinghouse Electric Corp Surface gate-induced conductivity modulated negative resistance semiconductor device
JPS5936832B2 (ja) * 1978-03-14 1984-09-06 株式会社日立製作所 半導体スイッチング素子
US4199774A (en) * 1978-09-18 1980-04-22 The Board Of Trustees Of The Leland Stanford Junior University Monolithic semiconductor switching device
EP0020164B1 (de) * 1979-05-30 1983-05-11 Xerox Corporation Monolithische Matrix mit Hochspannungs-MOS-Transistoren
JPS5645074A (en) * 1979-09-20 1981-04-24 Nippon Telegr & Teleph Corp <Ntt> High-pressure-resistance mos type semiconductor device
US4365208A (en) * 1980-04-23 1982-12-21 Rca Corporation Gain-controlled amplifier using a controllable alternating-current resistance
US4414560A (en) * 1980-11-17 1983-11-08 International Rectifier Corporation Floating guard region and process of manufacture for semiconductor reverse conducting switching device using spaced MOS transistors having a common drain region
JPS57160159A (en) * 1981-03-28 1982-10-02 Toshiba Corp High breakdown voltage planar type semiconductor device
US4443931A (en) * 1982-06-28 1984-04-24 General Electric Company Method of fabricating a semiconductor device with a base region having a deep portion
DE3224642A1 (de) * 1982-07-01 1984-01-05 Siemens AG, 1000 Berlin und 8000 München Igfet mit injektorzone
DE3239917A1 (de) * 1982-10-28 1984-05-03 Roman Efimovi&ccaron; Tomilino Moskovskaja oblast' Smoljanskij Bipolares halbleiterbauelement
GB2131603B (en) * 1982-12-03 1985-12-18 Philips Electronic Associated Semiconductor devices
EP0273030A3 (de) * 1982-12-13 1988-09-21 General Electric Company Laterale Gleichrichter mit isoliertem Gate
DE3370410D1 (en) * 1982-12-27 1987-04-23 Philips Nv Lateral dmos transistor device having an injector region
GB2134705B (en) * 1983-01-28 1985-12-24 Philips Electronic Associated Semiconductor devices
DE3327803C1 (de) * 1983-08-02 1985-03-14 Messerschmitt-Bölkow-Blohm GmbH, 8012 Ottobrunn Gegenstand mit einem durch eine Endschlaufe befestigten Anschlusselement
US4639761A (en) * 1983-12-16 1987-01-27 North American Philips Corporation Combined bipolar-field effect transistor resurf devices
JP2880004B2 (ja) * 1991-08-15 1999-04-05 松下電器産業株式会社 車載用地図表示装置
JP3172778B2 (ja) * 1992-06-17 2001-06-04 明治機械株式会社 半導体ウエハの全自動ポリッシング装置

Also Published As

Publication number Publication date
US4831423A (en) 1989-05-16
EP0201945A2 (de) 1986-11-20
GB8508203D0 (en) 1985-05-09
JPS61230375A (ja) 1986-10-14
EP0201945B1 (de) 1993-06-02
EP0201945A3 (en) 1988-12-07
DE3688518D1 (de) 1993-07-08
JPH0579190B2 (de) 1993-11-01
GB2173037A (en) 1986-10-01
CA1251578A (en) 1989-03-21

Similar Documents

Publication Publication Date Title
DE3688518T2 (de) Halbleiteranordnungen mit Leitfähigkeitsmodulation.
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE102012216648B4 (de) Elektronische Schaltung mit einem Transistor mit einer Verarmungssteuerstruktur und Verfahren zum Betreiben eines Transistors
DE2706623C2 (de)
EP0057256B1 (de) Vertikal-MIS-Feldeffekttransistor mit kleinem Durchlasswiderstand
DE3147075A1 (de) &#34;halbleitergleichrichtereinrichtung&#34;
DE68921368T2 (de) Gate-Abschalthalbleitereinrichtung.
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
EP0760528B1 (de) Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluss
EP0043009A2 (de) Steuerbarer Halbleiterschalter
DE19630740A1 (de) Bipolarer Transistor mit Kurzschlußanode und seitlich angeordneter isolierter Gate-Elektrode
DE112016006723T5 (de) Halbleitereinrichtung
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode
DE2504088A1 (de) Ladungsgekoppelte anordnung
DE2937261A1 (de) Mos-feldeffekttransistor
DE68904343T2 (de) Bipolarer transistor mit isolierter steuerelektrode.
DE60121331T2 (de) Feldeffektbauelement
DE102021006492A1 (de) Halbleitervorrichtung und verfahren dafür
DE4310606C2 (de) GTO-Thyristoren
DE19534154C2 (de) Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement
EP0098496A1 (de) IGFET mit Injektorzone
DE3876359T2 (de) Isolierter gate-transistor, verwendbar bei niedriger drain-source-spannung.
DE10213534B4 (de) Halbleiteraufbau mit Schaltelement und Randelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8339 Ceased/non-payment of the annual fee