DE3638256A1 - Schaltung zur erzeugung kuenstlicher fehler fuer eine datenverarbeitungsanlage - Google Patents
Schaltung zur erzeugung kuenstlicher fehler fuer eine datenverarbeitungsanlageInfo
- Publication number
- DE3638256A1 DE3638256A1 DE19863638256 DE3638256A DE3638256A1 DE 3638256 A1 DE3638256 A1 DE 3638256A1 DE 19863638256 DE19863638256 DE 19863638256 DE 3638256 A DE3638256 A DE 3638256A DE 3638256 A1 DE3638256 A1 DE 3638256A1
- Authority
- DE
- Germany
- Prior art keywords
- error
- signal
- circuit
- generating
- artificial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine Schal
tung zur Erzeugung künstlicher Fehler für eine Daten
verarbeitungsanlage, die eine große Anzahl von Bauele
menten aufweist. Speziell bezieht sich die Erfindung
auf eine Schaltung zur Prüfung, ob die Fehlerermitt
lungsfunktion einer Datenverarbeitungsanlage richtig
arbeitet, oder nicht, indem in jedem der Bauelemente
künstlich Fehler hervorgerufen werden.
Fig. 3 zeigt ein Blockschaltbild einer gewöhnlichen
Schaltung zur Erzeugung künstlicher oder gesteuerter
Fehler für eine Datenverarbeitungsanlage. In Fig. 3
ist mit dem Bezugszeichen 1 ein gesteuertes Fehlerre
gister bezeichnet, in welches Daten "0"..."3" eingegeben
werden, mit 2 ist ein Zähler bezeichnet, in den Daten
"4" bis "7" eingegeben werden, weiterhin erkennt man
eine Fehlererzeugungsschaltung 3, eine Fehlerermitt
lungsschaltung 4, eine UND-Schaltung 5, eine NAND-
Schaltung 6, ein Count-down-Startsignal 7, ein von dem
gesteuerten Fehlerregister 1 abgegebenes Bezeichnungs
signal 8 für einen gesteuerten Fehler, ein vom Zähler
2 ausgegebenes Steuersignal 9 für einen gesteuerten
Fehler, ein von der UND-Schaltung 5 abgegebenes gesteu
ertes Fehlererzeugungssignal 10, eine Parität 11, die
in die Fehlererzeugungsschaltung 3 zur Verwendung für
die Daten "8" bis "11" eingegeben wird, eine Parität
12 als ein Ausgang der Fehlererzeugungsschaltung 3,
die in die Fehlerermittlungsschaltung 4 eingegeben
wird zur Verwendung für die Daten "8" bis "11", und
schließlich ist mit 13 ein Fehlerermittlungssignal be
zeichnet, daß von der Fehlerermittlungsschaltung 4
abgegeben wird.
Die Betriebsweise dieser bekannten Schaltung zur Erzeu
gung künstlicher bzw. gesteuerter Fehler wird nachfol
gend erläutert. Durch Ausführung eines Fehlererzeugungs
befehls für Diagnosezwecke werden Daten "0" bis
"3", die jeweils jedes Bauelement spezifizieren, von
welchem ein Fehler gesteuert erzeugt wird, in das ge
steuerte Fehlerregister 1 eingegeben und werden darin
eingestellt, wodurch das Fehlerbezeichnungssignal 8,
das jedem der Bauelemente entspricht, in welchem der
Fehler gesteuert erzeugt wird, kennzeichnend wird. An
schließend werden die durch die Daten "4" bis "7"
spezifizierten Werte in den Zähler 2 eingegeben und
das Count-down-Startsignal 7 wird kennzeichnend gemacht.
Anschließend werden die Daten "4" bis "7" als Inhalt
des Zählers 2 sequentiell für jeden Maschinenzyklus
abwärts gezählt. Wenn die vom Zähler 2 zu erzeugenden
Ausgänge "0" bis "3" überhaupt nicht erscheinen, wird
das Steuersignal 9 für künstlichen Fehler von der NAND-
Schaltung 6 abgegeben.
Anschließend an das zuvor kennzeichnend gemachte
Fehlerbestimmungssignal 8 wird das Fehlererzeugungs
signal 10 von der UND-Schaltung 5 abgegeben, wenn das
Steuersignal 9 für gesteuerten Fehler kennzeichnend
wird. Unter der Normalbedingung, daß das Fehlererzeu
gungssignal 10 nicht kennzeichnend ist, gibt die
Fehlererzeugungsschaltung 3 die Parität 11 für Daten
"8" bis "11" als die Parität 12 ab. Die Fehlerermitt
lungsschaltung 4 empfängt die Daten "8" bis "11" und
die Parität 12, um eine Paritätsprüfung auszuführen.
Wenn ein Paritätsfehler bei der Paritätsprüfung gefun
den wird, dann wird das Fehlerermittlungssignal 13
kennzeichnend gemacht.
Wenn andererseits das gesteuerte Fehlererzeugungssignal
11 durch Ausführung des Fehlererzeugungsbefehls für
Diagnosezwecke kennzeichnend gemacht ist, dann kehrt
die Fehlererzeugungsschaltung 3 die eingegebene Parität
11 um und gibt sie als die Parität 12 ab. Da somit die
Parität für die Daten "8" bis "11", die in die Fehler
ermittlungsschaltung 4 einzugeben sind, umgekehrt
wird, macht die Paritätsprüfung das Fehlerermittlungs
signal 13 kennzeichnend. Auf diese Weise wird die
korrekte Funktion der Fehlerermittlungsschaltung 4 be
stätigt.
Obgleich die bekannte Schaltung zur Erzeugung gesteuer
ter oder künstlicher Fehler mit dem oben beschriebenen
Aufbau den Vorteil hat, daß die Zeitsteuerung bei der
Erzeugung künstlicher Fehler durch geeignete Auswahl
einer für den Zähler einzustellenden Konstanten fein
eingestellt werden kann, weist sie doch die Nachteile
auf, daß es unmöglich ist für Prüfungszwecke gesteuerte
Fehler zu erzeugen, wenn die Bedienperson mit der
Funktion der Befehle und der verwendeten Hardware
nicht gut vertraut ist, und daß es notwendig ist, eine
umfangreiche Hardware, wie beispielsweise im Zähler
zu verwenden.
Der Erfindung liegt daher die Aufgabe zugrunde, eine
Schaltung zur Erzeugung künstlicher Fehler für eine
Datenverarbeitungsanlage anzugeben, die es einer Be
dienperson erlaubt, die Fehlerermittlungsfunktion der
Datenverarbeitungsanlage zu prüfen, indem gesteuert
Fehler erzeugt werden, ohne daß die Bedienperson die
Befehle für und die Hardware der Datenverarbeitungsan
lage kennt. Dabei sollte die Fehlererzeugungsschaltung
einfach aufgebaut sein und nur wenig Hardware ver
wenden.
Diese Aufgabe wird durch die im Anspruch 1 angegebene
Erfindung gelöst. Eine vorteilhafte Ausgestaltung der
Erfindung ist Gegenstand des Unteranspruchs.
Die Erfindung, ihre Merkmale und ihre Vorteile werden
nachfolgend unter Bezugnahme auf ein in den Zeich
nungen dargestelltes Ausführungsbeispiel näher er
läutert. Es zeigt:
Fig. 1 ein Blockschaltbild einer Ausführungsform einer
Schaltung zur Erzeugung künstlicher oder ge
steuerter Fehler nach der vorliegenden Erfindung;
Fig. 1a ein Schaltbild einer Ausführungsform der Logik
schaltung eines Fehlerregisters, das in der
Schaltung zur Erzeugung künstlicher Fehler nach
der vorliegenden Erfindung verwendet wird;
Fig. 1b eine Schaltung einer Ausführungsform der Logik
schaltung einer Fehlersteuerschaltung zur Ver
wendung in der vorliegenden Erfindung;
Fig. 1c eine Ausführungsform einer Logikschaltung
einer Fehlererzeugungsschaltung, die in der vor
liegenden Erfindung verwendet ist;
Fig. 1d ein Schaltbild einer Ausführungsform der in
der Erfindung verwendeten Verriegelungsschal
tungen;
Fig. 1e ein Schaltbild einer Ausführungsform der Logik
schaltung einer Fehlerermittlungsschaltung, die
in der vorliegenden Erfindung verwendet ist;
Fig. 2 ein Zeitdiagramm, das die Betriebsweise der
Schaltung nach Fig 1 zeigt und
Fig. 3 ein Blockschaltbild einer bekannten Fehlerer
zeugungsschaltung für eine Datenverarbeitungs
anlage.
In den Zeichnungen sind übereinstimmende Elemente mit
jeweils übereinstimmenden Bezugszeichen versehen. Wenn
in der nachfolgenden Beschreibung von "Fehler" ge
sprochen wird, auch in Verbindung mit Baugruppen, so
soll damit verkürzt ein gesteuerter, d.h. künstlich
erzeugter Fehler gemeint sein.
In Fig. 1 erkennt man eine Fehlersteuerschaltung 20,
Verriegelungsschaltungen 21 und 22, ein Fehlererzeu
gungsbefehlssignal 23, das die Ausführung des Fehler
erzeugungsbefehls angibt, ein Befehlsstartsignal 24,
das einen Startbefehl gibt, ein Fehlererzeugungsbefehls-
A-Signal 25, das die Ausführung des Fehlererzeugungsbe
fehls angibt und von der Fehlersteuerschaltung 20 ab
gegeben wird, ein Fehlererzeugungsbefehls-B-Signal,
das durch Verriegelung des A-Signals 25 erzeugt wird,
ein Fehlersteuerungs-A-Signal 27, das von der Fehler
steuerschaltung 20 abgegeben wird, und ein Fehler
steuerungs-B-Signal 28, das durch Verriegelung des
Fehlersteuerungs-A-Signal 27 erzeugt wird. In das
Fehlerregister 1 und die Verriegelungsschaltungen 21
und 22 werden jeweils Taktsignale T 3, T 2 bzw. T 0 ein
gegeben.
Die Fig. 1a bis 1e zeigen jeweils eine Ausführungs
form des Fehlerregisters 1, der Fehlersteuerschaltung
20, der Fehlererzeugungsschaltung 3, der Fehlerermitt
lungsschaltung 4 und der Verriegelungsschaltungen 21
und 22, die sämtlich aus Logikschaltungen aufgebaut
sind.
Gemäß Fig. 1a wird das Register 1 für gesteuerte
Fehler aus mehreren Logikschaltungen gebildet, jeweils
enthaltend eine NAND-Schaltung 101, ODER-Schaltungen
102 und 103, die die gleiche Funktion wie die NAND-
Schaltung haben und die zwei Eingangssignale umkehren,
und einen Inverter 104. Ein solcher Schaltungsaufbau
ist für jede der Daten "0" bis "3" vorgesehen. In Fig.
1 a ist nur die Logikschaltung für die Daten "0" aus
Vereinfachungsgründen gezeigt.
Gemäß Fig. 1b ist die Fehlersteuerschaltung 20 von
UND-Schaltungen 201, 202, 203, 204, 205 und 206, einer
UND-Schaltung 207 zur Umkehrung eines Eingangssignals
und einer ODER-Schaltung 208 gebildet. In die Steuer
schaltung 20 wird ein Befehlsendesignal am Eingangs
anschluß der UND-Schaltung 205 eingegeben. Von diesem
Signal wird angenommen, daß es auf hohem Pegel ("1")
im letzten Maschinenzyklus ist und in den anderen
Maschinenzyklen niedrigen Pegel ("0") aufweist.
Gemäß Fig. 1c ist die Fehlererzeugungsschaltung 3 von
einer Exklusiv-ODER-Schaltung 301 gebildet.
In Fig. 1d erkennt man, daß die Verriegelungsschal
tungen 21 und 22 gleichen Aufbau haben und daß jede
von ihnen von einer NAND-Schaltung 211 bzw. 221, ODER-
Schaltungen 212, 213 bzw. 222, 223 zum Umkehren von
zwei Eingangssignalen und einer Inverterschaltung 214
bzw. 224 gebildet wird.
Gemäß Fig. 1e besteht die Fehlerermittlungsschaltung 4
aus vier Exklusiv-ODER-Schaltungen 401 bis 404.
Es sei an dieser Stelle darauf hingewiesen, daß die
Verschaltung der einzelnen Bausteine der Logikschal
tungen hier nicht mit Worten erläutert werden soll,
sondern ausdrücklich auf die Darstellung in den Zeich
nungen verwiesen wird, die ausreichend übersichtlich
und für den Fachmann lesbar sind, so daß es einer wört
lichen Erläuterung der gegenseitigen Verbindungen der
Logikbausteine hier nicht bedarf.
Die Betriebsweise der Fehlererzeugungsschaltung nach
der vorliegenden Erfindung wird nun unter Bezugnahme
auf Fig. 2, die ein Zeitdiagramm zeigt, erläutert.
Während bei der Schaltung nach Fig. 1 zum Betrieb vier
Phasentakte T 0, T 1, T 2, und T 3 verwendet werden, wird
bei der vorliegenden Ausführungsform der Erfindung der
Takt T 1 nicht verwendet.
Wenn der Fehlererzeugungsbefehl für Diagnosezwecke aus
geführt wird, dann werden in das Fehlerregister 1 mit
dem Takt T 3 des letzten Maschinenzyklus des Fehlerer
zeugungsbefehlssignals 23 Daten für ein Bauelement ein
gegeben, in dem ein Fehler künstlich erzeugt werden
soll. Bei dieser Ausführungsform sind dies die Daten
"0", "1", "2" oder "3". Fehlerbezeichnungssignale "0"
bis "3" werden vom Fehlerregister 1 in Übereinstimmung
mit diesen Daten "0" bis "3" erzeugt.
Im letzten Maschinenzyklus des Fehlererzeugungsbefehls
signals 23 wird das Fehlererzeugungsbefehls-A-Signal
25 kennzeichnend. Das Befehls-A-Signal 25 wird in der
Verriegelungsschaltung 21 durch den Takt T 2 aufgenommen,
wodurch das Fehlererzeugungsbefehls-B-Signal 26 kenn
zeichnend wird. Das Fehlersteuerungs-A-Signal 27 als
ein Ausgang der Fehlersteuerschaltung 20 wird dann
synchron mit dem Fehlererzeugungsbefehls-B-Signal 26,
das kennzeichnend gemacht worden ist, kennzeichnend.
Das Fehlersteuerungs-A-Signal 27 wird in der Verriege
lungsschaltung 22 durch den Takt T 0 im ersten Maschi
nenzyklus eines Befehls I anschließend an den Fehlerer
zeugungsbefehl aufgenommen, wobei der Takt T 0 als
Folge des Befehlsstartsignals 24 erzeugt wird, wodurch
das Fehlersteuerungs-B-Signal 28 kennzeichnend wird.
Das Steuerungs-B-Signal 28 wird so lange kennzeichnend
gehalten, bis der Befehl I anschließend an den Fehler
erzeugungsbefehl vollständig ausgeführt worden ist.
Die Fehlersteuerschaltung 20 macht Fehlererzeugungs
signale "0" bis "3" (die den Werten der vom Fehler
register 1 ausgegebenen Fehlerbezeichnungssignale "0"
bis "3" entsprechen) kennzeichnend, während das Fehler
steuerungs-B-Signal 28 kennzeichnend ist, d.h. während
einer Zeitdauer der Ausführung des Befehls I anschlies
send an den Fehlererzeugungsbefehl. Unter dem Normal
zustand, daß jedes der Fehlererzeugungssignale nicht
kennzeichnend ist, gibt die Fehlererzeugungsschaltung
3 die Parität 11 für die Daten "8" bis "11" als die
Parität 12 aus, die die gleiche Polarität wir die
Parität 11 hat. Wenn aber beispielsweise das Fehlerer
zeugungssignal "0" kennzeichnend ist, dann gibt sie
ein Signal als Parität 12 aus, das durch Umkehrung der
Parität 11 erzeugt wird. Die Fehlerermittlungsschaltung
4 empfängt die Daten "8" bis "11" und die Parität 12,
um eine Paritätsprüfung auszuführen. Die Fehlerermitt
lungsschaltung 4 macht das Fehlerermittlungssignal 13
kennzeichnend, wenn ein Paritätsfehler ermittelt wird.
Wenn dementsprechend das Fehlererzeugungsignal "0"
kennzeichnend ist, dann hat die Parität 12 einen
Ausgang, der durch Umkehrung der Parität 11 für die
Daten "8" bis "11" bestimmt ist, und die Fehlerermitt
lungsschaltung 8 ermittelt, daß ein Paritätsfehler in
den Daten "8" bis "11" stattfindet, wodurch das Fehler
ermittlungssignal 13 kennzeichnend gemacht wird. Auf
diese Weise kann die korrekte Funktion der Fehler
ermittlungsschaltung 4 bestätigt werden.
Bei der oben beschriebenen Ausführungsform wird der
Fehler künstlich nur in einer Befehlsperiode anschlies
send an die Fehlererzeugungsbefehlsperiode erzeugt,
indem das Befehlsstartsignal 24 in die Fehlersteuer
schaltung 20 eingegeben wird. Die Fehlererzeugungs
periode kann jedoch geändert werden, indem man ein
anderes Steuersignal anstelle des Befehlsstartsignals
24 verwendet.
In Übereinstimmung mit der vorliegenden Erfindung
werden daher das Signal, das ein Bauelement in der
Datenverarbeitungsanlage spezifiziert, in welchem ein
Fehler künstlich erzeugt werden soll, und das Signal,
das die Fehlererzeugungsperiode angibt, getrennt
erzeugt. Dementsprechend kann selbst dann, wenn eine
Bedienperson mit der Funktion von Befehlen und mit der
Hardware nicht vertraut ist, ein Fehler künstlich er
zeugt werden. Außerdem ist der Umfang an Hardware ver
mindert.
Die Fehlersteuerschaltung kann durch eine einzige pro
grammierbare hoch integrierte Schaltung, beispielsweise
eine PLA realisiert werden. Auch kann die Fehlerer
zeugungszeitdauer gewünschtenfalls geändert werden,
indem man die Daten für die Benutzer der PLA ändert.
Claims (2)
1. Schaltung zur Erzeugung künstlicher Fehler für eine
Datenverarbeitungsanlage, gekennzeichnet
durch ein Register (1) für künstliche Fehler zur Er
zeugung eines Bestimmungssignals zur künstlichen
Hervorrufung eines Fehlers in einem Bauelement in
der Datenverarbeitungsanlage und eine Signalerzeu
gungseinrichtung (20), die ein Signal (24) zum
Starten einer Zeitperiode zum Erzeugen des Fehlers
durch einen Fehlererzeugungsbefehl empfängt und
einen Befehl zum Erzeugen eines künstlichen Fehlers
entsprechend dem Bestimmungssignal während der ge
nannten Zeitperiode erzeugt.
2. Schaltung nach Anspruch 1, dadurch gekenn
zeichnet, daß das Signal zum Starten der Zeit
periode zum künstlichen Erzeugen von Fehlern ein Be
fehlsstartsignal (24) ist und daß die genannte Er
zeugungseinrichtung eine Fehlersteuerschaltung (20)
zum Erzeugen eines Fehlererzeugungsbefehls-A-Signals
(25) im letzten Maschinenzyklus des Fehlererzeu
gungsbefehls (23) enthält, daß eine erste Schaltung
(21) zum Erzeugen eines Fehlererzeugungsbefehls-B-
Signals (26) durch Verriegelung des Fehlererzeugungs
befehls-A-Signals (25) im genannten letzten Maschi
nenzyklus und eine zweite Schaltung (22) zum Ver
riegeln eines Fehlersteuerungs-A-Signals (28) in Ab
hängigkeit von dem Befehlsstartsignal (24) in der
Zeitperiode eines Befehls I anschließend an den
Fehlererzeugungsbefehl (23), wenn ein Fehlersteue
rungs-A-Signal (27) synchron mit dem Fehlererzeu
gungsbefehls-B-Signal (26) von der Fehlersteuer
schaltung (20) abgegeben wird, vorgesehen sind,
wodurch die Fehlersteuerschaltung (20) ein Signal
zum Erzeugen eines künstlichen Fehlers in Abhängig
keit von dem Fehlersteuerungs-B-Signal (28) erzeugt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60250879A JPS62111331A (ja) | 1985-11-11 | 1985-11-11 | デ−タ処理装置の強制エラ−発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3638256A1 true DE3638256A1 (de) | 1987-05-14 |
DE3638256C2 DE3638256C2 (de) | 1988-11-10 |
Family
ID=17214371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863638256 Granted DE3638256A1 (de) | 1985-11-11 | 1986-11-10 | Schaltung zur erzeugung kuenstlicher fehler fuer eine datenverarbeitungsanlage |
Country Status (3)
Country | Link |
---|---|
US (1) | US4779271A (de) |
JP (1) | JPS62111331A (de) |
DE (1) | DE3638256A1 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01180645A (ja) * | 1988-01-13 | 1989-07-18 | Hitachi Ltd | 保守診断機構の自動検証方式 |
US5008885A (en) * | 1988-12-29 | 1991-04-16 | International Business Machines Corporation | Event-controlled error injection system |
US4999837A (en) * | 1989-03-20 | 1991-03-12 | International Business Machines Corporation | Programmable channel error injection |
US5229999A (en) * | 1990-10-05 | 1993-07-20 | Bull Hn Information Systems Inc. | Method and apparatus for integrity testing of fault monitoring logic |
US5872910A (en) * | 1996-12-27 | 1999-02-16 | Unisys Corporation | Parity-error injection system for an instruction processor |
US6182248B1 (en) * | 1998-04-07 | 2001-01-30 | International Business Machines Corporation | Method and tool for computer bus fault isolation and recovery design verification |
WO2012066636A1 (ja) * | 2010-11-16 | 2012-05-24 | 富士通株式会社 | 情報処理装置、送信装置及び情報処理装置の制御方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1910582B2 (de) * | 1968-03-29 | 1979-08-09 | Honeywell Inc., Minneapolis, Minn. (V.St.A.) | Schaltungsanordnung zur Steuerung eines digitalen Speichersystems |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3401379A (en) * | 1966-01-10 | 1968-09-10 | Bell Telephone Labor Inc | False code generator |
US4669081A (en) * | 1986-02-04 | 1987-05-26 | Raytheon Company | LSI fault insertion |
-
1985
- 1985-11-11 JP JP60250879A patent/JPS62111331A/ja active Pending
-
1986
- 1986-11-10 US US06/928,380 patent/US4779271A/en not_active Expired - Fee Related
- 1986-11-10 DE DE19863638256 patent/DE3638256A1/de active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1910582B2 (de) * | 1968-03-29 | 1979-08-09 | Honeywell Inc., Minneapolis, Minn. (V.St.A.) | Schaltungsanordnung zur Steuerung eines digitalen Speichersystems |
Also Published As
Publication number | Publication date |
---|---|
DE3638256C2 (de) | 1988-11-10 |
JPS62111331A (ja) | 1987-05-22 |
US4779271A (en) | 1988-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2311034C2 (de) | Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips | |
DE2735397C2 (de) | Überwachungseinrichtung für eine programmgesteuerte Maschine | |
DE2723707C2 (de) | Schaltung zur Erzeugung nicht-überlappender Taktimpuls-Züge | |
DE3345863A1 (de) | Ueberwachungsschaltung fuer rechner | |
DE3702408C2 (de) | ||
DE2612971B2 (de) | Bildmuster-Erkennungssystem | |
EP0038947A2 (de) | Programmierbare logische Anordnung | |
EP0073946A2 (de) | Verfahren und Anordnung zur Funktionsprüfung einer programmierbaren Logikanordnung | |
EP0186724A1 (de) | Prüf- und Diagnoseeinrichtung für Digitalrechner | |
DE3832440A1 (de) | Testschaltungseinrichtung | |
DE2720863A1 (de) | Logisches schaltnetzwerk | |
DE2518588A1 (de) | Verfahren zur ueberwachung der folgerichtigkeit von codesignalgruppen in einrichtungen der nachrichtentechnik | |
DE3850808T2 (de) | Erzeugung von Taktimpulsen. | |
DE2704978A1 (de) | Elektronisches programmiergeraet | |
DE3638256A1 (de) | Schaltung zur erzeugung kuenstlicher fehler fuer eine datenverarbeitungsanlage | |
DE1185404B (de) | Fehlerermittlungsanlage | |
EP0012185B1 (de) | Prüfschaltung für synchron arbeitende Taktgeber | |
DE69027545T2 (de) | Vorrichtung und Verfahren zum Frequenzwechsel | |
DE3618087A1 (de) | Fehlertoleranter empfaenger | |
DE3819706A1 (de) | Vorrichtung zum erzeugen einer linear auftretenden maximallaengencodefolge | |
DE2235802A1 (de) | Verfahren und einrichtung zur pruefung nichtlinearer schaltkreise | |
DE2828285A1 (de) | Verfahren und vorrichtung zur erzeugung und verarbeitung elektrischer impulse | |
DE3422287C2 (de) | ||
DE68910838T2 (de) | Fehlererkennungsschaltung für einen Dekodierer. | |
DE2657404B2 (de) | Steuerwerk |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |