DE3619255A1 - Einrichtung zur pruefung von schreib-/lesespeichern - Google Patents
Einrichtung zur pruefung von schreib-/lesespeichernInfo
- Publication number
- DE3619255A1 DE3619255A1 DE19863619255 DE3619255A DE3619255A1 DE 3619255 A1 DE3619255 A1 DE 3619255A1 DE 19863619255 DE19863619255 DE 19863619255 DE 3619255 A DE3619255 A DE 3619255A DE 3619255 A1 DE3619255 A1 DE 3619255A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- analyzer
- read
- memory
- data source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/36—Data generation devices, e.g. data inverters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
Datenspeicher sollten vor und während ihres Einsatzes einer
Funktionsprüfung unterzogen werden. Das kann auf einfache
Weise dadurch geschehen, daß zunächst eine anderweitig abge
speicherte Datenfolge in den zu prüfenden Datenspeicher ein
geschrieben und dann wieder ausgelesen wird. Beim Auslesen
wird ein Vergleich mit der anderweitig abgespeicherten Daten
folge vorgenommen, dessen Ergebnis Rückschlüsse auf die Funk
tionstüchtigkeit des Datenspeichers zuläßt und einem Fehler
speicher mit Anzeige zugeführt werden kann.
Statt des einfachen Vergleiches der ausgelesenen mit den ein
geschriebenen Daten ist es aus der Europäischen Patentschrift
23 821 bekannt, jedes ausgelesene Datenwort einer vorbestimm
ten Rechenopperation zu unterziehen und zu prüfen, ob das Re
chenergebnis einem vorbestimmten Wert entspricht. Dabei wird
den Datenwörtern beim Einschreiben ein Kontrollwort zugeord
net, das bei der Rechenopperation, die beim Auslesen durchge
führt wird, dafür sorgt, daß als Resultat stets derselbe Wert
entsteht, solange der zu prüfende Speicher richtig arbeitet.
Darüber hinaus ist es auf dem Gebiet der Datenübermittlung
und der Fehlersuche in Verarbeitungs- und Übertragungsgerä
ten bekannt (Elektronik 21/21.10.1983, S. 67 bis S. 72),
Signaturregister heranzuziehen. Dabei handelt es sich um ge
eignet rückgekoppelte Register, mit denen aus dem Datenstrom
spezielle Prüfworte (Signaturen) gebildet werden. Zusammen
mit dem eigentlichen Datenteil wird dieses Prüfwort als
Sollsignatur vom "Sender" mitübertragen. Auf der "Empfänger
seite" läuft dann das gleiche Verfahren noch einmal ab. Aus
dem Datenteil wird die Istsignatur gebildet und anschließend
mit der empfangenen Sollsignatur verglichen, um Datenüber
tragungsfehler feststellen zu können.
Je genauer die Funktionsprüfung eines Datenspeichers sein
soll, desto höher muß der Aufwand getrieben werden. Die Er
fahrung hat gezeigt, daß es z.B. nicht genügt, in alle Spei
cherzellen einer "Eins" einzuspeichern und zur Kontrolle
wieder auszulesen, denn es kommen defekte Speicherzellen
vor, die stets eine "Eins" enthalten, selbst wenn man eine
"Null" einschreibt. Es genügt auch nicht, zusätzlich noch
alle Speicherzellen mit einer "Null" zu laden. Ja selbst
das Einspeichern einer Datenfolge, die abwechselnd aus
"Null" und "Eins" besteht, führt nicht zur Entdeckung aller
Fehler. Es können nämlich in einem Datenspeicher z.B. auch
Fehler derart auftreten, daß das Einschreiben einer "Eins"
in eine Speicherzelle zur Folge hat, daß unbeabsichtigt
auch in einer lokal benachbarten Speicherzelle eine "Eins"
geladen oder dort gelöscht wird, wobei die Schwierigkeit
hinzutritt, daß einander lokal benachbarte Speicherzellen
durchaus nicht einander benachbarte Adressen haben müssen.
Wollte man alle diese Fehlermöglichkeiten gebührend berück
sichtigen, so würde sich ein unzumutbar hoher Prüfungsauf
wand ergeben.
Es ist Aufgabe der vorliegenden Erfindung, eine Einrichtung
zur Prüfung anzugeben, die bei geringem Aufwand gewährlei
stet, daß eine relativ hohe Anzahl von Fehlermöglichkeiten
aufgedeckt werden kann.
Diese Aufgabe wird gelöst durch die Einrichtung mit den Merk
malen des Patentanspruches 1.
Vorteilhafte Weiterbildungen sind in den Unteransprüchen an
gegeben.
Anhand der Zeichnungen wird ein bevorzugtes Ausführungsbei
spiel (Fig. 1) der Erfindung näher beschrieben.
Die Fig. 2 und 3 zeigen Ausführungsbeispiele für den in
Fig. 1 verwendeten Pseudo-Zufallsfolgen-Generator G und den
Analysator A; dabei sind die gezeigten Anordnungen jeweils
durch Umschaltung für beide Zwecke geeignet.
Zu Prüfen ist der Datenspeicher S in Fig. 1, ein RAM
(Schreib-/Lesespeicher mit freiem Zugriff). Ihm ist ein
Adreßzähler Z zugeordnet. In den Datenspeicher eingeschrie
ben werden zu Testzwecken Daten, die ein Pseudo-Zufallsfol
gen-Generator G liefert.
Ein solcher auch als Rauschsignal-Generator bezeichneter Ge
nerator kann aus einem rückgekoppelten Schieberegister be
stehen (vgl. z.B. Elektronik 18/10.09.1982, S. 79 bis S. 82
oder Elektronik 26/30.12.1983, S. 67 bis S. 70). Durch die
Anwendung einer solchen Datenquelle wird der Nachteil von
statischen Signalen, beispielsweise abwechselnd "Null" und
"Eins", für die Prüfung vermieden, denn die vom Pseudo-Zu
fallsfolgen-Generator G gelieferten statistischen Daten wei
sen eine günstigere Datenverteilung auf, die eher geeignet
ist, bei der Prüfung die verschiedensten Fehlerarten auf
zudecken.
Nachdem mindestens so viele Daten in den zu prüfenden Daten
speicher S eingeschrieben sind, wie es der Periodenlänge des
Pseudo-Zufallsfolgen-Generators G entspricht, folgt diesem
Einschreibzyklus ein wiederum vom Adreßzähler Z gesteuerter
Auslesezyklus, in welchem die ausgelesenen Daten einem Ana
lysator A zugeführt werden, von welchem sie zu einem Ver
gleicher V gelangen, in dem die Analyseergebnisse mit Wer
ten verglichen werden, die in einem Referenzspeicher R ge
speichert sind. Bei einem funktionstüchtigen Datenspeicher
S entsprechen die Analyseergebnisse des Analysators A den
Werten des Referenzspeichers R, so daß der Vergleicher V
keine Vergleichsdifferenz feststellen kann. Ist der Daten
speicher S dagegen fehlerhaft, so wird eine vom Vergleicher
V festgestellte Vergleichsdifferenz einem Fehlerspeicher
mit Anzeige FA zugeführt, der über eine Taktleitung T vom
Adreßzähler Z gesteuert ist. Der zum Referenzspeicher R und
zum Fehlerspeicher (mit Anzeige) FA führende Adreßbus dient
dazu, die dort unterschiedlichen Adreßbereiche anzusprechen.
Als Analysator eignet sich besonders ein Signaturanalysator,
wie beispielsweise beschrieben in Elektronik 21/21.10.1983,
S. 67 bis S. 72. Der am Ende eines Auslesezyklus oder zu ei
nem beliebigen Zeitpunkt am Ausgang des Signaturregisters
stehende Code (Datenwort) wird mit dem Wert (Datenwort) ver
glichen, das im Referenzspeicher R abgespeichert ist. Der
Referenzspeicher R kann auf einfache Weise durch den Ausgang
A 2 des Analysators A geladen werden, wenn der Eingang E des
Analysators A direkt mit dem Ausgang A 1 des Pseudo-Zufalls
folgen-Generators G verbunden wird, wenn also der Schreib-/
Lesespeicher S überbrückt ist.
Wenn für den Analysator A in bekannter Weise ein Signaturana
lysator verwendet wird und für den Pseudo-Zufallsfolgen-Ge
nerator G ein rückgekoppeltes Schieberegister, dann ergibt
sich der Vorteil, daß dieser Analysator A und der Generator
G durch Umschaltung aus denselben Bauelementen aufgebaut
sein können, wie Fig. 2 zeigt.
In Fig. 2 ist ein Schieberegister aus fünf D-Kippgliedern
0 bis 4 gebildet, die jeweils Takteingänge C und Rücksetz
eingänge R aufweisen. Die gezeigte Schaltungsanordnung bil
det in der Schalterstellung a einen Signaturanalysator, in
dem auf das D-Kippglied 1 sowohl Eingangssignale Eo als
auch von den D-Kippgliedern 1 und 3 rückgeführte und im Sum
mierglied S 1 addierte Signale zugeführt werden.
In der Schalterstellung g bildet die Schaltungsanordnung
nach Fig. 2 einen Pseudo-Zufallsfolgen-Generator. Hierbei
werden Ausgangssignale von den D-Kippgliedern 1 und 4 durch
einen Summierer S 2 addiert und auf das D-Kippglied 0 zurück
geführt.
Fig. 3 zeigt eine Modifikation gegenüber Fig. 2. Es sind
zusätzliche D-Kippglieder 5 bis 7 hinzugekommen. Da die Aus
gangssignale der D-Kippglieder 2, 6, 7 sowohl in der Schal
terstellung g als auch a zur Rückführung benötigt werden,
kann hier zur Summierung ein gemeinsames Summierglied S 12
benutzt werden, während die Summierglieder S 10 und S 20 ihre
Summensignale nur für den Betrieb der gezeigten Anordnung
als Analysator bzw. Generator zu bilden haben.
Anstelle des beschriebenen Schieberegisters mit seriellem
Dateneingang kann auch ein Schieberegister mit prallelem Da
teneingang verwendet werden (Elektronische Rechenanlagen,
24. Jahrg., 1982, Heft 2, S. 60/61). Dabei ergeben sich
dieselben Fehlererkennungsraten wie beim Schieberegister mit
seriellem Dateneingang. Die Lösung mit parallelem Eingang
bietet sich dann an, wenn die zu prüfenden Daten nur auf ei
nem Datenbus in paralleler Form vorliegen. Der Aufwand ist
dann gegenüber dem Register mit seriellem Dateneingang um
die für die Dateneinkopplung erforderlichen Summierglieder
höher als der des Schieberegisters mit seriellem Datenein
gang.
Claims (4)
1. Einrichtung zur Prüfung eines Schreib-/Lesespeichers (S)
durch Einschreiben von Daten, Auslesen und anschließenden
Vergleich von Daten, die mit Merkmalen der ausgelesenen
Daten verknüpft sind, mit Soll-Daten, dadurch gekenn
zeichnet, daß als Datenquelle zum Einschreiben ein Pseu
do-Zufallsfolgen-Generator (G) vorgesehen ist.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß
die Datenquelle (G) ein rückgekoppeltes Schieberegister
(0 bis 4) aufweist, das einen seriellen (Fig. 2) oder ei
nen parallelen Dateneingang aufweist.
3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeich
net, daß Umschaltmittel (a, g) vorgesehen sind, um Teile
der Datenquelle (G, Fig. 1) als Teile eines Analysators
(A) verwenden zu können, der die für den Vergleich vor
gesehenen Daten liefert, die mit Merkmalen der ausgele
senen Daten verknüpft sind (Fig. 2).
4. Einrichtung nach Anspruch 2 und 3, dadurch gekennzeich
net, daß mindestens ein Summierglied (S 12) gemeinsam für
die Rückkopplung im Betrieb als Datenquelle (G, Fig. 1)
und als Analysator (A) vorgesehen ist (Fig. 3).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863619255 DE3619255A1 (de) | 1986-06-07 | 1986-06-07 | Einrichtung zur pruefung von schreib-/lesespeichern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863619255 DE3619255A1 (de) | 1986-06-07 | 1986-06-07 | Einrichtung zur pruefung von schreib-/lesespeichern |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3619255A1 true DE3619255A1 (de) | 1987-12-10 |
DE3619255C2 DE3619255C2 (de) | 1988-03-10 |
Family
ID=6302548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863619255 Granted DE3619255A1 (de) | 1986-06-07 | 1986-06-07 | Einrichtung zur pruefung von schreib-/lesespeichern |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3619255A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0260413A2 (de) * | 1986-09-18 | 1988-03-23 | Abbott Laboratories | Schaltung zum Kombinieren von Funktionen der Generatoren eines zyklischen redundanten Prüfungskodes und von Pseudo-Zufallszahlengeneratoren |
WO1992012520A1 (de) * | 1991-01-11 | 1992-07-23 | Siemens Aktiengesellschaft | Verfahren zum testen eines als makrozelle auf einem halbleiterbaustein angeordneten speichers nach dem selbsttestprinzip und schaltungsanordnung zur durchführung des verfahrens |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3961252A (en) * | 1974-12-20 | 1976-06-01 | International Business Machines Corporation | Testing embedded arrays |
EP0023821A2 (de) * | 1979-08-01 | 1981-02-11 | Fanuc Ltd. | Apparat und Verfahren zum Überwachen eines Speichers und Computersystem mit einem Speicher und Apparat zum Überwachen des Speichers |
-
1986
- 1986-06-07 DE DE19863619255 patent/DE3619255A1/de active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3961252A (en) * | 1974-12-20 | 1976-06-01 | International Business Machines Corporation | Testing embedded arrays |
EP0023821A2 (de) * | 1979-08-01 | 1981-02-11 | Fanuc Ltd. | Apparat und Verfahren zum Überwachen eines Speichers und Computersystem mit einem Speicher und Apparat zum Überwachen des Speichers |
Non-Patent Citations (3)
Title |
---|
Elektronik Arbeitsblatt Nr. 153, Erzeugung von Pseudozufallsfolgen mit binären Schiebe- registern. In: Elektronik 18/10.09.1982, S. 79-82 * |
Elektronik Arbeitsblatt Nr. 163, Parallel arbeitende Scrambler, Descrambler und Zufallsfolgen-Generatoren. In: Elektronik 26/30.12.1983, S. 67-70 * |
Leisengang, Detlev und Wagner, Markus: Signaturanalyse in der Datenverarbeitung. In: Elektronik 21/21.10.1983, S. 67-72 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0260413A2 (de) * | 1986-09-18 | 1988-03-23 | Abbott Laboratories | Schaltung zum Kombinieren von Funktionen der Generatoren eines zyklischen redundanten Prüfungskodes und von Pseudo-Zufallszahlengeneratoren |
EP0260413A3 (de) * | 1986-09-18 | 1991-03-27 | Abbott Laboratories | Schaltung zum Kombinieren von Funktionen der Generatoren eines zyklischen redundanten Prüfungskodes und von Pseudo-Zufallszahlengeneratoren |
WO1992012520A1 (de) * | 1991-01-11 | 1992-07-23 | Siemens Aktiengesellschaft | Verfahren zum testen eines als makrozelle auf einem halbleiterbaustein angeordneten speichers nach dem selbsttestprinzip und schaltungsanordnung zur durchführung des verfahrens |
Also Published As
Publication number | Publication date |
---|---|
DE3619255C2 (de) | 1988-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3013523C2 (de) | Prüfschaltungsanordnung für Speicher | |
DE69107463T2 (de) | Integrierte Schaltung, System und Verfahren zur Fehlererzeugung. | |
DE60030480T2 (de) | Gerät und verfahren zum selektiven verdichten von testergebnissen | |
DE68921269T2 (de) | Integrierte Prüfschaltung. | |
DE2349324C2 (de) | Verfahren zum Prüfen einer Funktionseinheit und Einrichtung zur Durchführung des Verfahrens | |
DE69209404T2 (de) | Selbsttest integrierter Schaltungen mit hybriden Mustern | |
DE2346617A1 (de) | Verfahren zur pruefung der laufzeitverzoegerung einer funktionalen logischen einheit | |
DE69126848T2 (de) | Integrierte Halbleiterschaltung | |
DE2556822A1 (de) | Monolithische hochintegrierte halbleiterschaltung | |
DE2538651A1 (de) | Verfahren und vorrichtung zum testen digitaler schaltungen | |
DE1920727C3 (de) | Digitales Frequenzmeßgerät mit selbsttätiger Meßdauerbestimmung | |
DE2418650C2 (de) | Einrichtung zur Prüfung und Überwachung von Stromversorgungseinrichtungen | |
DE2952631C2 (de) | Schaltungsanordnung zur Diagnose einer Datenverarbeitungsanlage | |
DE2515099A1 (de) | Schaltung zur staendigen erzeugung eines longitudinalen paritaetswortes fuer den hauptspeicher eines digitalen rechenautomaten | |
DE2121330C3 (de) | Verfahren und Schaltungsanordnung zum Prüfen digital arbeitender elektronischer Geräte und ihrer Bauteile | |
DE3836813C2 (de) | ||
DE2932749A1 (de) | Pruefeinrichtung zur fehlerdiagnose in mehrrechner-systemen, insbesondere in multimikrocomputer-systemen | |
DE3619255C2 (de) | ||
EP0037965B1 (de) | Einrichtung zum Prüfen einer digitalen Schaltung mittels in diese Schaltung eingebauter Prüfschaltungen | |
DE602005005084T2 (de) | Testfähige integrierte schaltung | |
DE10034851A1 (de) | Schaltungsanordnung zur Erzeugung von Steuersignalen zum Test hochfrequenter synchroner Digitalschaltungen | |
EP0381679A1 (de) | Elektronische baugruppe mit einem selbsttestschaltkreis | |
EP0669577B1 (de) | Verfahren zum Bewerkstelligen eines Laufzeitfehler-erkennenden-Selbsttests für einen digitalen Schaltkreis | |
DE68916834T2 (de) | Electronic cash register with memory defect judging means. | |
DE9412676U1 (de) | Bit-Fehlerratentester |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8320 | Willingness to grant licenses declared (paragraph 23) | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: ROBERT BOSCH GMBH, 70469 STUTTGART, DE |
|
8339 | Ceased/non-payment of the annual fee |