DE3801220C2 - - Google Patents

Description

Die Erfindung betrifft einen vielstufigen Binärzähler einer Ausstattung zur Durchführung von Testläufen.

Von der Erfindung sind insbesondere synchrone Binärzähler sowie solche Zähler betroffen, die in integrierter Bauweise realisiert sind.

Bei Binärzählern mit hoher Stufenzahl sind Testläufe zur Fehler­ erkennung, bei denen sämtliche möglichen Zählerstände durchlaufen werden, viel zu zeitaufwendig. Simulationen, die einen einiger­ maßen befriedigenden Fehlererkennungsgrad garantieren, sind sehr rechenintensiv und erfordern zur Auswertung ebenfalls einen großen Zeitaufwand.

Aus der Druckschrift "Design For Testability - A Survey in IEEE transactions on computers, Vol. C - 31, No. 1, Wiliams, T." ist es bekannt, zum Testen von integrierten Schaltungen diese Schaltungen in kleinere Schaltungseinheiten zu unterteilen (partitioning); weiter ist es aus dieser Druckschrift bekannt, bei derartigen Schaltungen Verknüpfungsschaltungen vorzusehen, die in einem ersten logischen Zustand die übrigen Schaltung unbeeinflußt lassen und in einem zweiten logischen Zustand einen Testlauf ermöglichen (degating).

Ein vielstufiger Binärzähler mit der Möglichkeit zur Durchführung von Testläufen mit den in der obengenannten Druckschrift angegebenen Merkmalen ist aus der japanischen Offenlegungsschrift JP-OS 62-2 52 214 bekannt. In Fig. 1 dieser Offenlegungsschrift ist ein Binärzähler dargestellt, der in zwei Bit-Schieberegister unterteilt ist, wobei jeder Teil über eine Verknüpfungsschaltung an einen Testeingang angeschlossen ist. Zur Verdeutlichung der japanischen Offenlegungsschrift wird dazu auch auf das nachveröffentlichte Abstract "Patents Abstracts of Japan, E602, April 20, 1988, Vol. 12/No. 127" hingewiesen.

Es ist auch schon so vorgegangen worden, daß die Kette von Zählerstufen in Teilketten gegliedert wurde, die jeweils über einen gesonderten Anschluß zugänglich sind, über den diese Teil­ ketten unabhängig vom Zählerstand der benachbarten Teilketten weitergeschaltet werden können. Bei großer Stufenzahl und insbe­ sondere bei einer Realisierung in integrierter Bauweise bringt diese Lösung jedoch große technologische und aufbaumäßige Probleme mit sich.

Die Aufgabe der Erfindung besteht daher darin, einen vielstufigen Binärzähler so auszugestalten, daß bei ausreichend hohem Fehler­ erkennungsgrad Testläufe möglich sind, ohne daß die vorgenannten Schwierigkeiten auftreten und insbesondere solche Testläufe sich bei vergleichsweise geringem Zeitaufwand durchführen lassen.

Erfindungsgemäß wird dies dadurch erreicht, daß bei einem solchen Binärzähler vorzugsweise gleich großen Gruppen von Zählerstufen mit gegenüber der Gesamtstufenzahl kleiner Anzahl von Stufen jeweils Verknüpfungsschaltungen zugeordnet sind, die in ihrem einen logischen Zustand den normalen Zählbetrieb unbeeinflußt lassen und ihrem anderen logischen Zustand, der durch Anlegen eines Testbeginnsignals an einem allen Gruppen von Zählerstufen gemeinsamen Signalanschluß hergestellt wird, nach Erreichen der höchsten Zählerstellung der zugehörigen Gruppe von Zählerstufen eine Veränderung dieser Zählerstellung durch nachfolgende Zähl­ impulse verhindert, so daß das dieser Zählerstellung entsprechen­ de Übertragsignal aufrechterhalten bleibt und somit jeder nach­ folgende Zählimpuls die nachfolgende Gruppe von Zählerstufen um eine Zählstellung weiterschaltet.

Beim erfindungsgemäßen Binärzähler ist also zu Testzwecken ledig­ lich ein einziger zusätzlicher externer Anschluß erforderlich. Die benötigten Verknüpfungsschaltungen sind insbesondere bei inte­ griertem Schaltungsaufbau vom Aufwand her unerheblich. Wegen der in der angegebenen Art und Weise vorgenommenen Gruppenbildung und Beeinflussung der Gruppen lassen sich mit einer geringen An­ zahl von Zählimpulsen sämtliche Zählerausgänge aktivieren und dementsprechend unter geringem Zeitaufwand hohe Fehlererkennungs­ grade erzielen.

Gemäß einer weiteren Ausgestaltung der Erfindung umfaßt jede Gruppe von Zählerstufen nur eine einzige Zählstufe. Die Anzahl der erforderlichen Zählimpulse ist dann minimal. So werden z. B. für den Testlauf eines 13-bit-Zählers lediglich 14 Zählimpulse benötigt.

Nachstehend wird die Erfindung anhand eines Ausführungsbeispiels unter Bezugnahme auf die eine Figur näher erläutert, die einen solchen erfindungsgemäß aufgebauten Binärzähler zeigt.

Der in der Figur dargestellte Binärzähler ist ein 16-bit-Zähler und besteht aus vier Gruppen von Zählerstufen, die jeweils vier Zählerstufen umfassen. Bei diesen Gruppen von Zählerstufen handelt es sich jeweils um integrierte Baueinheiten ZG1 bis ZG4. Diese Baueinheiten weisen jeweils vier Voreinstelleingänge P0 bis P3, vier Zählerausgänge A0 bis A3, einen Ausgang RC0, an dem bei Erreichen des höchsten Zählerstandes ein Übertragsignal auftritt, ferner einen Takteingang CK, einen Löscheingang CLR, einen ersten Sperreingang ENP, über den, sofern ein Signal vom Binärwert 0 anliegt, ein Weiterzählen der Zählerstufen dieser Baueinheit verhindert ist, sowie einen zweiten Sperreingang ENT, über den ebenfalls ein Weiterzählen verhindert werden kann, wo­ bei in einem solchen Fall darüber hinaus jedoch auch ein gegeben­ enfalls vorhandenes Übertragsignal am Ausgang RC0 wegfällt.

Den einzelnen Zählerstufengruppen bzw. Baueinheiten ZG1 bis ZG4 Verknüpfungsschaltungen zugeordnet, über die im normalen Zählbe­ trieb die Weitergabe des Übertragssignals von einer Baueinheit an die nachfolgende erfolgt und die im Testbetrieb bewirken, daß eine Baueinheit nach Erreichen ihres höchsten Zählerstandes auch beim Auftreten nachfolgender Zählimpulse in diesem Zählerstand verbleibt.

Als Beispiel werden die Verknüpfungsschaltungen näher erläutert, die zwischen der Baueinheit ZG1 und der Baueinheit ZG2 angeordnet sind. Zu diesen Verknüpfungsschaltungen gehören ein NAND-Glied G9 mit drei Eingängen, dessen einer Eingang B mit dem Übertragaus­ gang RC0 der Baueinheit ZG1 verbunden ist, dessen weiterer Ein­ gang C über einen Inverter G10 mit dem Übertragsausgang RC0 der zweiten Baugruppe ZG2 in Verbindung steht und dessen dritter Ein­ gang A an einen Prüfsignaleingang TS angeschlossen ist. Zu diesen Verknüpfungsschaltungen gehört ferner ein zweites NAND-Glied G8 mit zwei Eingängen, von denen der Eingang B über einen Inverter G7 mit dem genannten Testsignaleingang TS in Verbindung steht und dessen anderer Eingang A zusammen mit entsprechenden Eingängen der entsprechenden zwischen anderen Baueinheiten ZF angeordneten NAND-Gliedern G13 und G18 an der Übertragsausgang RC0 der ersten Baueinheit ZG1 angeschlossen ist. Die Ausgänge der beiden erwähn­ ten NAND-Glieder G8 und G9 sind an den Eingängen A und B eines dritten NAND-Gliedes G11 angeschlossen, dessen Ausgang mit dem Sperreingang ENP der zweiten Baueinheit ZG2 in Verbindung steht. Entsprechend dem letztgenannten NAND-Glied G11 ist auch dem Ein­ gang ENP der ersten Baueinheit ZG1 ein NAND-Glied G6 vorgeschal­ tet, dessen einer Eingang B jedoch mit dem Prüfsignaleingang TS verbunden ist und dessen anderer Eingang A direkt mit dem Über­ tragssignalausgang RCO der Baueinheit ZG1 in Verbindung steht.

Zwischen den Baueinheiten ZG2 und ZG3 bzw. zwischen den Bauein­ heiten ZG3 und ZG4 sind identische Verknüpfungsschaltungen ange­ ordnet. Das bedeutet auch, daß von dem einen Testsignaleingang TS aus sämtliche Baugruppen ZG1 bis ZG4 beeinflußt werden können.

Nachstehend wird die Funktion des erfindungsgemäßen Binärzählers näher erläutert.

Im normalen Zählbetrieb liegt am Testsignaleingang TS der Binär­ wert 0 an, mit der Folge, daß über das der ersten Baugruppe ZG1 vorgeschaltete NAND-Glied G6 am Sperreingang ENP dieser Bauein­ heit der Binärwert 1 liegt und damit der Zählbetrieb dieser Bau­ einheit freigegeben ist. Da außerdem am zweiten Sperreingang ENT dieser Baueinheit dauernd ebenfalls der Binärwert 1 angelegt ist, können am Zähleingang CK auftretende Zählimpulse aufeinanerfol­ gende Zählerstände der Zählerstufen dieser Baueinheit einstellen. Ein Übertragssignal, das am Ausgang RC0 bei Erreichen des höchsten Zählerstandes auftritt, kann auf den Freigabeeingang ENP der zweiten Baueinheit ZG2 durchgreifen, so daß entsprechend dem nor­ malen Zählbetrieb ein danach auftretender Zählimpuls am Eingang CK die Zählstufen dieser Baueinheit um einen Zählerstand wei­ terschalten kann. Entsprechendes gilt für die Weiterschaltung der Zählerstufen der übrigen Baueinheiten ZG beim jeweiligen Auf­ treten eines Übertragssignals am Übertragssignalausgang der je­ weils vorangehenden Baueinheit.

Im Testbetrieb liegt am Testsignaleingang TS ein Signal des Binär­ werts 1. Wenn nun bei der ersten Baueinheit ZG1 bzw. der ersten Gruppe von Zählerstufen der Zählerendstand erreicht ist und da­ mit ein Übertragssignal am Ausgang EC0 auftritt, liefert das die­ ser Baueinheit vorgeschaltete NAND-Glied ND30 ein Signal des Bi­ närwerts 0, so daß nunmehr ein Weiterzählen dieser Gruppe von Zählerstufen durch nachfolgende Zählimpulse unterbunden ist. Es bleibt damit das Übertragssignal am Ausgang RC0 der Baueinheit ZG1 erhalten und gelangt über die NAND-Glieder G9 und G11 an den Zählerfreigabeeingang ENP der Baueinheit ZG2, so daß die danach auftretenden aufeinanderfolgenden Zählimpulse nacheinander die Zählerstände der Zählerstufen dieser Baueinheit ZG2 einstellen. Wenn der höchste Zählerstand dieser Gruppe von Zählerstufen er­ reicht ist und damit am Ausgang RC0 ein Übertragssignal auftritt, wird über die Verknüpfungselemente G10, G9 und G11 ein Weiter­ zählen verhindert. Das Übertragssignal gelangt über die nachge­ ordneten NAND-Glieder G14 und G16 an den Zählerfreigabeeingang ENP der dritten Baueinheit ZG3. Auch die zu dieser Baueinheit ge­ hörende Gruppe von Zählerstufen wird nun durch nachfolgende Zähl­ impulse nach Durchlaufen sämtlicher Zwischenstufen in den höchsten Zählerstand gebracht und dann über G15, G14 und G16 gesperrt. Entsprechende Vorgänge spielen sich im Zusammenhang mit der letz­ ten Gruppe von Zählerstufen ZG4 ab, so daß schließlich sämtliche Zählerstufen den dem höchsten Gesamtzählerstand entsprechenden Zustand einnehmen. Es sind damit schon nach relativ wenigen Zählimpulsen sämtliche Zählerausgänge A0 bis A3 sämtlicher Bau­ einheiten ZG1 bis ZG4 aktiviert worden. Allgemein ausgedrückt sind hierfür Nmin = g (2^m - 1) + 2ⁿ Zählimpulse erforderlich, wobei mit g die Anzahl gleich großer Zählerstufengruppen, mit m die Anzahl der Zählerstufen innerhalb dieser gleich großen Grup­ pen und mit n die Anzahl der Stufen, die keiner solchen Gruppe angehören, also die Anzahl der verbleibenden Zählerstufen bezeich­ net ist.

Mit der geringsten Anzahl von Zählimpulsen läßt sich ein voll­ ständiger Testlauf dann durchführen wenn m = 1 ist also jede "Gruppe" nur eine Zählerstufe umfaßt bzw. zwischen allen Zähler­ stufen Verknüpfungsschaltungen der beschriebenen Art angeordnet sind.

Die erfindungsgemäße Zählerausbildung ist nicht nur für Aufwärts­ zähler sondern auch für Abwärtszähler und kombinierte Aufwärts- Abwärtszähler möglich.

Claims (2)

1. Vielstufiger Binärzähler mit der Möglichkeit zur Durchführung von Testläufen, wobei Gruppen (ZG1 bis ZG4) von Zählerstufen mit gegenüber der Gesamtstufenzahl (ZB16) kleiner Anzahl (ZB4) von Stufen jeweils Verknüpfungsschaltungen (G6 bis G21) zugeordnet sind, dadurch gekennzeichnet, daß die Verknüpfungsschaltungen (G6 bis G21) in ihrem einen logischen Zustand den normalen Zählbetrieb unbeeinflußt lassen und in ihrem anderen logischen Zustand, der durch Anlegen eines Testbeginnsignals an einem allen Gruppen von Zählerstufen gemeinsamen Signalanschluß (TS) hergestellt wird, nach Erreichen der höchsten Zählerstellung der zugehörigen Gruppe von Zählerstufen (ZG1 bis ZG4) eine Veränderung dieser Zählerstellung durch nachfolgende Zählimpulse verhindern, so daß das dieser Zählerstellung entsprechende Übertragssignal aufrecht erhalten bleibt und die dieses Übertragssignal an die nachfolgende Gruppe von Zählerstufen (ZG1 bis ZG4) weitergeben, so daß jeder nachfolgende Zählimpuls diese nachfolgende Gruppe von Zählerstufen (ZG1 bis ZG4) um eine Zählerstellung weiterschaltet.

2. Binärzähler nach Anspruch 1, dadurch gekenn­ zeichnet, daß jede Gruppe von Zählerstufen lediglich eine Zählerstufe umfaßt.