DE3501274C2 - - Google Patents

Description

Die Erfindung betrifft einen Schalter zu wahlweisem Durchschalten eines an ihn angelegten Eingangssignals abhängig von einem Zustandssignal, das in einer Halte­ schaltungsvorrichtung taktgesteuert speicherbar ist.

Bei der Übertagung von Informationen über ein Nach­ richtensystem ist es oft erforderlich, Selektivsignale von verschiedenen Signalquellen zu unteschiedlichen Empfängern zu leiten. Allgemein gesprochen ergibt sich bei der Übertragung von Signalen von "i"-Quellen zu "j"-Empfängern eine i × j-Matrix mit insgesamt i × j-Koppelpunkten. An jedem Koppelpunkt ist zum Durch­ schalten einer gegebenen Quelle zu einem gegebenen Empfänger ein Schalter erforderlich. Bei einem Extremfall auf dem Fernsehgebiet wird ein System mit 65 536 Koppelpunkten verwendet, um Videosignale zwischen 256 Fernsehkameras und 256 Empfängern zu leiten.

Bekannte Leitwegsysteme benötigen eigens zugeordnete Steuerleitungen für jeden Schalter. Nachteilig ist dabei, daß mit steigender Matrixgröße die erforderlichen Ver­ bindungen immer schwieriger werden. Ferner bleibt der Strombedarf zur Betätigung jedes Schalters unabhängig davon konstant, ob der Schalter ein Signal zum Empfänger leitet oder nicht.

Die Zeitschrift Fernseh- und Kino-Technik, 30. Jahrgang Nr. 8, 1976, Seite 275/277 beschreibt einen Koppelfeldbaustein, bei dem abhängig von einem binärdezimalkodierten Signal ein Schalter zum Durchschalten einer von mehreren Eingangssignalen von Quellen Q ₁ bis Q ₁₀ zu einem Ausgang geschlossen wird.

Das binärdezimalkodierte Datensignal wird mit einem weiteren S-Signal (data enable) an einen ge­ pufferten 4-Bit-Speicher angelegt, dem auch ein Takt­ signal zugeführt wird. Vier Ausgangsbitleitungen führen zu einem 1-Aus-10-Decoder, der den dem ge­ speicherten Datensignal entsprechenden Schalter zur Durchschaltung einer der Quellen Q 1 bis Q 10 schließt.

Koppelfelder enthalten sehr oft eine große Anzahl von Koppelpunkten und damit eine entsprechende Anzahl von Koppelbausteinen, von denen jeder mit einem 4-Bit- Speicher und einem Decoder ausgestattet sein muß.

Der Erfindung liegt die Aufgabe zugrunde, einen Schalter anzugeben, der auch bei großen Koppelfeldern mit zeitlich exakter Synchronisierung aller zu betätigenden Schalter angesteuert werden kann und der eine verein­ fachte und übersichtliche Ansteuerung ermöglicht. Ferner soll jeder Schalter eine in sich integrierte Einheit mit Speicher- und Steuerfunktion darstellen und möglichst leistungsarm betrieben werden können.

Diese Aufgabe wird erfindunsgemäß gelöst durch einen Schalter mit den Merkmalen des Kennzeichens des Patent­ anspruchs 1.

Da dem Schalter eine eigene Halteschaltungsvorrichtung zugeordnet ist, vereinfacht sich die Ansteuerung des Schalters; ein Decodierer wird nicht benötigt. Bei der Bildung großer Koppelfelder vereinfacht sich die Ansteuerung der Schalter erheblich, da in übersicht­ licher Weise lediglich X- und Y-Leiter sowie eine gemeinsame Taktleitung zu den Schaltern zu führen ist. Die Durchschaltung aller Schalter erfolgt zeitlich exakt durch das gemeinsame Taktsignal und ist unabhängig von der Vorbereitung der Durchschaltung, wobei die Vorbereitung durch das Markiersignal erfolgt.

In der Zeitschrift "Rundfunktechnische Mitteilungen", Jhg. 20 (1976), H. 6, S. 247-253 ist der prinzipielle Aufbau eines Koppelpunktes beschrieben, wobei dessen Ansteuerung über eine äußerst komplizierte logische Schaltung erfolgt. Hierbei sind offensichtlich vier unterschiedliche Signale und damit Signalleitungen erforderlich. Bei dem erfindungsgemäßen Schalter genügen drei Ansteuerleitungen und drei Signale, nämlich das Datensignal, das Markiersignal und das Taktsignal, zur eindeutigen Steuerung des Schalters.

Bevorzugte Weiterbildungen des erfindungsgemäßen Schalters sind in den Unteransprüchen gekennzeichnet.

Hierbei ist insbesondere die Ausbildung der Halte­ schaltungsvorrichtung aus zwei bistabilen Kippstufen von Bedeutung, von denen eine von dem Markiersignal und die andere von dem Taktsignal gesteuert wird (Patentansprüche 2 und 3).

Ferner wird auf die Anordnung einer Verzögerungsschaltung hingewiesen (Patentanspruch 6), die gewährleistet, daß der Schalter rascher eingeschaltet als abgeschaltet wird. Hierdurch werden Spannungsspitzen im Ausgangssignal vermieden.

Von besonderer Bedeutung ist ferner die Weiterbildung gemäß Patentanspruch 8, wobei der Schalter eine program­ mierbare Leistungsquelle enthält, die bei gesperrtem Schalter die abgegebene Leistung auf einen niedrigen Ruhepegel absenkt.

Schließlich ist auf die Ausgestaltung des Schalters gemäß Patentanspruch 10 hinzuweisen, bei der die Übertragungsschaltung in Form einer Stromspiegelschaltung ausgebildet ist, mit dem Vorteil, daß die Parameter der einzelnen Schalttransistoren unkritisch sind, so daß sich bei monolithischer Herstellung großer Koppelfelder der Ausschuß erheblich reduziert.

Weitere Einzelheiten, Merkmale und Vorteile ergeben sich aus der folgenden Beschreibung eines bevorzugten Ausführungsbeispiels des erfindungsgemäßen Schalters. Hierbei wird auf die Zeichnung Bezug genommen.

Es zeigt

Fig. 1 ein Blockschaltbild eines Schalters gemäß dem bevorzugten Ausführungsbeispiel der Erfindung,

Fig. 2 ein Blockschaltbild eines 3 × 3-Matrix-Leitweg­ systems mit neun Schaltern gemäß Fig. 1,

Fig. 3 die Steuerleitungsverbindungen für das Leitweg­ system der Fig. 2,

Fig. 4 ein Schaltbild der Differential-Verzögerungsschal­ tung gemäß Fig. 1,

Fig. 5A-G zeigt Diagramme zur Erläuterung der Arbeits­ weise der Schaltung nach Fig. 1,

Fig. 6 ein Schaltbild des Schalters der Fig. 1,

Fig. 7 ein Schaltbild des Pufferverstärkers gemäß Fig. 1,

Fig. 7a ein Schaltbild eines Paares von miteinander verbundenen Transistoren, die an die Stelle des Doppelkollektortransistors 179 der Fig. 7 treten können und

Fig. 8 ein Zeitdiagramm zur Erläuterung der Arbeitsweise des Pufferverstärkers nach Fig. 7.

Fig. 1 zeigt in einem Blockschaltbild einen Schalter, der gemäß dem bevorzugten Ausführungsbeispiel der Erfindung aufgebaut ist und als monolithische Vorrichtung herge­ stellt werden kann. Eine Halteschaltung 1 empfängt ein Datensignal an einem Dateneingang 11, speichert die Daten bei Empfang eines Markiersignals an einem Markier- (Takt)-Eingang 13 und legt die gespeicherten Daten über eine Leitung 15 an eine Halteschaltung 3. Die Halteschal­ tung 1 kann eines aus einer Anzahl von bekannten D-Flip-Flops aufweisen, wobei eine digitale "Eins" am Markiereingang 13 das Markiersignal darstellt. Eine digitale "Eins" am Dateneingang 11 ist ein Befehl für den Schalter zu schließen, und hierbei ein ausgewähltes Signal von einem Eingang 27 zu einem Ausgang 37 zu leiten.

Das Datensignal auf der Leitung 15 wird von der Halteschaltung 3 aufgenommen, die ein weiteres D-Flip- Flop aufweist, und bei Empfang eines Taktsignals am Takteingang 19 an eine Leitung 21 angelegt. Das Daten­ signal wird ferner durch einen Kondensator 23 und eine Stromquelle 17 modifiziert und über eine Leitung 21 an eine Differential-Verzögerungsschaltung 5 gelegt. Ein verzögertes Datensignal und seine Umkehrung werden von der Differential-Verzögerungsschaltung 5 an Leitungen 35 bzw. 25 abgegeben. Die Arbeitsweise der Differential-Ver­ zögerungsschaltung 5 und die zeitlichen Beziehungen zwischen dem Arbeiten der Halteschaltungen 1 und 3 wird nachstehend noch unter Bezugnahme auf die Fig. 4 und 5 erläutert.

Ein ankommendes Signal wird am Eingang 27 eines Puffer­ verstärkers 9 empfangen und abhängig vom Zustand eines Schalters 7 entweder zum Ausgang 37 über Verstärker 29 und 39 geleitet oder, wie nachstehend erläutert, unter­ brochen. Ein verzögertes Datensignal auf einer Leitung 35 wird am Zustandseingang des Schalters 7 empfangen und bewirkt, daß sich der Schalter 7 abhängig von den Halteschaltungen 1 und 3 empfangenen Markier-, Takt- und Datensignalen öffnet oder schließt. Bei geschlossenem Schalter 7 ist ein Verbindungspunkt 41 zwischen den Verstärkern 29 und 39 geerdet, so daß die Übertragung des Signals zwischen einem Eingang 27 und einem Ausgang 37 unterbrochen wird. Bei geschlossenem Schalter 7 bewirkt das an dem Programmeingang des Pufferverstärkers 9 und der Leitung 25 empfangene Signal, daß die im Pufferver­ stärker 9 angeordneten Stromquellen in einen Ruhezustand eintreten und somit erheblich weniger Leistung benötigen als während des Leitens eines Signals zwischen dem Eingang 27 und dem Ausgang 37 erforderlich ist. Die zeitliche Beziehung des Arbeitens des Schalters 7 und des Pufferverstärkers 9 wird später unter Bezugnahme auf die Fig. 8 noch erläutert.

Die Kombination eines Ausgangstransistors 20 der Halte­ schaltung 3 der Stromquelle 17 und des Kondensators 23 bewirkt, daß der Pufferverstärker 9 und der Schalter 7 länger benötigen, um die Übertragung des Signals zwischen dem Eingang 27 und dem Ausgang 37 zu unterbrechen als für die Auslösung einer Übertragung erforderlich ist. Da der Kondensator 23 direkt über dem Transistor 20 liegt, fällt die Spannung auf Leitung 21 sehr rasch ab, wenn der Transistor 20 eingeschaltet wird, um das Signal durch den Pufferverstärker 9 zu leiten. Wird jedoch der Transistor 20 gesperrt, dann ist die Ladungsgeschwindigkeit des Kondensators 23 durch die von der Stromquelle 17 abgegebene Strommenge begrenzt. Somit kann die Unter­ brechung der Übertragung des Signals durch den Pufferver­ stärker 9 nicht eingeleitet werden, bevor sich ein Kondensator 23 auf die vor bestimmte Schwellenspannung der Differential-Verzögerungsschaltung 5 aufgeladen hat. Dies ermöglicht dann die Einstellung des Verhältnisses der Einschalt- zur Abschaltzeit der Signalübertragung. Der Grund für die Differenz zwischen Einschalt- und Abschaltzeit wird noch aus der Erläuterung der Fig. 2 und 3 deutlich werden.

Fig. 2 zeigt ein Blockschaltbild eines einfachen 3 × 3-Signal-Leitwegsystems, das neun Schalter gemäß Fig. 1 verwendet. Es ist zu beachten, daß das Einschalten irgend eines gegebenen Schalters das Ausgangssignal einer einzigen Signalquelle mit einem einzigen Signalempfänger verbindet. Der Einfachheit halber ist jeder der Schalter S _ÿ lediglich mit dem Eingang 27 bzw. dem Ausgang 37 gezeigt. Die Daten, Markier- und Taktleitungen wurden weggelassen und sind in Fig. 3 ohne die in Fig. 2 gezeigten Signalleitungen veranschaulicht.

Fig. 3 zeigt die Steuerleitungsverbindungen, wie sie in dem Leitwegsystem der Fig. 2 verwendet werden. Es ist zu beachten, daß das System eine gemeinsame Taktleitung verwendet, was gewährleistet, daß alle Schalter gleich­ zeitig schalten. Wird das Leitwegsystem zur Verbindung von Videoquellen und -empfängern verwendet, dann erfolgt das Takten üblicherweise während des Vertikalrücklaufs eines Videosignals, damit das übertragene Bild nicht unterbrochen wird. Für jede Schalterzeile ist eine gemeinsame Datenleitung, verbunden mit den Dateneingängen 11 in Fig. 1, und für jede Spalte eine gemeinsame Markierleitung, verbunden mit den Markiereingängen 13 in Fig. 1 vorgesehen. Durch geeignete zeitliche Abstimmung des Anlegens von Daten- und Markierimpulsen kann der nächste Zustand jedes einzelnen Schalters 3 asynchron zu der letzten synchron zum Taktimpuls durchgeführten Zustandsänderung voreingestellt werden. Somit verwendet eine 3 × 3-Matrix sieben Steuerleitungen, nämlich drei Datenleitungen, drei Markierleitungen und eine Taktlei­ tung, und eine 10 × 10-Matrix benötigt nur einundzwanzig Steuerleitungen, nämlich zehn Datenleitungen, zehn Markierleitungen und eine Taktleitung.

Fig. 4 ist ein Schaltbild einer Differential-Verzöge­ rungsschaltung 5 und eines Teils der Halteschaltung 3 gemäß Fig. 1. Der durch den Taktimpuls getaktete Datenimpuls wird an die Basis des Transistors 20 in der Halteschaltung 3 angelegt. Der Transistor 20 kann ein Hochgeschwindigkeitstransistor mit Schottky-Übergängen sein. Der Emitter des Transistors 20 ist mit einer -Vc-Spannungsversorgung verbunden, ebenso sein Kollektor über den Kondensator 23. Der Kollektor ist auch über eine vom Fachmann ohne weiteres herstellbare Stromquelle 17 mit einer +Vc-Spannungsversorgung verbunden. Der Kollek­ tor des Transistors 20 ist ferner über eine Leitung 21 an die Basis eines Transistors 57 angeschlossen. Der Kollektor des Transistors 57 liegt wiederum an der Leitung 35 zum Steuerschalter 7. Der Transistor 57 ist mit einem Transistor 59 zu einem Differentialpaar zusammengeschaltet, wobei der Kollektor eines Transistors 67 mit den Emittern der beiden Transistoren 57 und 59 verbunden ist. Der Emitter des Transistors 67 liegt über einen Widerstand 69 an der -Vc-Spannungsversorgung.

Der Kollektor des Transistors 59 ist über zwei in Reihe geschaltete Dioden 61 und 63 und einen Widerstand 65 an die +Vc-Spannungsversorgung gelegt. Die Basis des Tran­ sistors 59 ist über drei in Reihe geschaltete Dioden 71, 73 und 75 mit der -Vc-Spannungsversorgung verbunden. Der Kollektor des Transistors 59 steht auch mit der Leitung 25 in Verbindung, um die Spannungsquellen des Pufferver­ stärkers 9, wie erforderlich, für hohen und niedrigen Strom zu programmieren. Die Basis des Transistors 67 ist an die Basis eines Transistors 77 geschaltet, dessen Kollektor mit der Leitung 25 verbunden ist und der Emitter des Transistors 77 liegt über einen Widerstand 79 an der -Vc-Spannungsversorgung. Die Basis des Transistors 77 ist mit einer Stromquelle 83 verbunden, deren andere Klemme an der -Vc-Spannungsversorgung liegt. Die Basis des Transistors 77 steht auch mit dem Emitter eines Transistors 81 in Verbindung, dessen Kollektor direkt und dessen Basis über einen Widerstand 9 an Masse gelegt ist. Die Basis des Transistors 81 ist auch über einen Widerstand 91 und eine Diode 93 mit der -Vc-Spannungsver­ sorgung verbunden.

Die Arbeitsweise der Differential-Verzögerungsschaltung 5 der Fig. 4 wird nun unter Hinzuziehung der Fig. 1 und der Zeitdiagramme der Fig. 5A-H erläutert. Die Ba­ sisspannung (Fig. 5E) des Transistors 20 der Halteschal­ tung 3 steigt von einem niedrigen auf einen hohen Wert, wenn ein Taktimpuls (Fig. 5D) am Takteingang 19 auftritt und das Datensignal auf die Leitung 15 (Fig. 5C) von der Halteschaltung 1 infolge des gleichzeitigen Auftretens eines Datensignals (Fig. 5A) und eines Markierimpulses (Fig. 5B) den hohen Wert besitzt. Das Ausgangssignal der Differential-Verzögerungsschaltung 5 auf die Leitung 25 (Fig. 5F) fällt vom hohen auf den niedrigen Wert, wenn das Ausgangssignal der Halteschaltung 3 (Fig. 5E) vom niedrigen zum hohen Wert ansteigt. Der Anstieg des Ausgangssignals der Differential-Verzögerungsschaltung 5 auf Leitung 25 wird jedoch gegenüber dem Abfall des Ausgangssignals der Halteschaltung 3 verzögert. Dies bedeutet, daß in einem Leitwegsystem gemäß Fig. 2 jeder Signalempfänger immer zumindest mit einem Schalter verbunden ist, der geschlossen ist, wenn zumindest ein Videoschalter in jeder Spalte eingeschaltet ist. Das Auftreten von störenden Spannungsspitzen in dem Ausgangs­ signal als Folge eines Klemmens des Ausgangssignals auf eine negative Gleichspannung wird vermieden. Da die Leitungen 25 und 35 mit den Kollektoren der Transistoren 59 bzw. 57 verbunden sind und da diese Transistoren zu einem Differentialpaar geschaltet sind, ist das Signal auf Leitung 35 die Umkehrung des Signals gemäß Fig. 5F.

Tritt ein Anstieg, d. h. ein Übergang von niedrigen zum hohen Wert an der Basis des Transistors 20 auf, dann fällt die Basisspannung des Transistors 57 rasch über den Transistor 20 ab. Bei einem Spannungsabfall, d. h. bei einem Übergang von einem hohen zu einem niedrigen Wert an der Basis 20, steigt die Basisspannung des Transistors 57 verhältnismäßig flach und langsam als Folge des Aufladens des Kondensators 23 durch die Stromquelle 17 an. Ist die Spannung an der Basis des Transistors 20 auf hohem Wert, was anzeigt, daß der Schalter geschlossen wurde und das am Eingang 27 angelegte Signal zum Ausgang 37 leitet, dann wird der Transistor 20 leitend und der Transistor 57 gesperrt. Dies bewirkt, daß auf Leitung 35 und durch den Transistor 57 praktisch kein Strom fließt.

Ist die Spannung an der Basis des Transistors 20 auf niedrigem Wert, was anzeigt, daß der Schalter das Signal unterbricht bevor es den Ausgang 37 erreicht, dann sperrt der Transistor 20 und der Transistor 57 wird leitend, so daß Strom auf Leitung 35 in den Kollektor des Transistors 57 fließt. Der Transistor 67 bewirkt, daß durch das differentiell geschaltete Paar von Transistoren 57 und 59 ein konstanter Gesamtemitterstrom fließt. Wenn die Spannung auf Leitung 21 ansteigt und der Transistor 57 leitend geschaltet wird, fällt deshalb der Kollektorstrom durch die Leitung 25 und Transistor 59 von einem hohen auf einen niedrigen Wert ab.

Fig. 6 zeigt ein Schaltbild des Schalters 7 der Fig. 1. Der Zustandseingang des Schalters 7 empfängt einen Zustandssteuerimpuls über Leitung 35 von der Differn­ tial-Verzögerungsschaltung 5. Dieser Impuls wird an die Basis eines Transistors 107 angelegt, dessen Basis mit dem Verbindungspunkt einer Diode 103 und einer Strom­ quelle 101 verbunden ist, die wiederum an Masse bzw. die +Vc-Spannungsversorgung angeschlossen ist. Der Emitter des Transistors 107 ist auf Masse gelegt und sein Kollektor ist über eine Stromquelle 105 mit der +Vc-Span­ nungsversorgung verbunden.

Der Kollektor des Transistors 107 ist auch an die Basis eines Transistors 109 angeschlossen, dessen Emitter auf Masse gelegt ist. Der Verbindungspunkt 41, der auch in Fig. 1 gezeigt ist, liegt am Kollektor des Transistors 109. Die Transistoren 107 und 109 sind vorzugsweise Vorrichtungen, die mit Schottky-Basis-Kollektor-Klemm­ dioden hergestellt sind, um einen Substratstrom infolge Sättigung zu vermeiden.

Die Arbeitsweise der Schaltung gemäß Fig. 6 wird nachstehend unter Hinzuziehung der Fig. 1, 4 und 5 erläutert. Der Schalter 7 schließt, d. h. der Transistor 109 leitet, wobei der Verbindungspunkt 41 auf Masse potential gelegt wird, wenn das Datensignal am Eingang 11 auf niedrigem Wert, d. h. auf dem Digitalwert 0 ist (Fig. 5A) und ein folgender Markierimpuls (Fig. 5B) und ein nachfolgender Taktimpuls (Fig. 5D) mit dem Digitalwert 1 an den Eingängen 13 bzw. 19 empfangen werden. Es ist zu beachten, daß eine derartige Folge von Signalen bewirkt, daß die Kollektorspannung des Transistors 20 (Fig. 4 und 5F) flach ansteigt. Wenn die Kollektorspannung des Transistors 20 eine vorbestimmte Schwellenspannung er­ reicht, wie sie durch Vorspannung des Transistors 59 und dem resultierendem Kollektorstrom desselben (Diffe­ rential-Verzögerungsschaltung 5) eingestellt ist, so wird der Transistor 57 leitend und der Strom von Leitung 35 sinkt ab. Dies wiederum sperrt den Transistor 107 (Fig. 6). Bei gesperrtem Transistor 107 kann die Basisspannung des Transistors 109 ansteigen, so daß dieser leitend wird. Da der Transistor 109 eine niedrige Sättigungsspan­ nung besitzt, wird bei seinem Einschalten der Verbin­ dungspunkt 41 und das Signal an diesem, wie gewünscht, im wesentlichen auf Masse potential gelegt, was die Übertra­ gung des Signals zum Ausgang 37 unterbricht. In ähnlicher Weise öffnet der Schalter 7, wenn am Dateneingang 11 der Digitalwert 1 empfangen wird und die nachfolgenden Markier- und Taktimpulse an den Eingängen 13 bzw. 19 auftreten.

Fig. 7 ist ein Schaltbild des Pufferverstärkers 9 gemäß Fig. 1. Der Eingang 27 ist mit der Basis eines Transistors 163 verbunden, dessen Kollektor über eine Stromquelle 151 an die -Vc-Spannungsversorgung ange­ schlossen ist.

Der Emitter eines Transistors 165 ist über eine Strom­ quelle 161 mit der -Vc-Spannungsversorgung verbunden und sein Kollektor liegt an der +Vc-Spannungsversorgung. Der Emitter des Transistors 165 ist auch an die Basis eines Transistors 181 geführt. Der Kollektor des Transistors 181 ist über drei in Reihe geschaltete Dioden 183, 185 und 187 mit dem Emitter des Transistors 163 in Verbin­ dung. Der Emitter des Transistors 181 ist über die Kollektor-Emitter-Strecke eines Transistors 173 und einen Widerstand 171 an die +Vc-Spanungsversorgung gelegt. Der Emitter des Transistors 181 ist auch über die Emitter- Kollektor-Strecke eines Transistors 179 mit der +Vc-Span­ nungsversorgung verbunden. Der Transistor 179 besitzt zwei Kollektoren mit gleicher Fläche, wobei einer der Kollektoren mit der +Vc-Spannungsversorgung verbunden ist. Der zweite Kollektor des Transistors 179 ist unter Bildung einer Diode an die Basis des Transistors 179 gelegt. Die Basis des Transistors 179 ist mit dem Kollektor eines Transistors 175 verbunden, dessen Emitter an die Basis des Transistors 173 geführt ist.

Die Basis des Transistors 175 ist an die Programmein­ gangsleitung 25 von der Differential-Verzögerungsschal­ tung 5 angeschlossen. Die Programmeingangsleitung 25 ist auch mit der Basis eines Darlington-Transistorpaares 203 und die Basis eines Transistors 205 gelegt. Der Emitter des Darlington-Transistorpaars 203 ist in einem Wider­ stand 201 mit der +Vc-Spannungsversorgung verbunden. Der Kollektor des Transistors 205 ist an die +Vc-Spannungs­ versorgung angeschlossen und der Emitter des Transistors 205 liegt über einer Diode 207 am Kollektor eines Transistors 209. Der Kollektor des Transistors 209 ist auch mit der Basis des Transistors 165 verbunden. Die Basis des Transistors 109 ist an den Kollektor des Darlington-Transistorpaars 203 geführt. Der Emitter des Transistors 209 ist über eine Reihenschaltung aus einer Diode 217 und einem Widerstand 219 an die -Vc-Spannungs­ versorgung angeschlossen. Die Basis des Transistors 209 liegt ebenfalls über eine Reihenschaltung aus Dioden 212 und 213 und einem Widerstand 215 an der -Vc-Spannungsver­ sorgung.

Der Kollektor des Transistors 221 ist mit der +Vc-Span­ nungsversorgung verbunden. Die Basis des Transistors 221 ist an den Kollektor des Transistors 181 geführt und auch an den Verbindungspunkt 41 angeschlossen. Der Emitter des Transistors 221 steht über eine Stromquelle 223 mit der -Vc-Spannungsversorgung in Verbindung.

Der Ausgang 37 ist mit dem Emitter eines Transistors 229 verbunden, dessen Kollektor an die +Vc-Spannungsversor­ gung und dessen Basis an den Emitter des Transistors 221 über einen Widerstand 227 angeschlossen ist.

Die Arbeitsweise der Schaltung gemäß Fig. 7 wird nachstehend unter Hinzuziehung der Fig. 1, 4 und 6 erläutert. Soll der Pufferverstärker 9 ein Signal vom Eingang 27 zum Ausgang 37 leiten, dann wird der Transistor 109 (Fig. 6) gesperrt, was bedeutet, daß der Schalter 7 öffnet, und die Spannung am Verbindungspunkt 41 kann, wie gewünscht, frei gleiten. Da ferner auch der Transistor 57 (Fig. 4) gesperrt wird, läßt der Tran­ sistor 59 den gesamten Kollektorstrom des Transistors 67 durch. Dieser Strom zusammen mit dem Kollektorstrom des Transistors 77 fließt aus dem Pufferverstärker 9 in die Differential-Verzögerungsschaltung 5 über Leitung 25 (Fig. 1). Dieser Strom schaltet die Transistoren 175 und 179 (Fig. 7) und die durch das Darlington-Transistorpaar 203 gebildete Stromspiegelschaltung leitend. Hierdurch werden wiederum die Stromquellen 151, 159 und 223 eingeschaltet und der Pufferverstärker 9 wird für eine Übertragung eines Signals zwischen dem Eingang 27 und dem Ausgang 37 vorbereitet. Das Signal wird am Eingang 27 empfangen und über die Transistoren 163, 221 und 229 und die Dioden 183, 185 und 187 zum Ausgang 37 durchgelassen.

Soll der Schalter gesperrt werden, dann wird der Verbindungspunkt 41 (Fig. 6) durch Leitendschalten des Transistors 109 an Masse gelegt und die Stromquellen 151, 159 und 223 im Pufferverstärker 9 werden in den Ruhebetrieb mit niedrigerer Stromabgabe geschaltet. Unter diesen Bedingungen liegt der Emitter des Transistors 163 auf -0,7 V, was bewirkt, daß die Dioden 183, 185 und 187 sperren, der Emitter des Transistors 221 nimmt -0,7 V an, was wiederum den Transistor 229 sperrt. Somit wird die Übertragung des Signals vom Eingang 27 zum Ausgang 37 unterbrochen. Da ferner der Transistor 57 (Fig. 4) nun leitend wird, verringert sich der Strom auf Leitung 25. Dies bedeutet, daß der aus der Differential-Verzögerungs­ schaltung 5 auf der Programmsteuerleitung 25 (Fig. 7) fließende Strom ebenfalls verringert wird. Es ist zu beachten, daß die Werte des Ruhe- und Leitungsstromes auf der Programmsteuerleitung 25 mittels der Widerstände 79 und 69 (Fig. 4) eingestellt werden können. Bei Prüfung der zuvor beschriebenen Schaltungen ergab sich ein Ruhestrom von 800 µA bei einer 7,5 : 1-Reduzierung des Leistungsverbrauchs des Schalters im Ruhezustand, bezogen auf den Leitungszustand.

Es ist wichtig festzustellen, daß die Schaltung nach Fig. 7 Übergangszeiten des Signalwegs zwischen Eingang 27 und Ausgang 37 in der Größenordnung von 100 ns mit einem Schaltungsverhalten ermöglicht, das größtenteils unabhängig von Änderungen in den Beta-Verstärkungen der verwendeten pnp-Transistoren ist.

Es ist auch wichtig festzustellen, daß obwohl der Schalterstrom auf einen Ruhewert absinkt, wenn die Signalübertragung unterbrochen wird, die Stromquellen und Transistoren des Pufferverstärkers 9 niemals abgeschaltet werden. Es geht somit keine Zeit mit dem Einschalten verloren, wie sie sonst erforderlich ist, um die Kapazitäten der Transistorübergänge für einen Übergang von dem geerdeten in einen leitenden Zustand aufzuladen; somit können Übergangszeiten in der Größenordnung von 100 ns erzielt werden.

Das Verhalten der zuvor beschriebenen Schaltung ergibt sich aus der Fig. 8. Wie erwähnt, können die relativen Ströme des Pufferverstärkers 9 mittels verschiedener Widerstände voreingestellt werden.

Da ein großes Signal-Leitwegsystem viele Tausende von Koppelpunktschaltern aufweisen kann, ist es wünschens­ wert, sowohl die Größe als auch den Leistungsbedarf derartiger Schalter minimal zu machen. Schalter mit dem zuvor erläuterten Aufbau können in monolithischer Form hergestellt werden, um diese beiden Anforderungen zu erfüllen. Tatsächlich wurde der erläuterte Schaltungsauf­ bau größtenteils so gewählt, um den monolithischen Schalter derart zu optimieren, daß er das gewünschte Verhalten zeigt. Dies trifft insbesondere für den Pufferverstärker 9 gemäß Fig. 7 zu.

Das Hauptproblem, was bei jedem monolithischen Aufbau gelöst werden muß besteht darin, daß keine pnp-Vorrich­ tungen in Lateralanordnung mit hoher Beta-Verstärkung hergestellt werden können. Zur Lösung dieses Problems müssen die Ströme insbesondere in dem Pufferverstärker 9 gut definiert sein, damit sich die richtigen Versetzungen ergeben, so daß die gesamte Schaltung unempfindlich gegenüber den sehr niedrigen Beta-Verstärkungen der lateralen pnp-Vorrichtungen in einem monolithischen Aufbau ist und trotzdem eine annehmbar hohe Ausbeute an derartig produzierten Vorrichtungen erhalten wird. Es war deshalb in diesem Zusammenhang das Bestreben, eine Schaltung herzustellen, die ohne Instabilitäten oder Schwingungen rasch ein- und ausgeschaltet werden kann und die kein Fehlverhalten während der Einschalt- und Ausschaltzyklen aufweist. Hierfür wurden zwei Stromspie­ gelschaltungen für den Pufferverstärker 9 in die Schal­ tung der Fig. 7 eingefügt. Aus den Fig. 4 und 7 läßt sich erkennen, daß die Stromprogrammierleitung 25 zwi­ schen der Differential-Verzögerungsschaltung 5 und dem Pufferverstärker 9 über die Dioden 61 und 63 und den Widerstand 65 mit der +Vc-Spannungsversorgung verbunden ist. Die Impedanz dieser Vorrichtungen zusammen mit derjenigen des Widerstandes 69 bestimmen einen Spannungs­ pegel für die Stromprogrammierleitung 25. Diese kann auch als die Basisvorspannungsleitung für das Darlington-Tran­ sistorpaar 203 und den Transistor 175 angesehen werden. Das Darlington-Transistorpaar 203 ist als Stromspiegel­ schaltung ausgeführt, die ihren Basisstrom zu den Stromquellen 151, 159 und 223 reflektiert, die mit der -Vc-Spannungsversorgung verbunden sind. Die Transistoren 173 und 175 bilden eine zweite Stromspiegelschaltung, die direkt mit der Diodenkette 183, 185, 187 verbunden sein könnte, wenn dies nicht zu einem Schwingen des Kollektors des Darlington-Transistorpaares 203 mit einer hohen Frequenz führen würde; dies hätte zur Folge, daß das Signal an der Anode der Diode 183 aufgrund der Kollek­ tor-Basis-Kapazität des Transistors 175 und seiner niedrigen Sperrfrequenz verzerrt würde.

Dieses Problem wird dadurch beseitigt, daß der Strom von der zweiten Stromspiegelschaltung aus den Transistoren 173 und 175 an eine Kaskadenstufe angelegt wird, die den Transistor 181 aufweist, dessen Basis über die Strom­ quelle 159 an die -Vc-Spannungsversorgung gelegt ist. Bei diesem Aufbau ist die Basis des Transistors 181 mit einem Punkt niedriger Impedanz verbunden, so daß die Möglich­ keit einer Verzerrung verhindert wird. Die niedrige Beta-Verstärkung der Lateral-pnp-Transistoren bewirkt jedoch, daß der Basisstrom des Transistors 181 entartet, wodurch sein Kollektorstrom ungenau wird. Es ist deshalb notwendig, einen Strom in den Emitter des Transistors 181 zurückzuführen, um dessen eigenen Basisstromverlust zu kompensieren. Hierfür ist der npn-Transistor 179 derart aufgebaut, daß er zwei Kollektoren mit gleicher Fläche besitzt. Einer dieser Kollektoren ist unter Diodenbildung mit der Basis des Transistors 179 verbunden, während der zweite an der +Vc-Spannungsversorgung liegt. Der dioden­ geschaltete Kollektor des Transistors 179 bringt eine Basis/Emitter-Spannung, die den Emitterstrom dieses Transistors bezogen auf seinen Kollektorstrom verdoppelt. Da der Transistor 179 vom Kollektorstrom des Transistors 175 gesteuert wird, der den Basisstrom des Transistors 173 übersetzt, ist der einfache Kollektorstrom des Transistors 175 annähernd gleich dem einfachen Basisstrom des Transistors 173, so daß der Emitterstrom des Transistors 179 das Zweifache des Basisstroms des Transistors 173 ist. Dieser Strom wird zum Emitterstrom des Transistors 181 addiert. Ein derartiger Aufbau gibt eine genaue Stromdarstellung durch die Dioden 183, 185 und 187 der Strompro­ grammierungsleitung 25 für Änderungen in den Beta-Ver­ stärkungen der pnp-Vorrichtungen in der monolithischen Struktur. Bei einem derartigen Aufbau sind die lateralen pnp-Vorrichtungen dieser monolithischen Struktur alle in einer Vorwärtsleitungskonfiguration, so daß der Übergang vom Ruhezustand zum Leitungszustand im Pufferverstärker 9 sehr rasch erfolgt. Experimentell wurde festgestellt, daß dies nur 100 ns benötigt.

Fig. 7a zeigt eine Transistorschaltung 179′ als Alter­ native für den Zweikollektortransistor 179 der Fig. 7. Diese Schaltung verwendet zwei Transistoren 179 a und 179 b, die auf Übereinstimmung ausgesucht werden müssen, damit sich, wie zuvor erläutert, zwei identische Kollek­ torströme ergeben. Damit die beiden Transistoren 179 a und 179 b zueinander passen, müssen sie im wesentlichen die gleichen Basis/Emitter-Übergänge und praktisch gleiche Kollektorflächen besitzen. Damit die Transistoren 179 a und 179 b die Funktion des Zweikollektortransistors 179 simulieren, sind ihre Basen miteinander verbunden und bilden einen Anschluß C′ und ihre Emitter sind ebenfalls miteinander unter Bildung eines Anschlusses A′ verbunden. Der Kollektor des Transistors 179 b liegt an den miteinan­ der verbundenen Basen und der Kollektor des Transistors 179 a bilden die Klemme B′ der Transistorschaltung 179′. Beim Einsetzen des Transistors 179 der Fig. 7 durch die Transistorschaltung 179′ würden die Anschlüsse A′, B′ und C′ an den Punkten A, B bzw. C der Fig. 7 angeschlossen.

Claims (19)

1. Schalter zum wahlweisen Durchschalten eines an ihn angelegten Eingangssignals abhängig von einem Zustandssignal, das in einer Halteschaltungsvorrich­ tung taktgesteuert speicherbar ist, dadurch gekennzeichnet, daß die in dem Schalter integrierte Halteschaltungs­ vorrichtung (1, 3) einen Dateneingang (11) zum Empfang eines Datensignals mit einem ersten oder zweiten Wert, einen Markiereingang (13) zum Empfang eines Markiersignals mit einem ersten oder zweiten Wert und einen Taktimpulseingang zum Empfang von Taktsignalen mit einem ersten oder zweiten Wert und einen Ausgang aufweist, daß die Halteschaltungsvorrichtung (1, 3) denjenigen Wert des Datensignals speichert, der an dem Dateneingang (11) bei Empfang eines Markiersig­ nals mit dem ersten Wert am Markiereingang (13) gerade anliegt, wobei die Halteschaltungsvorrichtung (1, 3) an ihrem Ausgang bei Empfang eines Taktsignals mit dem ersten Wert an dem Taktsignal­ eingang (19) das Zustandssignal mit einem dem Wert des gespeicherten Datensignals im wesentlichen gleichen Wert abgibt, und daß eine Übertragungsvor­ richtung (9) bei Empfang eines Zustandssignals mit dem ersten Wert an einem Zustandssignaleingang (35) das an ihrem Eingang (27) anliegende Eingangssignal zu ihrem Ausgang (37) durchschaltet.

2. Schalter nach Anspruch 1, dadurch gekennzeichnet, daß die Halteschaltungsvorrichtung zwei Halteschal­ tungen (1, 3) aufweist.

3. Schalter nach Anspruch 2, dadurch gekennzeichnet, daß die erste Halteschaltung (1) das Datensignal und das Markiersignal zum Speichern des Datensignalwerts unter Ansprechen auf ein Markiersignal mit dem ersten Wert empfängt und daß die zweite Halteschaltung (3) ein den in der ersten Halteschaltung (1) gespeicher­ ten Wert des Datensignals darstellendes Signal zum Speichern des Wertes dieses Signals unter Ansprechen auf ein Taktsignal mit dem ersten Wert empfängt.

4. Schalter nach einem der vorhergehenen Ansprüche, dadurch gekennzeichnet, daß das Datensignal, das Taktsignal und das Markiersignal sowie das Zustandssignal digitale Signale sind.

5. Schalter nach Anspruch 4, dadurch gekennzeichnet, daß der erste Wert eine digitale 1 und der zweite Wert eine digitale 0 sind.

6. Schalter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Verzögerungsschaltung (5) vorgesehen ist, die den Übergang des Zustandssignals von seinem ersten zum zweiten Wert mehr verzögert als den Übergang des Zustandssignals von seinem zweiten zum ersten Wert.

7. Schalter nach Anspruch 6, dadurch gekennzeichnet, daß die der Verzögerungsschaltung (5) über eine Leitung (21) vorgeschaltete Halteschaltung (3) einen Transistor (20) aufweist, dessen Emitter an Masse gelegt ist, dessen Basis das Zustandssignal empfängt und dessen Kollektor mit einem Kondensator (23) verbunden ist, der mit seinem anderen Anschluß auf Masse liegt und über dem das sekundäre Zustands­ signal gebildet wird, und daß mit dem Kollektor des Transistors (20) eine Stromquelle (17) zur Wiederaufladung des Kondensators auf den zweiten Wert verbunden ist, wenn der Transistor gesperrt wird.

8. Schalter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Übertragungsvorrichtung (9) eine Schaltvor­ richtung (7), eine programmierbare Leistungsquelle zum Abgeben eines Betriebsleistungspegels unter Ansprechen auf das Zustandssignal mit dem ersten Wert und einen Ruheleistungspegel unter Ansprechen auf das Zustandssignal mit dem zweiten Wert aufweist, wobei der Betriebsleistungspegel größer als der Ruhe­ leistungspegel ist.

9. Schalter nach Anspruch 8, dadurch gekennzeichnet, daß die programmierbare Leistungsquelle auf einen Übergang des Zustandssignals vom ersten zum zweiten Wert und umgekehrt rascher anspricht als die Schaltvorrichtung (7) auf diese Übergänge.

10. Schalter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Übertragungsschaltung (9) eine Stromspiegel­ schaltung aufweist, die über einen weiten Bereich von Beta-Verstärkungsfaktoren ihrer einzelnen Transis­ toren stabil und genau ist.

11. Schalter nach Anspruch 10, dadurch gekennzeichnet, daß die Stromspiegelschaltung aufweist:
einen ersten und einen zweiten Transistor (173, 175) eines ersten Leitfähigkeitstyps, die im wesentlichen als Darlington-Paar geschaltet sind, wobei der freie Emitter mit einer Potentialschiene zum Spiegeln des Stromes koppelbar ist, der in die freie Basis des Darlington-Paars fließt, und daß zwischen die Kollektoren des ersten und zweiten Transistors (173, 175) eine Vervielfachungs-Transistorvorrichtung (179) zum Vervielfachen des in ihre Basis fließenden Stromes geschaltet ist.

12. Schalter nach Anspruch 11, dadurch gekennzeichnet, daß die Vervielfachungs-Transistorvorrichtung einen dritten Transistor (179) eines zweiten Leitfähig­ keitstyps mit zumindest zwei Kollektoren aufweist, wobei seine Basis mit dem Kollektor des ersten oder zweiten Transistors (173, 175), sein Emitter mit dem Kollektor des zweiten oder ersten Transistors (175, 173), einer seiner Kollektoren mit seiner Basis verbunden sind, während die übrigen Kollektoren mit der Potentialschiene zum Vervielfachen des in seine Basis fließenden Stromes koppelbar ist.

13. Schalter nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß die Vervielfachungs-Transistorvorrichtung einen dritten und vierten Transistor (179 a, 179 b) jeweils vom zweiten Leitfähigkeitstyp aufweist, deren Basen miteinander und mit dem Kollektor des ersten oder zweiten Transistors (173, 175), deren Emitter miteinander und mit dem Kollektor des zweiten oder ersten Transistors (175, 173) verbunden sind, und wobei der Kollektor des dritten oder vierten Transistors (179 a, 179 b) an die verbundenen Basen angeschlossen ist und der Kollektor des vierten oder dritten Transistors (179 b, 179 a) mit der Potential­ schiene zum Vervielfachen des in die verbundenen Basen des dritten und vierten Transistors (179 a, 179 b) fließenden Stromes koppelbar ist.

14. Schalter nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß der erste und zweite Transistor (173, 175) pnp- Transistoren und der dritte und vierte Transistor (179; 179 a, 179 b) npn-Transistoren sind.

15. Schalter nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, daß die Beta-Werte des ersten und zweiten Transistors (173, 175) aus einem weiten Bereich von Beta-Werten gewählt werden können, wobei die jeweiligen Beta- Werte des ersten und zweiten Transistors nahe beinander liegen.

16. Schalter nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, daß der Beta-Wert des dritten Transistors (179) um ein Mehrfaches größer als die Beta-Werte des ersten und zweiten Transistors (173, 175) ist.

17. Schalter nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, daß die Basis/Emitter-Übergänge und die Kollektor­ flächen des dritten und vierten Transistors (179 a, 179 b) im wesentlichen zueinander passend gewählt sind.

18. Schalter nach einem der Ansprüche 11 bis 17, dadurch gekennzeichnet, daß die Beta-Werte des dritten und vierten Transis­ tors (179 a, 179 b) nahe beieinander liegen und um ein Mehrfaches größer als die Beta-Werte des ersten und zweiten Transistors (173, 175) sind.

19. Signalleitwegsystem mit einer Matrix aus Koppelpunk­ ten, an denen Schalter angeordnet sind, dadurch gekennzeichnet, daß Schalter nach einem der Patentansprüche 1 bis 18 verwendet werden.