DE3486223T2 - Elektrochemische Technik für die Herstellung einer dielektrischen Isolationsstruktur. - Google Patents
Elektrochemische Technik für die Herstellung einer dielektrischen Isolationsstruktur.Info
- Publication number
- DE3486223T2 DE3486223T2 DE19843486223 DE3486223T DE3486223T2 DE 3486223 T2 DE3486223 T2 DE 3486223T2 DE 19843486223 DE19843486223 DE 19843486223 DE 3486223 T DE3486223 T DE 3486223T DE 3486223 T2 DE3486223 T2 DE 3486223T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- trenches
- etching
- bath
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000009413 insulation Methods 0.000 title description 4
- 238000005530 etching Methods 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 42
- 239000012535 impurity Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 15
- 239000002131 composite material Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000000407 epitaxy Methods 0.000 claims 3
- 238000000151 deposition Methods 0.000 claims 2
- 230000008569 process Effects 0.000 description 15
- 239000000758 substrate Substances 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 11
- 238000000227 grinding Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 230000000873 masking effect Effects 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000007858 starting material Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Weting (AREA)
- Drying Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Pressure Sensors (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen dielektrisch isolierter Inseln nach dem Oberbegriff des Patentanspruchs 1.
- Dielektrisch isolierte integrierte Schaltkreise beinhalten im allgemeinen eine Mehrzahl von Inseln, die seitlich und an ihrem Boden von einem Träger durch eine dielektrische Isolation getrennt sind. Eines der früheren Verfahren zur Bildung dieser dielektrisch isolierten Inseln beinhaltete ein anisotropes Ätzen einer ersten Oberfläche eines Substrates zur Erzeugung von Gräben, ein Bedecken der ersten Oberfläche und der Gräben mit einer dielektrischen Isolationsschicht, gefolgt von der Bildung einer Trägerschicht darauf. Die Struktur in Form des Ausgangssubstrates (10) mit dielektrischer Isolationsschicht (12) und Trägerschicht (14) ist in Fig. 1 dargestellt. Eine zweite Oberfläche (16) wird bis auf eine Linie (18) herab mechanisch entfernt, um die Trägerschicht (14) freizulegen, wodurch dielektrisch isolierte Inseln entstehen. In der Oberfläche längs der Linie (18) werden Bauelemente ausgebildet. Da die zweite Oberfläche (16) als Referenzebene für das Schleifen und Polieren verwendet wird, hat jegliche Fehlanpassung zwischen der Oberfläche (16) und der Ausgangsoberfläche (20), in der die Gräben ausgebildet sind, zur Folge, daß die obere Oberfläche (18) nicht parallel zur unteren Oberfläche (20) liegt. Da das Ausgangssubstrat (10) dick genug sein muß, um nach dem Ätzen noch ohne Brechen handhabbar zu sein und nachfolgend durch Schleifen entfernt zu werden, wird die Steuerung der endgültigen Dicke und Parallelität der Oberflächen durch Schleiftoleranzen beeinträchtigt. Somit muß die Tiefe der gebildeten Inseln vergrößert werden, um die Toleranz zur Kompensierung jeglicher fehlangepaßter Planarität zu erhöhen. Dies vergrößert unnötigerweise das Oberflächengebiet der Inseln und beeinflußt daher die Dichte auf dem Chip nachteilig. Da das Startmaterial (10) auch die die Inseln bildenden Bereiche einhaltet, müssen in Abhängigkeit von der Schaltkreisanforderung Startmaterialien mit verschiedenem spezifischem Widerstand verwendet werden.
- Ein weiteres Verfahren zur Bildung dielektrischer Isolationsbereiche ist das elektrochemische Ätzen. Dieses Verfahren ist in Fig. 2 dargestellt und beinhaltet epitaxiales Erzeugen einer zweiten Schicht (22) auf einer ersten Schicht (24), wobei die erste Schicht (24) einen niedrigeren spezifischen Widerstand als die zweite Schicht (22) aufweist. Das Verfahren wird wie in Fig. 1 fortgesetzt, wobei in der Epitaxialschicht (22) Gräben anisotrop erzeugt werden, die innerhalb der zweiten Schicht (22) enden, gefolgt von der Bildung einer dielektrischen Isolationsschicht (26) und einer Trägerschicht (28). Die Verbundstruktur wird dann in einem Ätzbad angeordnet, und die Schicht (24) wird durch elektrochemisches Ätzen entfernt. Dies entfernt die Schicht (24) bis herab zu der Grenzfläche (30) zwischen der ersten und der zweiten Schicht (24) und (22). Die Schicht (22) wird daraufhin bis herab zu der gestrichelten Linie (32) mechanisch entfernt, wobei Teile der Trägerschicht (28) zur Bildung dielektrisch isolierter Bereiche freigelegt werden. In der Oberfläche (32) werden Bauelemente ausgebildet. Es wurde festgestellt, daß der elektrochemische Ätzvorgang von Fig. 2 die durch das mechanische Entfernen von Fig. 1 erzeugten Fehler eliminiert, da der Hauptteil des Materials durch Ätzen bis herab zu einer im wesentlichen gut definierten Oberfläche (30) entfernt wird, woraufhin ein kleines Gebiet zwischen (30) und (32) durch mechanische Mittel beseitigt wird. In Fig. 1 wird die in hohem Maße dicke Schicht (10) von der Oberfläche (16) bis herab zu (18) durch mechanische Mittel abgetragen. Außerdem ist, da die Schicht (22) epitaxial aufgewachsen ist, die Parallelitätsbeziehung zwischen den Ebenen (30) und (34) von Fig. 2 wesentlich größer als jene zwischen (16) und (20) von Fig. 1.
- Auch elektrochemisches Ätzen hat seine Schwierigkeiten. Wie in der Patentschrift US 3 536 600 erwähnt, kann ein Verjüngungseffekt auftreten und muß korrigiert werden. In ähnlicher Weise diffundieren aufgrund der nachfolgenden Hochtemperatur- Prozeßschritte Fremdatome aus der Schicht (24) in die Schicht (22), weshalb die Grenzflächenschicht (30) nicht gut definiert ist. Dies induziert zusätzliche Fehler bei der Entfernung der Schicht (24) zur Bildung einer Oberfläche (30), die dann mechanisch entfernt wird. Die Tiefe der resultierenden endgültigen Struktur zwischen den Ebenen (32) und (34) wird um 10% vergrößert, um Fehler beim epitaxialen Wachstum zu berücksichtigen. Durch Vergrößern der Tiefe werden auch laterale Oberflächenfehler vermehrt und dadurch die Packungsdichte vermindert.
- Es ist auch bekannt (DE-A 1 589 062), dielektrisch isolierte Inseln herzustellen, indem eine zweite Schicht aus einem Halbleitermaterial auf einer ersten Schicht aus einem Halbleitermaterial mit einem niedrigeren spezifischen Widerstand erzeugt wird, wonach die zweite Schicht geätzt wird, um zwei Typen von Gräben zu bilden, wobei der eine Typ tiefer als der andere ist. Dann werden eine dielektrische Schicht auf der Oberfläche der zweiten Schicht und der Gräben erzeugt, wobei auf dieser dielektrischen Schicht eine Trägerschicht gebildet wird. Danach wird die erste Schicht durch einen groben Schleif- oder Poliervorgang entfernt, bis die tieferen Gräben erreicht sind. Daraufhin wird bis zum Erreichen der anderen Gräben ein langsameres und kontrollierteres Schleifen und Polieren durchgeführt.
- Eine Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung eines Verfahrens zum Bilden dielektrisch isolierter Inseln, wobei eine resultierende, endgültige Oberfläche möglichst parallel zur Unterseite der Inseln liegt und daher den Tiefenfehler oder die Toleranz minimiert, was die Dichte wesentlich erhöht.
- Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung eines Verfahrens zum Bilden dielektrisch isolierter Inseln mit erhöhter Tiefengenauigkeit.
- Noch eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung eines Verfahrens zum Herstellen dielektrisch isolierter Bereiche, das in der Lage ist, ausgehend von einem üblichen Substrat den resultierenden spezifischen Widerstand der Inseln und den Typ passend zu machen.
- Diese Aufgaben werden durch die Erfindung gemäß Patentanspruch 1 gelöst.
- Dies erlaubt die Verwendung von elektrochemischem Ätzen in Verbindung mit mechanischer Entfernung herab bis zu der erforderlichen endgültigen Tiefe, was zu einer beträchtlichen Planarität der Ober- und Unterseite der dielektrisch isolierten Inseln führt. Aufgrund des flachen Winkels, der ein spitzer Winkel ist und bevorzugt etwa 20º beträgt, und aufgrund der Einführgeschwindigkeit tritt das gesamte Ätzen im wesentlichen längs der Oberfläche des Ätzbades auf. Daher hört das elektrochemische Ätzen auf, wenn der elektrische Kontakt unterbrochen wird, d. h. wenn die dielektrische Oberfläche eines Grabens erreicht wird.
- Die Gräben zum Anzeigen der Ebene werden zur gleichen Zeit gebildet wie die dielektrischen Isolationsgräben, die sich durch die Epitaxialschicht hindurch und in die Schicht hinein erstrecken, die durch elektrochemisches Ätzen entfernt wird. Durch Verwendung eines anisotropen Ätzvorgangs können die Tiefen der zwei Gräben innerhalb sehr enger Toleranzen kontrolliert werden. Die Oberfläche, in der die Gräben geätzt werden, kann der Einbringung von Fremdatomen ausgesetzt werden, um vergrabene Bereiche an der Oberfläche zu bilden oder den Leitfähigkeitstyp oder die Fremdatomkonzentration der gesamten resultierenden, dielektrisch isolierten Bereiche zu ändern. Die Oberfläche kann außerdem geätzt und durch epitaxiale Deposition von Material mit dem entgegengesetzten Leitfähigkeitstyp oder erhöhter Fremdatomkonzentration gefüllt werden.
- Weitere Aufgaben, Vorteile und neuartige Merkmale der Erfindung werden durch die folgende detaillierte Beschreibung der Erfindung bei Betrachtung in Verbindung mit den begleitenden Zeichnungen offensichtlich werden.
- Fig. 1 ist eine Querschnittsansicht eines Wafers in einem Stadium der Herstellung, wobei eine mechanische Entfernung gemäß dem Stand der Technik verwendet wird.
- Fig. 2 ist eine Querschnittsansicht eines Wafers, wobei eine elektrochemische Entfernung gemäß dem Stand der Technik verwendet wird.
- Fig. 3 bis 11 sind Querschnittsansichten eines Wafers, die das Herstellungsverfahren darstellen, das die Prinzipien der vorliegenden Erfindung beinhaltet.
- Fig. 12, 13 und 14 sind Querschnittsansichten, die den Schritt des elektrochemischen Ätzens darstellen.
- Fig. 15, 16 und 17 sind Querschnittsansichten, die den Wafer während eines modifizierten Schritts des Prozesses der Fig. 3 bis 11 zeigen.
- Fig. 18 ist eine Querschnittsansicht eines Wafers, die eine weitere Modifikation des Verfahrens der Fig. 15 bis 17 darstellt.
- Der Prozeß beginnt mit der Bildung einer Epitaxialschicht (42) auf einem Substrat (40) mit einer Grenzfläche (44) dazwischen. Das Ausgangssubstrat (40) besteht aus einem relativ hoch dotierten Material, zum Beispiel Antimon, das so dotiert ist, daß es einen Widerstand von weniger als 0,05 Ohm·Zentimeter aufweist, und das [100]-orientierte, parallele Flächen (44) und (48) besitzt, die bis auf ungefähr plus oder minus zwei Mikrometer parallel sind. Die Steuerung der Parallelität ist nicht so entscheidend wie in bekannten dielektrischen Isolationsprozessen, wie aus der folgenden Beschreibung ersichtlich wird. Die Epitaxialschicht (42) besitzt einen spezifischen Widerstand im Bereich von 0,1 Ohm·Zentimeter bis 100 Ohm·Zentimeter, abhängig von den gewünschten Parametern der resultierenden Struktur. Der wesentliche Punkt ist der, daß die Differenz des spezifischen Widerstands des Substrates (40) und der Schicht (42) wenigstens eine halbe Größenordnung betragen sollte. Dies ist aufgrund des unten zu beschreibenden elektrochemischen Ätzschrittes wichtig. Die Epitaxialschicht (42) wird so aufgewachsen, daß sie in Abhängigkeit von der gewünschten Inseltiefe eine Dicke im Bereich von 7 Mikrometer bis 75 Mikrometer aufweist. Die resultierende Struktur ist in Fig. 3 dargestellt.
- Wenn ein integrierter Schaltkreis mit Inseln von zwei verschiedenen Leitfähigkeitstypen erforderlich ist, wird auf der freiliegenden Oberfläche (46) der Epitaxialschicht (42) eine Maskenschicht erzeugt, die Öffnungen für die Positionen der Inseln vom zweiten Typ aufweist. Dann werden Fremdatome des entgegengesetzten Leitfähigkeitstyps, beispielsweise p-leitende Dotierstoffe aus zum Beispiel Bor oder Aluminium, eingebaut und bis herab zu einer Tiefe eindiffundiert, welche die Tiefe der Epitaxialschicht (42) erreicht. Die resultierende Struktur ist in Fig. 4 dargestellt, wobei ein p-leitender Fremdatombereich (50) in der Epitaxialschicht (42) ausgebildet ist. Außerdem kann ein Maskierungsschritt durchgeführt werden, um n-leitende Fremdatome in die n&supmin;-Epitaxialschicht (42) einzubauen, um einen Bereich mit niedrigerem spezifischem Widerstand als dem der Epitaxialschicht (42), jedoch nicht so niedrig wie derjenige des n&spplus;-Substrats (40) zu bilden (nicht gezeigt). Dies ermöglicht einen integrierten Schaltkreis mit sowohl analogen Bauelementen, die in dem Bereich mit hohem spezifischem Widerstand gebildet werden, als auch digitalen Bauelementen, die in den Bauelementinseln mit niedrigem spezifischem Widerstand gebildet werden.
- In jedem Fall wird die Maskierungsschicht entfernt und eine neue Maskierungsschicht, zum Beispiel durch Oxidation, gebildet und strukturiert, um vergrabene Schichten mit hoher Fremdatomkonzentration zu bilden. Zum Beispiel werden nleitende Fremdatome eingebaut und bis zum erforderlichen Schichtwiderstand und der erforderlichen Eindringtiefe eindiffundiert. Dies ist in Fig. 5 als n&spplus;-Bereich (52) dargestellt. Es ist zu erwähnen, daß, wenn lediglich isolierte Bereiche eines einzigen Leitfähigkeitstyps erforderlich sind, die Bildung des p-Bereiches (50) weggelassen und die Oberfläche (46) nichtselektiv einer n&spplus;-Implantierung und -Diffusion unterzogen werden kann. Dies würde dazu führen, daß alle dielektrisch isolierten Inseln eine vergrabene n&spplus;-Schicht aufweisen. Es ist außerdem zu erwähnen, daß in einem p-Bereich mittels Einbau von p&spplus;-Fremdatomen durch einen getrennten Maskierungsschritt unter Verwendung einer Bordeposition oder -implantation und eines Diffusionszyklus eine vergrabene Schicht gebildet werden kann.
- Auf der Oberfläche (46) der Epitaxialschicht (42) wird eine Maskenschicht (54) gebildet und für Öffnungen strukturiert, um sowohl die Gräben für die Isolationswände als auch die Trennlinien zu bilden. Gräben werden anisotrop durch das Muster hindurch geätzt, wobei zum Beispiel eine Lösung aus Wasser, Alkohol und Kaliumhydroxid verwendet wird. Es ist erlaubt, daß die Gräben zwischen den dielektrisch isolierten Inseln V-förmig zulaufen, und es ist erlaubt, daß die Gräben für Trennlinien, welche die möglicherweise zu bildenden Schaltkreischips umgeben, tiefer geätzt werden. Bekanntermaßen ist die Tiefe des Vs eine Funktion des Öffnungsquerschnitts. Wie in Fig. 6 dargestellt, enden die Inselgräben innerhalb der Epitaxialschicht (42), während sich die Gräben (58) für die Trennlinien durch die Epitaxialschicht hindurch und in das ursprüngliche Startmaterial (40) hinein erstrecken.
- Obwohl gezeigt ist, daß die Gräben (58) für die Trennlinien nicht V-förmig zulaufen, kann es gestattet werden, daß sie V-förmig zulaufen, wenn dies gewünscht ist. Es ist bevorzugt, daß sie nicht V-förmig zulaufen und daß sie eine ebene Oberfläche (60) an deren Boden bilden. Aufgrund der Kristallographie ist die ebene Oberfläche (60) parallel zu der ursprünglichen Oberfläche (46) der Epitaxialschicht (42). Wie unter Bezugnahme auf die Fig. 12, 13 und 14 detaillierter erläutert werden wird, enden die Gräben (56) in einer ausreichenden Entfernung von der Grenzfläche (44), so daß das elektrochemische Ätzen den minimalen Insel-V-Auslauf nicht erreicht. Wie zuvor erörtert, diffundieren die n-leitenden Fremdatome aus dem Substrat (40) in die Epitaxialschicht (42), wodurch sich die Fremdatomgrenzfläche (44) von der ursprünglichen Epitaxialgrenzfläche wegverlagert. Somit brauchen sich die tieferen Gräben (58) nicht bis in das Ausgangssubstrat (40) hinein erstrecken, sondern lediglich über den Teil der Epitaxialschicht (42) mit der niedrigeren Fremdatomkonzentration hinaus.
- Die Maskierungsschicht (54) wird entfernt, die Oberfläche der Gräben (56) und (58) sowie die Oberfläche (46) der Epitaxialschicht sind sauber, und es wird eine dielektrische Schicht (61) darauf gebildet. Bekanntermaßen kann diese Schicht aus einer durch thermische Oxidation gebildeten Oxidschicht bestehen oder eine abgeschiedene Schicht sein. In ähnlicher Weise kann diese dielektrische Schicht aus Siliziumnitrid oder einer Oxid-Nitrid-Kombination bestehen. Dann wird eine polykristalline Siliziumschicht mit einer Dicke aufgebracht, die geeignet ist, eine bestimmte, endgültige dielektrisch isolierte Scheibe bereitzustellen. Die polykristalline Schicht bildet einen in Fig. 7 dargestellten Träger (62). Die freiliegende polykristalline Oberfläche wird auf Dicken geschliffen, die kompatibel zu der endgültigen dielektrischen Isolationswaferdicke sind, wodurch auch Vertiefungen an der Oberseite entfernt werden, die durch die Deposition in dem Grabenmuster verursacht werden. Wenn auch die Planarität dieser Oberfläche und die Parallelität zu der Oberfläche des Ausgangssubstrats wichtig sind, indem sie nämlich innerhalb des Bereiches von plus oder minus zwei Mikrometer liegen, sind sie nicht annähernd so entscheidend wie in den bekannten Prozessen für dielektrisches Isolationsmaterial.
- Die Scheibe wird umgedreht, und der n&spplus;-Substratbereich (40) wird mechanisch auf eine Dicke von ungefähr 35 Mikrometer zur epitaxialen Grenzfläche (44) geschliffen. Dieser Schleifschritt ist ebenfalls viel weniger kritisch als das entsprechende Schleifen oder Feinschleifen oder Ätzen bei Verwendung bekannter Prozesse für dielektrische Isolationsmaterialien. Die resultierende Struktur ist in Fig. 8 dargestellt. Wie unten erörtert werden wird, muß die Dicke der n&spplus;-Schicht (40) in Abhängigkeit von ihrem spezifischen Widerstand, dem elektrische Potential und dem Ätzbad ausreichend sein, um das elektrochemische Ätzen auszuhalten.
- Die Verbundstruktur von Fig. 8 wird in ein verdünntes Bad mit weniger als ungefähr 10 Volumenprozent Flußsäure verbracht, während durch die n&spplus;-Schicht (40) ein Strom geführt wird. Die Scheibe kann relativ zu dem Bad oder das Bad relativ zu der Scheibe so bewegt werden, daß sich eine schmale Ätzgrenzfläche ergibt. Auf der n&spplus;-Schicht befinden sich Kontaktelektroden, und parallel zu der Scheibe ist in dem Flußsäureätzmittel ein Platinraster aufgehängt. Während sich das Niveau des Ätzmittels relativ zu der Scheibe bewegt, wird die n&spplus;-Schicht weggeätzt, bis die Epitaxialschicht (42) mit geringer Leitfähigkeit und höherem Widerstand freigelegt ist oder der Gesamtstrom durch die umgebenden Oxidgräben (58) für die Trennlinien abgeschnürt wird. Wie unten erörtert werden wird, wird die beste Steuerung der endgültigen Inselabmessungen durch Verwendung des Abschnürmechanismus erzielt, da er den kritischen Einfluß der Schwankungen in der epitaxialen Dicke auf die Steuerung der endgültigen Inselabmessungen reduziert.
- Die resultierende Struktur ist in Fig. 9 dargestellt und zeigt, daß der untere Teil (60) des Grabens (58) und eine Oberfläche (64) der Epitaxialschicht (42) freigelegt sind. Die Spitzen der Graben (56) liegen nicht frei. Eine geringe Polierung wird durchgeführt, um den von dem hochdotierten, beseitigten Substrat (40) aufwärtsdiffundierten Bereich zu entfernen, um Ätzflecken zu entfernen und die Inselbereiche bis zu einer bestimmten Dickentiefe zu isolieren. Die Tiefe reicht aus, um die polykristalline Schicht (62) an einer neuen Oberfläche (66) freizulegen, wie in Fig. 10 dargestellt. Die freiliegenden Teile der Gräben (60) für die Trennlinien liefern eine Ebene, die parallel zum Boden (46) des Grabens ist. Somit verläuft die mechanische Entfernung der Teile der Epitaxialschicht (42) paralleler zum Boden des Grabens als bei Verfahren gemäß dem Stand der Technik. Da die Schwankung zwischen der Oberseite (66) und der Unterseite (46) der Inseln reduziert ist, ist die in den Inseln vorliegende zusätzliche Toleranztiefe verringert, was die laterale Ausdehnung der Inseln vermindert. Somit wird die Packungsdichte gegenüber Bauelementen gemäß dem Stand der Technik wesentlich erhöht. Bei dem vorliegenden Prozeß ist der entscheidende Kontrollparameter, der die Toleranzschwankung der endgültigen Inselabmessung begrenzt, die Tiefe des Grabens für die Trennlinie. Mit nur dieser Schwankung plus der minimalen Toleranz aufgrund der geringen Polierung können dann die endgültigen Dicken der Inseln innerhalb plus oder minus ein Mikrometer gesteuert werden.
- Um die Qualität der p-Insel (50) zu steigern, kann es notwendig sein, Bor selektiv in die Oberfläche der p-Insel einzudiffundieren. Dies verhindert jegliche Kanalbildung in der p-Insel aufgrund einer niedrigen Dotierstoffkonzentration, da es sich bei der ursprünglichen Diffusion um eine Diffusion von der Rückseite her handelte. Diese Diffusion erfolgt ersichtlich durch eine Maskenschicht, wobei die sich ergebende Struktur in Fig. 11 dargestellt ist und eine durch die gestrichelte Linie (68) markierte Oberfläche einer Konzentration von p&sub2;-leitenden Fremdatomen aufweist. Diese zusätzliche Diffusion stellt außerdem sicher, daß sich keine n-leitende Schicht an der Oberseite der p-Inseln befindet, wenn die Diffusion von der Rückseite nicht tief genug reicht. Dies kann auch zur Reduzierung der Erwärmungszeit auf hohe Temperaturen für die Diffusion von der Rückseite verwendet werden, was auch die Diffusion der n&spplus;-Fremdatome aus dem Ausgangssubstrat (40) in den Epitaxialbereich (42) hinein minimiert. Diese Diffusion hat einen merklichen Effekt auf die Grenzfläche (44), die in Bezug auf den Schritt des elektrochemischen Ätzens entscheidend ist.
- Eine detaillierte Erläuterung des elektrochemischen Ätzprozesses der vorliegenden Erfindung wird unter Bezugnahme auf die Fig. 12, 13 und 14 gegeben. Die Verbundstruktur von Fig. 8 wird mit einer Geschwindigkeit, die langsam genug ist, daß das elektrochemische Ätzen endet, bevor die gesamte erste Schicht (40) geätzt ist, in das elektrochemische Bad abgesenkt. Das Ende des elektrochemischen Ätzens tritt aufgrund des Abschnürphänomens ein, bei dem der Widerstand der n&spplus;-Schicht (40) unter denjenigen vermindert wird, der erforderlich ist, um den elektrochemischen Ätzprozeß in Gang zu halten. Wie zuvor erörtert, braucht die Grenzfläche (44) zwischen der n&spplus;-Schicht (40) und der n -Epitaxialschicht (42) nicht notwendigerweise eine gerade Linie oder die ursprüngliche Grenzfläche des epitaxialen Wachstums zu sein, da zusätzliche Erwärmungsprozeßschritte bewirken, daß Fremdatome aus dem hoch dotierten n&spplus;-Bereich (40) in den niedriger dotierten n&supmin;-Bereich (42) diffundieren.
- Um die Abschnürtechnik zu verbessern, wird die Verbundstruktur von Fig. 8 unter einem kleinen Winkel, wie in Fig. 12 dargestellt, in das elektrochemische Bad (70) eingeführt. Dieser Winkel beträgt vorzugsweise 200 oder weniger. Die Einführungsbewegung verläuft vertikal. Wie in Fig. 12 dargestellt, wird die erste n&spplus;-Schicht (40) im wesentlichen entlang der Oberfläche des Bades (70) und unter einem sehr kleinen Winkel relativ zu der Grenzflächenlinie (44) zwischen der n&spplus;-Schicht (40) und der n&supmin;-Epitaxialschicht (42) geätzt. Die Phantomlinie in den Figuren weist auf das Ätzen der ursprünglichen Grenzfläche der Schicht (40) gemäß dem Stand der Technik hin.
- Mit der weiteren Einführung der Verbundstruktur in das Fluid (70) setzt sich das Ätzen fort. Wie in Fig. 13 dargestellt, erstreckt sich an der äußersten rechten Ecke die Ätzoberfläche (64) in die n&supmin;-Schicht (42) unter der Grenzfläche (44) hinein. Somit neigt der Teil zwischen den Trennlinien (60) dazu, sich zu vertiefen, wenn die elektrochemische Ätzoberfläche nicht eben ist. In dem in Fig. 13 dargestellten Stadium wurde der Teil der Schicht (40) im Fluid vermindert, wodurch dessen Widerstand auf einen Wert vergrößert wurde, der das elektrochemische Ätzen beendet. Das Nettoresultat, wie in Fig. 14 dargestellt, besteht darin, daß ein Teil der Schicht (40) als Schatten verbleibt. Somit wurde nicht nur der Teil des n&supmin;- Epitaxialbereiches (42) herausgeatzt und vertieft, sondern es verbleiben auch Teile der Ausgangsschicht 40 aufgrund des Einschnürens des Stromflusses.
- Als Beispiel für die Betriebsparameter des vorliegenden Systems wurde ein n&spplus;- Bereich (40) mit einem Widerstand unter 0,02 Ohm Zentimeter und einer Dicke von 35 Mikrometer in eine verdünnte Lösung aus weniger als 10% Flußsäure in Wasser eingebracht. Die n&spplus;-Schicht (40) und ein in dem Ätzmittel aufgehängtes Platinraster waren mit einer Spannung von 10 Volt vorgespannt, und die Verbundstruktur wurde unter einem Winkel von 15º eingeführt sowie mit einer Geschwindigkeit von 0,5 Inch pro Stunde in das Bad abgesenkt.
- Da der unterste Punkt (60) der Gräben für die Trennlinien vollständig freiliegt und als Referenzpunkt zur Definition einer Schleif- und Polierebene verwendet wird, sind das zusätzliche Material oder Teile der Ausgangsschicht (40), die zurückbleiben, kein schwerwiegendes Problem. Ein schwerwiegenderes Problem ist das Vertiefen oder Ätzen der n&supmin;-Schicht (42). Es sollte sich nicht nur ausreichend viel von der Schicht (42) zwischen der Grenzfläche (44) und dem Boden der Gräben (56) befinden, so daß das vertiefende Ätzen nicht bis in das Gebiet reicht, das durch den Boden der Gräben (56) festgelegt ist, sondern es wurde auch festgestellt, daß die tiefen Gräben (58) nicht mehr als 1000 Mikrometer voneinander entfernt angeordnet sein sollten. Dies minimiert den Vertiefungseffekt für den oben angegebenen Positionierungswinkel.
- Als weitere Modifikation des vorliegenden Prozesses kann der p-Bereich (50) anders als durch Diffusion gebildet werden. Wie in Fig. 15 dargestellt, ist auf der Oberfläche (46) der Epitaxialschicht (42) eine Maskierungsschicht (72) vorgesehen, in der ein Fenster geschaffen und die als Ätzmaske verwendet wird, um bis auf die n&spplus;-Schicht (40) herab zu ätzen. Die sich ergebende Öffnung (74) wird dann zum Beispiel durch epitaxiales Wachstum mit p-leitendem Material (78) gefüllt. Das pleitende Material und die Maskenschicht (72) werden durch wohlbekannte Prozesse entfernt, was zu der in Fig. 17 dargestellten, planaren Struktur führt. Alternativ kann n-leitendes Material mit einer Fremdatomkonzentration, die größer als jene der Epitaxialschicht (42) aber geringer als jene der n&spplus;-Schicht (40) ist, epitaxial aufgewachsen werden. Dies ermöglicht, daß das elektrochemische Ätzen zwischen den zwei Schichten unterscheidet.
- Aus der vorausgehenden Beschreibung der bevorzugten Ausführungsform ist es offensichtlich, daß die Ziele der Erfindung erreicht werden, und während die Erfindung detailliert beschrieben und dargestellt wurde, versteht es sich klarerweise, daß diese lediglich als Erläuterung und Beispiel und nicht als Beschränkung anzusehen ist. Obwohl die vorliegende Erfindung für epitaxiales Erzeugen eines n&supmin;-Substrats auf einem n&spplus;-Startmaterial beschrieben wurde, kann auch eine p-leitende Epitaxialschicht auf der n&spplus;-Startschicht gebildet werden, oder es können alle Leitfähigkeitstypen umgekehrt werden.
Claims (20)
1. Verfahren zum Herstellen dielektrisch isolierter Inseln, das einschließt:
die Bildung einer zweiten Schicht eines Halbleitermaterials auf einer ersten Schicht
Halbleitermaterials, wobei die erste Schicht einen niedrigeren spezifischen Widerstand als die zweite
Schicht hat;
das Ätzen der zweiten Schicht, um Gräben zu formen, die sich von einer ersten Oberfläche
der Schicht herab erstrecken;
die Bildung einer dielektrischen Schicht auf der ersten Oberfläche der zweiten Schicht und
der Gräben;
die Bildung einer Trägerschicht auf der dielektrischen Schicht, wodurch sich eine
Verbundstruktur ergibt;
gekennzeichnet durch das Einführen der Verbundstruktur in ein Ätzbad, während die erste
Schicht und das Bad vorgespannt werden, um die erste Schicht bis zu der dielektrischen
Schicht der Gräben im wesentlichen an der Oberfläche des Ätzbades abzuätzen, während sich
das Niveau des Ätzmittels relativ zu der Verbundstruktur bewegt;
wobei die Verbundstruktur in das Ätzbad mit genügend langsamer Geschwindigkeit
eingeführt wird, so daß das Ätzen aufgrund des Abschnürens des Stromflusses durch
nacheinander freigelegte dielektrische Schichten aufeinanderfolgender Gräben beendet wird.
2. Verfahren nach Anspruch 1, wobei das Ätzen durch Vorspannen der ersten Schicht
durchgeführt wird, um elektrischen Strom zu leiten und fortschreitend Teile der ersten Schicht
wegzuätzen bis der Stromfluß durch jeden Teil der ersten Schicht durch die nacheinander
freigelegten dielektrischen Schichten in den Gräben abgeschnürt ist.
3. Verfahren nach Anspruch 1, das weiter einschließt:
Ätzen der zweiten Schicht, um erste Gräben zu formen, die sich von der ersten Oberfläche
herab bis zu einer ersten Tiefe erstrecken, und um zweite Gräben zu formen, die sich von der
ersten Oberfläche herab bis zu einer zweiten Tiefe erstrecken, die geringer als die erste Tiefe
ist; elektrochemisches Ätzen der ersten Schicht, um die dielektrische Schicht auf den ersten
Gräben freizulegen; und Abtragen der dielektrischen Schicht und der zweiten Schicht bis zu
einer Ebene herab, die die zweiten Gräben freilegt, und Benutzen der freigelegten Abschnitte
der zweiten Gräben als Referenzebene.
4. Verfahren nach Anspruch 1, wobei das Ätzen durch langsames und kontinuierliches
Einführen der Verbundstruktur in das Ätzbad durchgeführt wird, wobei die Oberfläche der
ersten Schicht zum Ätzbad zeigt, und einen Winkel mit der Oberfläche des Ätzbades bildet,
um eingetauchte Teile der ersten Schicht bis zur Abschnürung durch nacheinander freigelegte
dielektrische Schichten von Gräben abzuätzen.
5. Verfahren nach Anspruch 4, wobei der flache Winkel weniger als 20 Grad in bezug auf die
die Oberfläche des Ätzbades beträgt.
6. Verfahren nach Anspruch 2 bis 3, wobei die niedrigeren Gräben so geätzt werden, daß
sie innerhalb der zweiten Schicht, in genügender Entfernung von der Grenzfläche der ersten
und zweiten Schicht enden, so daß sie nicht durch den elektrochemischen Ätzschritt freigelegt
werden.
7. Verfahren nach Anspruch 2, 3, 4, 5 oder 6, wobei die tieferen Gräben so geformt sind,
daß sie eine Tiefe und seitlichen Abstand in der ersten Schicht haben, um elektrochemisches
Ätzen der zweiten Schicht von der Grenzfläche aus zu einer Tiefe unterhalb einer Ebene, die
durch die Begrenzungen der niedrigeren Gräben gebildet wird, zu verhindern.
8. Verfahren nach einem der Ansprüche 1 bis 7, wobei die Gräben durch anisotropes Ätzen
geformt werden.
9. Verfahren nach Anspruch 8, wobei der tiefere Graben zu einer Tiefe geätzt wird, die
geringer ist als eine voll V-förmig ausgeätzte Tiefe, so daß er eine ebene Begrenzung hat.
10. Verfahren nach Anspruch 1, das ein Abtragen eines Teils der ersten Schicht einschließt,
um ihre Dicke vor dem elektrochemischen Ätzen zu verringern.
11. Verfahren nach Anspruch 1, wobei die zweite Schicht durch Epitaxie gebildet wird.
12. Verfahren nach Anspruch 1, das ein Einbringen von Störstellen desselben
Leitfähigkeitstyps wie die zweite Schicht in die erste Oberfläche der zweiten Schicht einschließt, um Bereiche
reduzierten spezifischen Widerstands in der zweiten Schicht zu bilden bevor die Trägerschicht
gebildet wird.
13. Verfahren nach Anspruch 1, das ein Einbringen von Störstellen eines zweiten, einem
ersten Leitfähigkeitstyp der zweiten Schicht entgegengesetzten Leitfähigkeitstyps, in
wahlweise Gebiete der ersten Oberfläche der zweiten Schicht einschließt, um Bereiche des zweiten
Leitfähigkeitstyps zu bilden, die sich von der ersten Oberfläche der zweiten Schicht zu der
Grenzfläche der ersten und zweiten Schichten erstreckt, bevor die Trägerschicht gebildet wird.
14. Verfahren nach Anspruch 13, das das Einbringen von Störstellen des ersten
Leitfähigkeitstyps
in ausgewählte Gebiete der ersten Oberfläche der zweiten Schicht einschließt, um
Bereiche reduzierten spezifischen Widerstands in der zweiten Schicht zu bilden, bevor die
Trägerschicht gebildet wird.
15. Verfahren nach Anspruch 1, das ein Abtragen von Teilen der Trägerschicht einschließt,
um eine ebene Oberfläche zu schaffen.
16. Verfahren nach Anspruch 1, das ein Ätzen der ersten Oberfläche der zweiten Schicht
einschließt, um eine Vertiefung zu formen, die sich von der ersten Oberfläche zu der
Grenzfläche zwischen den ersten und zweiten Schichten erstreckt, sowie das Auffüllen der Vertiefung
mit einem Halbleitermaterial mit anderen Eigenschaften als der zweiten Schicht, bevor die
Trägerschicht gebildet wird.
17. Verfahren nach Anspruch 16, wobei der Schritt des Auffüllens der Vertiefung das
Aufbringen durch Epitaxie eines Halbleitermaterials mit einem zweiten Leitfähigkeitstyp
einschließt, der einem ersten Leitfähigkeitstyp der zweiten Schicht entgegengesetzt ist.
18. Verfahren nach Anspruch 16, wobei der Schritt des Auffüllens der Vertiefung das
Aufbringen durch Epitaxie von Halbleitermaterial einschließt, das denselben Leitfähigkeitstyp
wie die zweite Schicht und einen niedrigeren spezifischen Widerstand als die zweite Schicht
und einen höheren spezifischen Widerstand als die erste Schicht besitzt.
19. Verfahren nach Anspruch 1, wobei die Verbundstruktur langsam genug in das Ätzbad
bewegt wird, so daß das elektrochemische Ätzen beendet wird, bevor die ganze erste Schicht
weggeätzt ist.
20. Verfahren nach Anspruch 2, wobei die tieferen Gräben einen genügend engen seitlichen
Abstand haben, um das Ätzen der zweiten Schicht zu verhindern.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US54863183A | 1983-11-04 | 1983-11-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3486223D1 DE3486223D1 (de) | 1993-11-11 |
DE3486223T2 true DE3486223T2 (de) | 1994-03-31 |
Family
ID=24189713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19843486223 Expired - Fee Related DE3486223T2 (de) | 1983-11-04 | 1984-10-25 | Elektrochemische Technik für die Herstellung einer dielektrischen Isolationsstruktur. |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0142737B1 (de) |
JP (1) | JPH0758735B2 (de) |
DE (1) | DE3486223T2 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4820653A (en) * | 1988-02-12 | 1989-04-11 | American Telephone And Telegraph Company | Technique for fabricating complementary dielectrically isolated wafer |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1114798A (en) * | 1965-08-09 | 1968-05-22 | Westinghouse Electric Corp | Integrated circuit device with dielectric isolation and method of making the same |
NL6703014A (de) * | 1967-02-25 | 1968-08-26 | ||
GB1300710A (en) * | 1970-12-10 | 1972-12-20 | Signetics Corp | Complementary transistor structure and method |
-
1984
- 1984-10-25 DE DE19843486223 patent/DE3486223T2/de not_active Expired - Fee Related
- 1984-10-25 EP EP19840112839 patent/EP0142737B1/de not_active Expired - Lifetime
- 1984-11-05 JP JP59233009A patent/JPH0758735B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0142737B1 (de) | 1993-10-06 |
JPH0758735B2 (ja) | 1995-06-21 |
EP0142737A2 (de) | 1985-05-29 |
DE3486223D1 (de) | 1993-11-11 |
JPS60175436A (ja) | 1985-09-09 |
EP0142737A3 (en) | 1987-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0000897B1 (de) | Verfahren zum Herstellen von lateral isolierten Siliciumbereichen | |
DE3784958T2 (de) | Seitenwanddistanzschichten zur Spannungsaufnahme und Isolierung von CMOS Schaltungen und Herstellungsverfahren. | |
DE69031753T2 (de) | Verfahren zur Herstellung einer Kontaktstelle für die Schaltung eines Halbleiterbauelementes | |
DE2224634C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2916364C2 (de) | ||
EP0001574B1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
DE3202608C2 (de) | ||
DE2445879C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE102005006153A1 (de) | Feldeffekttransistor und Verfahren zum Herstellen desselben | |
EP0001100A2 (de) | Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen | |
DE2335799A1 (de) | Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas | |
DE3129558C2 (de) | ||
DE2229457A1 (de) | Verfahren zur herstellung eines halbleiterbauelementes | |
DE69505348T2 (de) | Hochspannungs-MOSFET mit Feldplatten-Elektrode und Verfahren zur Herstellung | |
DE3889610T2 (de) | Halbleiteranordnung mit einem Trench-Bipolartransistor. | |
DE4445345A1 (de) | Verfahren zur Herstellung eines Bipolartransistors | |
DE4444776C2 (de) | Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur | |
DE2824419C2 (de) | Feldeffekttransistor und Verfahren zu dessen Herstellung | |
DE3242736A1 (de) | Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren | |
DE2328090C2 (de) | Verfahren zur Herstellung eines Halbleiterkondensators | |
DE2500207A1 (de) | Integrierte halbleiteranordnung und verfahren zu ihrer herstellung | |
DE2238450A1 (de) | Halbleiterbaugruppe und verfahren zur herstellung derselben | |
DE2749607B2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE2133976C3 (de) | Monolithisch integrierte Halbleiteranordnung | |
DE1965406C3 (de) | Monolithische integrierte Halbleiterschaltung und Verwendung eines an sich bekannten Verfahrens zu ihrer Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Free format text: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PARTNER, 70173 STUTTGART |
|
8339 | Ceased/non-payment of the annual fee |