DE3446643A1 - Verfahren zur herstellung von halbleiterelementen - Google Patents

Verfahren zur herstellung von halbleiterelementen

Info

Publication number
DE3446643A1
DE3446643A1 DE19843446643 DE3446643A DE3446643A1 DE 3446643 A1 DE3446643 A1 DE 3446643A1 DE 19843446643 DE19843446643 DE 19843446643 DE 3446643 A DE3446643 A DE 3446643A DE 3446643 A1 DE3446643 A1 DE 3446643A1
Authority
DE
Germany
Prior art keywords
silicon
film
thin film
metal
conductive thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19843446643
Other languages
English (en)
Other versions
DE3446643C2 (de
Inventor
Hiroshi Itami Hyogo Harada
Tatsuo Okamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3446643A1 publication Critical patent/DE3446643A1/de
Application granted granted Critical
Publication of DE3446643C2 publication Critical patent/DE3446643C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/014—Capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/081—Insulators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

BESCHREIBUNG
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Halbleiterelementen, bei dem zwei Arten von leitenden und isolierenden Dünnfilmen auf dem Halbleitersubstrat gebildet werden.
Bei einem solchen Halbleiterelement, das zwei Arten von leitenden und isolierenden Dünnfilmen, die auf dem Halbleitersubstrat gebildet sind, aufweist, wird der leitende Dünnfilm als Verbindungsschicht oder als Material zur Verringerung des Widerstandes verwendet, während der isolierende Film als Isolationsmaterial oder als dielektrisches Material verwendet wird.
Wenn der isolierende Film als dielektrisches Material verwendet werden soll, dann wird im allgemeinen dazu ein Siliziumdioxidfilm (SiOp) angewendet, und wenn der leitfähige Film als Verbindungsschicht verwendet werden soll, dann wird im allgemeinen dazu eine Aluminiumschicht oder eine polykristalline Siliziumschicht angewendet.
Ein Halbleiterelement mit zwei Arten leitfähiger und isolierender Dünnfilme, die auf dem Halbleitersubstrat gebildet sind, wird zum Beispiel für Halbleiterspeicherelemente, sogenannte dynamische wahlfreie Zugriffsspeicher (im folgenden als D-RAM bezeichnet), bei denen eine Mehrzahl von Speicherzellen, von denen jede einen MOS-Feldeffekttransistor und einen Kondensator aufweist, auf dem Substrat gebildet werden, verwendet. In dem D-RAM wird der isolierende Film als dielektrisches Material für den Kondensator verwendet, während der leitende Film als eine Verbindungsschicht angewendet wird.
In den letzten Jahren werden solche D-RAMS hoher Integrationsdichte unterworfen, dies bedeutet fein strukturierte Konstruktion und somit eine Verringerung der Flächen, in denen die Kondensatoren gebildet sind. Zur Verhinderung von Fehlfunktionen solcher D-RAMs wurden D-RAMs vorgeschlagen, die als dielektrisches Material für die Kapazität ein zusammengesetztes Oxid verwenden, das Siliziumdioxid und ein Oxid eines Metalls, das einen hohen Schmelzpunkt, wie zum Beispiel Tantal hat, zur Vergrößerung der Ladungsmenge der elektrisehen Ladungen, aufweist. Die Dielektrizitätskonstante eines solchen Metalloxids ist mehr als zweimal so groß wie die von Siliziumdioxid. Beispiele solcher D-RAMs sind in "Interfacial Oxidation of Ta2O5-Si Systems for High-Density D-RAM" von T. Kato et al; 1983 Symposium on VLSI Technology, Seite 86, und Japanische Patent-Offenlegungsschrift Nr. 24541/1982 offenbart.
Fig. 4 stellt eine Schnittansicht eines D-RAMs, wie in der japanischen Patent-Offenlegungsschrift Nr. 24541/1982 offenbart, dar. Bei dem in Fig. 4 gezeigten D-RAM wird ein MOS-Feldeffekttransistor mit einem Drain-Teil 8 und einem Source-Teil 9, die beide auf der Hauptoberfläche des Siliziumsubstrats 1 vom p-Typ vorgesehen sind, und einer Gate-Elektrode 7a, die aus einem polykristallinen Siliziumfilm besteht, der auf der oberen Oberfläche des Siliziumdioxidfilms 6 vorgesehen ist, gebildet, und ein Kondensator wird aus dem Siliziumsubstrat 1 vom p-Typ, einem zusammengesetzten Oxidfilm 5, bestehend aus Tantaloxid und Siliziumoxid, und einem polykristallinen Siliziumfilm 7b gebildet, während Verbindungsschichten mit Aluminiumdünnfilmen lla und 11b gebildet werden.
Bei einem Verfahren zur Herstellung eines D-RAMs mit dem zuvor erwähnten Aufbau, wird ein Siliziumdioxidfilm 3 auf der oberen Oberfläche des Siliziumsubstrats 1 vom p-Typ, die mit einem
dicken Feldoxidfilm 2 versehen ist, gebildet, und ein Tantaldünnfilm 4 wird durch Zerstäuben (Sputtern) auf der oberen Oberfläche des Siliziumdioxidfilms 3 wie in Fig. 1 gezeigt, gebildet.
Dann wird, wie in Fig. 2 gezeigt, der Siliziumdioxidfilm 3 und der Tantaldünnfilm 4 teilweise mit Hilfe eines Photoätzverfahrens in einem gewünschten Muster entfernt, und eine Wärmebehandlung wird zum Umformen der Restbereiche des Siliziumdioxid-Dünnfilms 3 und des Tantaldünnfilms 4 in einen zusammengesetzten Oxidfilm 5 angewendet, während ein Siliziumdioxid-Dünnfilm 6 auf dem freigelegten Bereich des Siliziumsubstrats 1 gebildet wird.
Dann wird, wie in Fig. 3 gezeigt, ein polykristalliner Siliziumdünnfilm, der als Gate-Elektrode 7a eines MOS-Feldeffekttransistors dient und eine Elektrode 7b eines Kondensators in einem ausgewählten Muster gebildet, gefolgt von der Bildung eines Drain-Bereichs 8 und eines Source-Bereichs 9 durch Ionenimplantation mit ca. 80 KV.
Daran anschließend wird ein Siliziumdioxid-Dünnfilm 10 über der gesamten Oberfläche des so erhaltenen Gegenstandes gebildet, wobei Kontaktlöcher in den Bereichen des Siliziumdioxid-Dünnfilms 6 in dem Drain-Bereich 8 und dem Source-Bereich 9 gebildet werden, gefolgt von der Bildung einer Verbindungsschicht 11a aus einem Aluminiumdünnfilm, der mit dem Source-Bereich 9 verbunden ist und einer Verbindungsschicht 11b aus einem Aluminiumdünnfilm, der mit dem Drain-Bereich 8 verbunden ist, wodurch man einen Gegenstand mit einem Aufbau wie in Fig. 4 gezeigt erhält.
Während die Speicherkapazität des Kondensators in dem D-RAM mit dem zuvor erwähnten Aufbau vergrößert wird, werden jedoch dazu Schritte zur Bildung des dielektrischen Materialbereichs
des Kondensators alleine benötigt, d.h. der Schritt zur Bildung des Siliziumdioxid-Dünnfilms 3, der Schritt zur Bildung des Tantal-Dünnfilms 4 und ein Schritt zur Durchführung der Maskenjustierung etc., wodurch die Anzahl der Schritte vergrößert wird.
Andererseits wird unter Berücksichtigung des MOS-Feldeffekttransistors die Verwendung einer geschichteten Folie, die aus einem Film aus einer Siliziumverbindung eines Metalls mit hohem Schmelzpunkt auf einem polykristallinen Siliziumfilm als Verbindungsschicht, die mit jeder Gate-Elektrode und dem Source-Bereich verbunden ist, gebildet wird, in der japanischen Patent-Offenlegungsschrift Nr. 88783/1979 vorgeschlagen.
Wenn die geschichtete Folie der Siliziumverbindung des Metalls mit hohem Schmelzpunkt, die, wie in der japanischen Patent-Offenlegungsschrift Nr. 88783/1979 vorgeschlagen, auf dem polykristallinen Siliziumfilm vorgesehen ist, als Verbindungsschicht 11a zur Verbindung mit dem Source-Bereich 9 angewendet wird (und die Verbindungsschicht 11b mit dem Drain-Bereich 8 verbunden ist), dann wird in der zuvor erwähnten japanischen Patent-Offenlegungsschrift Nr. 24541/1982 die polykristalline Siliziumschicht und die Schicht aus einer Metall-Silizium-Verbindung nach der Bildung des MOS-Typ-Transistors und des Kondensators gebildet, wodurch die Anzahl der Schritte weiter gesteigert wird.
Aufgabe der Erfindung ist es, ein Verfahren zur vollständigen Bildung eines isolierenden Films mit einer hohen Dielektrizitätskonstante und eines leitenden Films auf einem Halbleitersubstrat vorzusehen.
Das erfindungsgemäße Verfahren zur Herstellung von Halbleiterelementen schließt einen Schritt zur Bildung eines dünnen
leitenden Films einer Siliziumverbindung eines Metalls mit hohem Schmelzpunkt, einen Schritt zur Bildung einer oxidationsbeständigen Maske auf dem Silizium-Verbindungsfilm und einen Schritt zur Bildung eines isolierenden zusammengesetzten Oxidfilms aus einem Siliziumoxid und einem Metalloxid durch Oxidation der freigelegten Bereiche des Silizium-Verbindungsfilms, ein, während der andere Bereich desselben, der von der Maske bedeckt ist, leitfähig erhalten wird. Somit ist ein Verfahren zur vollständigen Bildung eines leitfähigen Films und eines isolierenden Films auf einem Halbleitersubstrat vorgesehen, bei dem das gesamte Material aus unterschiedlichen Verbindungen desselben Metalls besteht.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung eines Ausführungsbeispiels anhand der Figuren. Von den Figuren zeigen:
Fig. 1 bis 4 Querschnittansichten eines herkömmlichen
Verfahrens zur Herstellung eines D-RAMs wie in Fig. 4 gezeigt, in der Reihenfolge der Schritte; und
Fig. 5 bis 11 Querschnittansichten eines Verfahrens zur
Herstellung eines Halbleiterelements gemäß einer Ausführungsform der Erfindung in der Reihenfolge der Schritte.
Mit Bezug auf die Figuren 5 bis 11 wird nun eine Ausführungsform des erfindungsgemäßen Verfahrens, das auf ein D-RAM angewendet ist, beschrieben. Es muß erwähnt werden, daß in dieser Ausführungsform ein leitender Dünnfilm, der auf dem Halbleitersubstrat gebildet wird, in Verbindung mit einem Dünnfilm steht, der zur Verringerung des Widerstandes eines Bit-Zeilenbereichs angebracht ist und ebenfalls als Source-Bereich in einem MOS-Typ-Transistor eines D-RAMs dient, und
ein isolierender Dünnfilm steht in Verbindung mit einer Schicht aus dielektrischem Material eines Kondensators in dem D-RAM.
Zunächst wird, wie in Fig. 5 gezeigt, ein dicker Feldoxidfilm 13 mit einem gewünschten Muster auf der einen Hauptoberfläche eines Halbleitersubstrats 12 aus Silizium vom p-Typ vorgesehen.
Dann wird, wie in Fig. 6 gezeigt, ein dünner Film aus Titan (Ti), das ein Metall mit hohem Schmelzpunkt ist, mit einem
^J Verfahren wie z.B. Zerstäuben oder Elektronenstrahlaufdampfen (EB), mit einer Dicke von ungefähr 400 bis 500 Ä gebildet, und die auf diese Weise erhaltene Anordnung wird in einer nicht-oxidierenden Atmosphäre von ungefähr 600 bis 7000C erhitzt. Während dieser Zeit verbindet sich Titan, das auf der freigelegten Oberfläche des Halbleitersubstrats 12 vorgesehen ist, mit Silizium in dem Substrat 12, um in eine leitfähige Siliziumverbindung bestehend aus Titan und Silizium umgewandelt zu werden, die dann einen Titan-Silizium-Verbindungsfilm (TiSi ) 14 bildet, wobei der Titanbereich 15, der auf der oberen Oberfläche des Feldoxidfilms 13 vorgesehen ist, im nicht-reagierten Zustand verbleibt. Daran anschließend werden zur Bestimmung von Vm„ des MOS-Feldeffekttransistors
In
in dem D-RAM Verunreinigungen vom p-Typ durch Ionenimplantation in die Hauptoberfläche des Halbleitersubstrats 12 in einen Bereich, auf dem eine Gate-Elektrode des MOS-Typ-Transistors vorgesehen ist, injiziert, um eine Verunreinigungsschicht 16 vom p-Typ zu bilden, während zur Vergrößerung der Kapazität eines Kondensators in dem D-RAM Verunreinigungen vom η-Typ durch Ionenimplantation in den anderen Teil der Hauptoberfläche in einen Bereich zur Bildung des Kondensators, um einen p-n-Übergang 17 zu erhalten, injiziert werden. Dann wird der Titan-Dünnfilm 15 von dem Feldoxidfilm 13 entfernt. Während dieser Zeit wird der Titan-Dünnfilm 15 allein auf
" 10 " 3446 6 4
selbstjustierende Weise entfernt, da der Titan-Dünnfilm 15 auf dem Feldoxidfilm 13 und der Titan-Silizium-Verbindungsfilm 14 auf der freigelegten Oberfläche des Halbleitersubstrats 12 aus sich gegenseitig unterscheidendem Material gebildet sind.
Dann wird, wie in Fig. 7 gezeigt, eine oxidationsbeständige Maske 18 aus einem Siliziumnitritfilm auf der oberen Oberfläche des Titan-Silizium-Verbindüngsfilms 14 in einem Teil zur Bildung eines Bit-Zeilenbereichs gebildet, der aus einem Teil zur Bildung eines Source-Bereichs des MOS-Typ-Transistors und einem Bereich, der im Zusammenhang mit dem Source-Bereich in dem D-RAM gebildet wird, besteht, und daran anschließend wird die Anordnung in einer Oxidations-Atmosphäre von ungefähr 600 bis 1000 0C erhitzt. Da zu dieser Zeit der von der oxidationbeständigen Maske 18 bedeckte Teil des Titan-Silizium-Verbindungsfilms 14 nicht der Oxxdationsatmosphäre ausgesetzt wird, wird derselbe auch nicht oxidiert und verbleibt als Titan-Silizium-Verbindungsfilm 14a, während der andere Teil des Titan-Siliziumoxidfilms 14, der nicht durch die oxidationsbeständige Maske 18 bedeckt ist, der Oxidationsatmosphäre ausgesetzt wird, und somit oxidiert wird und in einen zusammengesetzten Oxidfilm 19 aus Titanoxid (TiO ) und Siliziumoxid (SiO ) umgewandelt wird.
Im konkreten Fall wird die zuvor erwähnte Umwandlung des Titan-Silizium-Verbindungsfilms 14 in einen zusammengesetzten Oxidfilm 19 auf folgende Weise durchgeführt: Da, wenn der Titan-Silizium-Verbindungsfilm 14 auf eine Temperatur niedriger als 7000C erhitzt wird, Titan hauptsächlich oxidiert wird, während Silizium hauptsächlich oxidiert wird, wenn derselbe auf eine Temperatur höher als 9000C erhitzt wird, wird der Titan-Silizium-Verbindungsfilm 14 zunächst bei einer Temperatur geringer als 7000C oxidiert, so daß der Oxidationsprozeß der Titan-Silizium-Verbindung (TiSi ) mit der zeit-
" n " 34A6643
lichen Abfolge TiSi /Si -> TiO /TiSi /Si -» TiO /Si verläuft,
X XX X
und im Anschluß daran wird die Temperatur auf über 9000C erhöht, wodurch TiO /Si in TiO /Si0o/Si umgewandelt wird, um einen zusammengesetzten Oxidfilm 19, in dem eine Titanoxidschicht (TiO ) überlappend mit einer Siliziumdioxidschicht (SiO ) gebildet wird, vorzusehen.
Dann wird, wie in Fig. 8 gezeigt, ein polykristalliner Siliziumfilm durch ein chemisches Dampfabscheideverfahren bei geringem Druck (LPCVD) gebildet, gefolgt von einer Einlagerung von Verunreinigungen wie z.B. Phosphor zur Verringerung des Widerstandes mit Hilfe eines Wärmediffusionsverfahrens, wodurch eine erste Gate-Elektrode 20 mit Hilfe von Photolithographie und Ätzen gebildet wird, die als die eine Elektrode des Kondensators in dem D-RAM dient. Dann wird der freigelegte Bereich des zusammengesetzten Oxidfilms 19 durch Ätzen in selbstjustierender Weise unter Verwendung der ersten Gate-Elektrode 20 und der oxidationsbeständigen Maske 18 als Masken entfernt. Zu dieser Zeit wird der Bereich des zusammengesetzten Oxidfilms 19, der neben der ersten Gate-Elektrode 20 erhalten geblieben ist, so verwendet, daß dieser als dielektrisches Material 19a für den Kondensator in dem D-RAM dient.
Dann wird, wie in Fig. 9 gezeigt, die oxidationsbeständige Maske 18 entfernt, gefolgt von einer Wärmebehandlung in einer Oxidationsatmosphäre von ungeführ 900 bis 10000C zur Bildung eines Siliziumoxidfilms 21 über der gesamten Hauptoberfläche des Halbleitersubstrats 12. Obwohl der Siliziumoxidfilm 20 auch auf der Oberfläche der Titan-Silizium-Verbindungsschicht 14a gebildet wird, verbleibt die Titan-Silizium-Verbindungsschicht 14a neben dem Oxidfilm 21.
Dann wird, wie in Fig. 10 gezeigt, ein polykristalliner Siliziumfilm auf der oberen Oberfläche des Siliziumoxidfilms
mit einem Verfahren wie zum Beispiel LPCVD gebildet, gefolgt von der Einlagerung von Verunreinigungen wie zum Beispiel Phosphor mit Hilfe eines Wärmediffusionsverfahrens etc. zur Verringerung des Widerstandes, wodurch mit Photolithographie und Ätzen eine zweite Gate-Elektrode 22 gebildet wird, die als Gate-Elektrode des MOS-Typ-Transistors in dem D-RAM dient.
Dann werden, wie in Fig. 11 gezeigt, Verunreinigungen vom η-Typ wie zum Beispiel Arsen (As) durch Ionenimplantation in den Bereich neben der Titan-Silizium-Verbindungsschicht 14a injiziert, die zur Verringerung des Widerstandes des Bit-Reihenbereichs, bestehend aus dem Source-Bereich des MOS-Typ-Transistors und einem Bereich, der im Zusammenhang mit dem Source-Bereich in dem D-RAM gebildet ist, angepaßt ist, um einen Bit-Zeilenbereich 23, der ebenfalls als Source-Bereich dient, zu bilden. Zu dieser Zeit wird mindestens der Source-Bereich in dem Bit-Zeilenbereich 23 durch die zweite Gate-Elektrode 22 und den Feldoxidfilm 13 selbstjustiert. Danach wird ein dünner Siliziumoxidfilm 24 mit einer Dicke von ungefähr 50 bis 100 Ä auf der Oberfläche der zweiten Gate-Elektrode 22 durch thermische Oxidation etc. gebildet. Zu dieser Zeit wird die Filmdicke des Siliziumoxidfilms 21 auf der oberen Oberfläche der Titan-Silizium-Verbindungsschicht 14a ebenfalls vergrößert. Dann wird ein Phosphor etc. enthaltender dicker Siliziumoxidfilm 25 mit einem Verfahren wie zum Beispiel chemischer Dampfabscheidung (CVD) gebildet, gefolgt von Schritten zur Bildung von Kontakten, Aluminiumdrähten und einem Passivierungsfilm, wodurch das D-RAM fertiggestellt wird.
Das erfindungsgemäß so aufgebaute D-RAM arbeitet ähnlich wie ein herkömmliches D-RAM. Beim Schreiben eines "H" wird zum Beispiel der MOS-Typ-Transistor der ausgewählten Speicherzelle in den leitfähigen Zustand geschaltet, so daß elektrische Ladungen in dem Kondensatorbereich, der unter der ersten
Gate-Elektrode 20, dem zusammengesetzten Oxidfilm 19a und dem Bereich der Oberfläche des Halbleitersubstrats 12 direkt unter der ersten Gate-Elektrode 20 und in einem Kondensator-Bereich in dem p-n-Übergang 17 durch die Bit-Zeile, der mit der Titan-Silizium-Verbindungsschicht 14a und einem Bit-Zeilenbereich 23 gebildet wird, und in dem leitenden MOS-Typ-Transistor abgespeichert werden, wodurch "H" in die Speicherzelle geschrieben wird. Beim Lesen des geschriebenen "H" werden die in dem Kondensatorbereich gespeicherten elektrisehen Ladungen über den leitenden MOS-Typ-Transistor und die Bit-Zeile gelesen. Ein ähnlicher Vorgang wird in Bezug auf das Schreiben und Lesen eines "L" durchgeführt.
Das so gebildete D-RAM mit dem zuvor beschriebenen Aufbau hat die folgenden Vorteile:
Erstens, da als dielektrisches Material für den Kondensator in dem D-RAM der zusammengesetzte Oxidfilm 19a aus dem Titanoxidfilm und dem Siliziumoxidfilm angewendet wird, ergibt sich eine Dielektrizitätskonstante von 85,8 bis 170, wenn Titandioxid (TiO2) als Titanoxidfilm verwendet wird, dessen
Dielektrizitätskonstante 19 bis 38 mal größer als die von Siliziumdioxid mit 4,5 bis 4,6 ist. Weiterhin ist, da der Siliziumoxidfilm unter dem Titanoxidfilm vorgesehen ist, die Grenzschicht mit dem Halbleitersubstrat 12 stabilisiert, während die gesamte Spannungsfestigkeit des isolierenden Films in dem Kondensator verbessert ist. Dementsprechend ist die in dem Kondensator speicherbare elektrische Ladungsmenge auch auf einer kleinen Fläche vergrößert, und somit kann der Unterschied zwischen "H" und "L" groß gemacht werden, wodurch Fehlfunktionen vermieden werden.
Zweitens, da die Bit-Zeile den Source-Bereich des MOS-Typ-Transistors einschließt, und der Bit-Zeilenbereich, der im Zusammenhang mit dem Source-Bereich gebildet ist, mit einem
3U6643
Verunreinigungsbereich, der auf der Hauptoberfläche des Halbleitersubstrats vorgesehen ist, und mit der Titan-Siliziurn-Verbindungsschicht 14a, die ohmschen Kontakt mit dem Verunreinigungsbereich in dem D-RAM hat, gebildet ist, ist der Widerstand der Bit-Zeile bemerkenswert verringert. Daher können die Verluste in der Bit-Zeile extrem reduziert werden, während Hochgeschwindigkeitsbetrieb beim Einschreiben und Auslesen möglich ist.
Drittens, da das dielektrische Material für den Kondensator und die Titan-Silizium-Verbindungsschicht 14a zur Verringerung des Widerstandes des Source-Bereichs des MOS-Typ-Transistors und der Bit-Zeile, die im Zusammenhang mit dem Source-Bereich gebildet ist, aus demselben Anfangsmaterial hergestellt sind, d.h. einer Titan-Silizium-Verbindung, kann die Anzahl der Schritte verringert werden.
Obwohl Titan als Metall mit hohem Schmelzpunkt in der zuvor erwähnten Ausführungsform angewendet wird, kann eine ähnliche Wirkung durch Verwendung anderer Metalle mit hohem Schmelzpunkt, wie z.B. Tantal (Ta), erzielt werden.
Weiterhin kann, obwohl der Titandünnfilm durch eine Wärmebehandlung in einer nicht-oxidierenden Atmosphäre zur Bildung eines Titan-Silizium-Verbindungsdünnfilms 14 siliziert ist, solch ein Titan-Silizium-Verbindungsdünnfilm direkt auf der Hauptoberfläche des Halbleitersubstrats 12 durch ein Verfahren wie z.B. Zerstäubung und Elektronenstrahlaufdampfung gebildet werden.
Zusätzlich kann, obwohl das Silizium-Halbleitersubstrat als Halbleitersubstrat in der oben beschriebenen Ausführungsform angewendet ist, das Halbleitersubstrat auch aus Germanium-oder Galliumarsenid, mit einem Titan-Silizium-Verbindungsfilm, der
nach der Bildung des Siliziumfilms auf dem Halbleitersubstrat gebildet wird, hergestellt werden.
Weiterhin kann, obwohl ein thermisches Oxidationsverfahren zur Bildung des zusammengesetzten Oxidfilms in der oben beschriebenen Ausführungsform angewendet wird, derselbe auch durch Verfahren wie z.B. ein Anodisierungsverfahren und ein Plasma-Oxidierungsverfahren gebildet werden.
Weiterhin kann, obwohl das Halbleitersubstrat vom p-Typ in der oben beschriebenen Ausführungsform verwendet ist, ein Halbleitersubstrat vom η-Typ mit Bereichen vom p-Typ und Bereichen vom n-Typ, die entgegengesetzt wie in der zuvor erwähnten Ausführungsform vorgesehen sind, ebenso verwendet werden.
Zusätzlich sind, obwohl zwei Arten isolierender und leitfähiger Verbindungen des Metalls mit hohem Schmelzpunkt als dielektrisches Material für den Kondensator und als Material zur Verringerung des Widerstands der Bit-Zeile in dem D-RAM jeweils verwendet werden, solche Verbindungen nicht auf diese Verwendung beschränkt, sondern können als dielektrisches Material für den Kondensator und als Material der Verbindungsschicht, die mit dem Source-Bereich des MOS-Typ-Transistors in dem D-RAM verbunden ist, verwendet werden. Weiterhin kann dasselbe als dielektrisches Material für den Kondensator und als Material für eine Zwischenschicht einer mehrfach geschichteten Verbindungsschicht in dem D-RAM verwendet werden. Wesentlich ist, daß die Verbindungen als isolierende und leitende Schichten auf dem Halbleiterelement, in dem die isolierenden und leitenden Schichten auf dem Halbleitersubstrat gebildet werden, verwendet werden können.
Obwohl die obige Beschreibung der Ausführungsform mit Bezug auf ein D-RAM durchgeführt wurde, ist die Erfindung nicht auf ein D-RAM beschränkt, und kann z.B. auf ein Halbleiterelement
mit einer Elektrodenschicht, die auf dem Halbleitersubstrat mit einem komplizierten Muster, wie z.B. den Zähnen eines Kamms oder radiale Formen gebildet ist, angewendet werden. In diesem Fall wird die Elektrodenschicht aus einer Siliziumverbindung eines Metalls mit hohem Schmelzpunkt hergestellt und die isolierende Schicht, die mit einem komplizierten Muster entsprechend dem Muster der Elektrodenschicht gebildet wird, wird aus einem zusammengesetzten Oxid, bestehend aus Siliziumoxid und Metalloxid, hergestellt.

Claims (4)

PATENTANWALT DIPL.-PHYS. LUTZ H. PRÜFER · D-8OOO MÜNCHEN FO 59-3258 P/Ka/so Mitsubishi Denki Kabushiki Kaisha, Tokyo/Japan Verfahren zur Herstellung von Halbleiterelementen PATENTANSPRÜCHE
1. Verfahren zur Herstellung von Halbleiterelementen, "gekennzeichnet durch die Schritte:
- Vorbereiten eines Halbleitersubstrats (12), das eine Silizium-Oberflächenschicht aufweist; - Bilden eines leitfähigen Dünnfilms (14) aus einer Siliziumverbindung, zusammengesetzt aus einem Metall mit hohem Schmelzpunkt und Silizium, auf dem Halbleitersubstrat;
- Bilden einer oxidationsbeständigen Maske (18) auf dem leitfähigen Dünnfilm (14); und
PATENTANWALT DIPL.-PHYS. LUTZ H. PRÜFER · D-8OOO MÜNCHEN 9O · HARTHAUSER STR. 25d · TEL. (0 88) 640640
- Umwandeln eines freigelegten Bereichs (19) des leitfähigen Dünnfilms (14) in einen isolierenden Film (19a) eines zusammengesetzten Oxids, bestehend aus Siliziumoxid und einem Oxid des Metalls, durch Oxidation des freigelegten Bereichs, während ein anderer Bereich (14a) des leitfähigen Dünnfilms (14), der von der Maske (18) bedeckt ist, erhalten bleibt.
2. Verfahren zur Herstellung eines Halbleiterelements nach Anspruch 1,
dadurch gekennzeichnet, daß das Halbleitersubstrat (12) aus Silizium hergestellt wird und der leitfähige Dünnfilm (14) der Siliziumverbindung durch die Schritte
- Bilden eines Dünnfilms des Metalls auf dem Siliziumsubstrat; und
- Reagieren des Dünnfilms des Metalls mit dem Siliziumsubstrat zur Silizierung desselben, gebildet wird.
3. Verfahren zur Herstellung eines Halbleiterelements nach Anspruch 1,
dadurch gekennzeichnet, daß das Halbleitersubstrat (12) aus einer sich von Silizium unterscheidenden Verbindung wie zum Beispiel Germanium- oder Galliumarsenid hergestellt ist und der leitfähige Dünnfilm (14) der Siliziumverbindung durch die Schritte
- Bilden eines Films aus Silizium auf dem Substrat;
- Bilden eines Films des Metalls auf dem Siliziumfilm; und
- Reagieren des Dünnfilms des Metalls mit dem Siliziumsubstrat zur Silizierung desselben,
gebildet wird.
4. Verfahren zur Herstellung eines Halbleiterelements nach einem den Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß das Halbleiterelement ein Halb-
leiterspeicher mit einer Mehrzahl von Zellen ist, von denen jede einen MOS-Typ-Feldeffekt-Transistor und einen Kondensator aufweist,
ein Material mit geringem Widerstand im Source-Bereich des Transistors von dem leitfähigen Dünnfilm (14a) gebildet ist, und
ein dielektrisches Material für den Kondensator von dem isolierenden Film (19a) gebildet ist.
DE19843446643 1983-12-20 1984-12-20 Verfahren zur herstellung von halbleiterelementen Granted DE3446643A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58242631A JPS60132353A (ja) 1983-12-20 1983-12-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3446643A1 true DE3446643A1 (de) 1985-06-27
DE3446643C2 DE3446643C2 (de) 1993-05-13

Family

ID=17091921

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843446643 Granted DE3446643A1 (de) 1983-12-20 1984-12-20 Verfahren zur herstellung von halbleiterelementen

Country Status (4)

Country Link
US (1) US4665608A (de)
JP (1) JPS60132353A (de)
KR (1) KR900001395B1 (de)
DE (1) DE3446643A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4337889A1 (de) * 1992-11-07 1994-05-26 Gold Star Electronics Verfahren zum Herstellen eines Kondensators in einer Halbleiterspeichervorrichtung

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027166A (en) * 1987-12-04 1991-06-25 Sanken Electric Co., Ltd. High voltage, high speed Schottky semiconductor device and method of fabrication
JP2569115B2 (ja) * 1988-04-15 1997-01-08 株式会社日立製作所 半導体装置
US5036020A (en) * 1990-08-31 1991-07-30 Texas Instrument Incorporated Method of fabricating microelectronic device incorporating capacitor having lowered topographical profile
US5470398A (en) * 1990-09-25 1995-11-28 Matsushita Electric Industrial Co., Ltd. Dielectric thin film and method of manufacturing same
US5206187A (en) * 1991-08-30 1993-04-27 Micron Technology, Inc. Method of processing semiconductor wafers using a contact etch stop
US5449941A (en) * 1991-10-29 1995-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JP2630292B2 (ja) * 1995-02-27 1997-07-16 日本電気株式会社 半導体装置の製造方法
US5593924A (en) * 1995-06-02 1997-01-14 Texas Instruments Incorporated Use of a capping layer to attain low titanium-silicide sheet resistance and uniform silicide thickness for sub-micron silicon and polysilicon lines
WO1997019468A1 (fr) * 1995-11-20 1997-05-29 Hitachi, Ltd. Dispositif de stockage a semi-conducteur, et processus de fabrication de ce dispositif
US6660610B2 (en) * 1996-07-08 2003-12-09 Micron Technology, Inc. Devices having improved capacitance and methods of their fabrication
DE59911611D1 (de) * 1999-12-10 2005-03-17 Endress & Hauser Gmbh & Co Kg Druckmessgerät

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2052424B2 (de) * 1969-10-25 1979-03-22 Nippon Electric Co., Ltd., Tokio Verfahren zum Herstellen elektrischer Leitungsverbindungen
US4158613A (en) * 1978-12-04 1979-06-19 Burroughs Corporation Method of forming a metal interconnect structure for integrated circuits
US4285761A (en) * 1980-06-30 1981-08-25 International Business Machines Corporation Process for selectively forming refractory metal silicide layers on semiconductor devices
DE3112215A1 (de) * 1980-03-29 1982-01-28 VLSI Technology Research Ass., Tokyo Verfahren zur herstellung einer halbleitervorrichtung
JPS5724541A (en) * 1980-07-21 1982-02-09 Nec Corp Preparation of metal oxide semiconductor
DE3135994A1 (de) * 1980-09-15 1982-04-29 General Electric Co., Schenectady, N.Y. "verfahren zur herstellung integrierter schaltungen"
DE3135993A1 (de) * 1980-09-15 1982-04-29 General Electric Co., Schenectady, N.Y. "verfahren zur herstellung von kontakten mit geringem widerstand in halbleitervorrichtungen"
DE3122437A1 (de) * 1980-06-06 1982-06-03 Standard Microsystems Corp., 11787 Hauppauge, N.Y. Verfahren zum herstellen eines mos-bauelements
DE3132809A1 (de) * 1981-08-19 1983-03-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-feldeffekttransistoren, insbesondere von komplementaeren mos-feldeffekttransistorenschaltungen mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
US4403394A (en) * 1980-12-17 1983-09-13 International Business Machines Corporation Formation of bit lines for ram device
DE3211761A1 (de) * 1982-03-30 1983-10-06 Siemens Ag Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5514531B1 (de) * 1969-06-18 1980-04-17
JPS5847862B2 (ja) * 1979-08-30 1983-10-25 富士通株式会社 半導体記憶装置及びその製造方法
US4419142A (en) * 1980-10-24 1983-12-06 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming dielectric isolation of device regions

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2052424B2 (de) * 1969-10-25 1979-03-22 Nippon Electric Co., Ltd., Tokio Verfahren zum Herstellen elektrischer Leitungsverbindungen
US4158613A (en) * 1978-12-04 1979-06-19 Burroughs Corporation Method of forming a metal interconnect structure for integrated circuits
DE3112215A1 (de) * 1980-03-29 1982-01-28 VLSI Technology Research Ass., Tokyo Verfahren zur herstellung einer halbleitervorrichtung
DE3122437A1 (de) * 1980-06-06 1982-06-03 Standard Microsystems Corp., 11787 Hauppauge, N.Y. Verfahren zum herstellen eines mos-bauelements
US4285761A (en) * 1980-06-30 1981-08-25 International Business Machines Corporation Process for selectively forming refractory metal silicide layers on semiconductor devices
EP0043451A2 (de) * 1980-06-30 1982-01-13 International Business Machines Corporation Verfahren zum selektiven Formen von Silizid-Schichten feuerfester Metalle auf Halbleiteranordnungen
JPS5724541A (en) * 1980-07-21 1982-02-09 Nec Corp Preparation of metal oxide semiconductor
DE3135994A1 (de) * 1980-09-15 1982-04-29 General Electric Co., Schenectady, N.Y. "verfahren zur herstellung integrierter schaltungen"
DE3135993A1 (de) * 1980-09-15 1982-04-29 General Electric Co., Schenectady, N.Y. "verfahren zur herstellung von kontakten mit geringem widerstand in halbleitervorrichtungen"
US4403394A (en) * 1980-12-17 1983-09-13 International Business Machines Corporation Formation of bit lines for ram device
DE3132809A1 (de) * 1981-08-19 1983-03-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-feldeffekttransistoren, insbesondere von komplementaeren mos-feldeffekttransistorenschaltungen mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
DE3211761A1 (de) * 1982-03-30 1983-10-06 Siemens Ag Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen

Non-Patent Citations (9)

* Cited by examiner, † Cited by third party
Title
Taubenblatt, M.A. und Helms, C.R. Silicide and Schottky barrier formation in the Ti-Si and the Ti-SiOx-Systems. In: J. Appl. Phys. 53(9), Sept. 1982, S. 6308-6315 *
US-B.: Murarka, S.P.: Silicides for VLSI Applications, Academic Press 1983, S. 71-77 u. 133-147 *
US-Z.: IEEE Journal on Electron Devices, Vol. SC-14, No. 2, April 1979, S. 291-293 *
US-Z.: IEEE Transactions on Electron Devices, Vol. ED-27, No. 8, August 1980, S. 1390-1394 *
US-Z.: IEEE Transactions on Electron Devices, Vol. ED-27, No. 8, August 1980, S. 1431-1435 *
US-Z.: J. Electrochem. Soc., Solid-State Science and Techn., Februar 1980, S. 450-454 *
US-Z: IBM Technical Disclosure Bulletin, Vol. 17, No.6, November 1974, S.1831-1833 *
US-Z: IBM Technical Disclosure Bulletin, Vol. 24, No.4, Sept. 1981, S.1970-1973 *
Yachi, T. and Suyama, S.: A New Method Utilizing Ti-Silicide Oxidation for the Fabrication of a MOSFET with a Self-Aligned Schottky Source/Drain. In. IEEE Electron Device Letters, Vol. EDL -4, Nr. 8, Aug. 1983, S. 277-279

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4337889A1 (de) * 1992-11-07 1994-05-26 Gold Star Electronics Verfahren zum Herstellen eines Kondensators in einer Halbleiterspeichervorrichtung
DE4337889B4 (de) * 1992-11-07 2006-01-12 Lg Semicon Co. Ltd., Cheongju Verfahren zum Herstellen eines Kondensators in einer Halbleiterspeichervorrichtung

Also Published As

Publication number Publication date
KR900001395B1 (ko) 1990-03-09
JPH0311552B2 (de) 1991-02-18
DE3446643C2 (de) 1993-05-13
KR850005139A (ko) 1985-08-21
JPS60132353A (ja) 1985-07-15
US4665608A (en) 1987-05-19

Similar Documents

Publication Publication Date Title
DE69123295T2 (de) Silizid/Metall-Kapazität für Polysiliziumgate
DE19630310C2 (de) Halbleitervorrichtung mit einem Kondensator und Verfahren zu deren Herstellung
DE3916228C2 (de) Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE69123422T2 (de) Halbleiteranordnung mit ferroelektrischem material und verfahren zu deren herstellung
DE69005129T2 (de) Verfahren zur Herstellung von integrierten Schaltungen mit EPROM-Speicher-Transistoren und logischen Transistoren.
DE4007582C2 (de) Verfahren zum Herstellen von mindestens zwei Kontakten in einem Halbleiterbauelement
DE3844388A1 (de) Dynamische direktzugriffspeichereinrichtung
EP0600063A1 (de) Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit 'local interconnects'.
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE4010618A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE19728140A1 (de) Verfahren zur Herstellung einer Metall-Silicid-Schicht über einer Halbleiterstruktur
DE69027953T2 (de) Halbleiterspeichervorrichtung
DE69032446T2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3446643A1 (de) Verfahren zur herstellung von halbleiterelementen
EP1145319B1 (de) Integrierte schaltungsanordnung und verfahren zu deren herstellung
DE4210427C2 (de) Halbleitereinrichtung mit Dünnschichttransistor und Verfahren zur Herstellung derselben
DE3109074C2 (de)
DE4113962A1 (de) Halbleitereinrichtung und herstellungsverfahren fuer diese
DE4407532C2 (de) DRAM-Speicherzelle und Verfahren zur Herstellung derselben
DE3927176C2 (de)
DE102004027065B4 (de) Verfahren zur Herstellung einer übereinander geschichteten Gate-Struktur sowie eines damit ausgestatteten Feldeffekttransistors
DE4016347C2 (de) Verfahren zum Herstellen einer dynamischen RAM-Speicherzelle

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/90

D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee