DE3444376A1 - INTEGRATED CIRCUIT ARRANGEMENT WITH ISOLATION BY PN TRANSITIONS - Google Patents

Description

Integrierte Schaltungsanordnung mit Isolierung durch pn-Übergänge#Integrated circuit arrangement with isolation through pn junctions #

Die Erfindung bezieht sich allgemein auf die Leckstromkompensation in integrierten Schaltungen und im besonderen auf ein Verfahren und auf eine Anordnung, die eine Leckstromkompensation einer Vielzahl von Halbleitereinrichtungen ermöglichen, die in einer integrierten Schaltung mit pn-Übergängen als Isolierung einzeln isoliert sind.The invention relates generally to leakage current compensation in integrated circuits and in particular to a method and to an arrangement which is a Allow leakage current compensation of a variety of semiconductor devices included in an integrated circuit are individually isolated with pn junctions as insulation.

Bei den meisten bipolaren monolitischen integrierten Schaltungen, die gegenwärtig hergestellt werden, werden zum elektrischen Isolieren oder Trennen der mannigfaltigen Halbleitereinrichtungen, die jede integrierte Schaltung aufweist, pn-Übergänge benutzt. Üblicherweise wird ein gemeinsamer Substratbereich bezüglich der Halbleiterbereiche oder Wannen , in denen Halbleiterkomponenten oder einzelnen Halbleitereinrichtungen erzeugt werden , rückwärts vorgespannt. Die Halbleitereinrichtungen können vertikale bipolare Transistoren, laterale bipolare Transistoren, Dioden und Feldeffekttransistoren mit Übergang umfassen.Integrated in most bipolar monolithic Circuits currently being manufactured are used to electrically isolate or isolate the manifold Semiconductor devices each integrated circuit has uses pn junctions. Usually a common substrate area with respect to the semiconductor areas or wells in which semiconductor components or individual semiconductor devices are generated, reverse biased. The semiconductor devices can vertical bipolar transistors, lateral bipolar transistors, diodes and field effect transistors with junction include.

- 6- 6

Ein mit der Herstellung integrierter Schaltungsprodukte verbundenes Problem besteht jedoch darin, daß über den rückwärts vorgespannten isolierenden pn-übergang ein Leckoder Sperrstrom in jede Wanne fließt. Bei Raumtemperatur ist dieser Leckstrom gewöhnlich klein und beeinträchtigt nicht den Betrieb der Schaltung. Bei erhöhten Temperaturen oder in Gegenwart von optischer oder nuklearer Strahlugn kann der Sperrstrom jedoch hinreichend groß werden, um die Schaltungsfunktion zu verschlechtern oder zunichte zu machen. Selbst wenn eine integrierte Schaltung bei Raumtemperatur richtig funktioniert,kann sie bei erhöhten Temperaturen wegen eines Anstiegs des Leckstromes von der Wanne zum Substrat ausfallen. Da integrierte Schaltungen gewöhnlich über einen ziemlich großen oder weiten Temperaturbereich einschließlich Raumtemperatur arbeiten müssen, ist es geboten, daß man in der Lage ist, einen durch höhere Temperaturen oder andere Paktoren verursachten unerwünschten Anstieg des Leckstromes zu kontrollieren odor zu kompensieren. Der Substratleckstrom ist neben Temperatur und Strahlung auch empfindlich hinsichtlich solcher Paktoren wie der Wannenfläche und der Spannung. Das Problem ist ganz besonders akut im Falle von Schaltungen, die mit sehr kleinen Stromniveaus arbeiten, wie dies z.B. bei Operationsverstärkern von hoher Impedanz (joqoben ist.However, one problem associated with the manufacture of integrated circuit products is that over the reverse biased insulating pn junction, a leakage or reverse current flows into each tub. At room temperature this leakage current is usually small and does not affect the operation of the circuit. At elevated temperatures or in the presence of optical or nuclear radiation, however, the reverse current can be sufficiently large, to worsen or destroy the circuit function close. Even if an integrated circuit works properly at room temperature, it can work at elevated temperatures Temperatures fail due to an increase in leakage current from the well to the substrate. Because integrated circuits usually operate over a fairly wide or wide range of temperatures, including room temperature it is imperative that one is able to counteract one caused by higher temperatures or other factors to control or compensate undesired increase in leakage current. The substrate leakage current is next Temperature and radiation also sensitive to factors such as tub area and voltage. The problem is particularly acute in the case of circuits that operate on very low current levels, such as this is e.g. with operational amplifiers of high impedance (joqoben.

Bisher wurden zur Kompensation der Effekte parasitärer Leckströme in bipolaren integrierten Schaltungen mit isolierenden pn-Übergängen zusätzliche Einrichtungen verwendet. Diese Kompensationstechnik erforderte im allgemeinen mindestens eine zusätzliche Einrichtung für jede zu kompensierende Einrichtung. Dies führte zu einem verwickeiteren Schaltungsaufbau und zu einem wesentlich ι] ι T)IJ(M(Mi Ki nrhrnbcdar Γ für dir i.ntcHjr i orto Sc-haltunq. Es bestand daher ein Bedarf für eine Leckstromkompensations-So far, to compensate for the effects of parasitic leakage currents in bipolar integrated circuits with insulating additional facilities are used for pn junctions. This compensation technique was generally required at least one additional facility for each facility to be compensated. This led to a more complex one Circuit structure and to a substantially ι] ι T) IJ (M (Mi Ki nrhrnbcdar Γ for dir i.ntcHjr i orto Sc-haltunq. Es there was therefore a need for a leakage current compensation

— 7 —- 7 -

34U37834U378

* technik, die die Kompliziertheit der Schaltung und die Schaltungsfläche vermindert und die Kompensation einer Vielzahl von Einrichtungen in einer integrierten Schaltung ermöglicht, und zwar insbesondere dort, wo für diese Einrichtungen Schaltkreise mit kleinem Strom zur Anwendung gelangen. Da zum Beispiel ein parasitärer Leckstrom entweder vom Kollektor einer vertikalen npn-Transistoreinrichtung oder von der Basis einer lateralen pnp-Transistoreinrichtung zum darunter befindlichen Substrat fließt, bestand ein Bedarf für die Schaffung einer Leckstromkompensationstechnik für diese Einrichtungen, speziell wenn der Kollektor der vertikalen npn-Transistoreinrichtung oder die Basis der lateralen pnp-Transistoreinrichtung mit niedrigen Stromniveaus arbeiten sollen, in welchem Falle Substratleckströme diese Einrichtungen hinsichtlich der Leistung verschlechtern würden.* technology that reduces the complexity of the circuit and the Circuit area reduced and the compensation of a A multitude of devices in an integrated circuit allows, especially where for this Devices low-current circuits are used. For example, there is a parasitic leakage current either from the collector of a vertical npn transistor device or from the base of a lateral one pnp transistor device flows to the underlying substrate, a need existed for the creation of one Leakage current compensation technique for these devices, especially if the collector of the vertical npn transistor device or the base of the lateral pnp transistor device should operate with low current levels, in which case substrate leakage currents would degrade these devices in terms of performance.

Ein Ziel der Erfindung besteht darin, eine verbesserte Anordnung und ein verbessertes Verfcihren für die Substratleckstromkompensation in einer integrierten Schaltung zu schaffen.It is an object of the invention to provide an improved arrangement and method for substrate leakage current compensation to create in an integrated circuit.

Ein weiteres Ziel der Erfindung besteht darin, eine Leckstromkompensation für eine Vielzahl von gegeneinander isolierten Halbleitereinrichtungen mittels einer einzigen Kompensationseinrichtung zu erreichen.Another object of the invention is leakage current compensation for a large number of mutually isolated semiconductor devices by means of a single one To achieve compensation device.

Ein weiteres Ziel der Erfindung besteht darin, eine Leckstromkompensation für gegeneinander isolierte Einrichtungen mit unterschiedlichen Wannenflächen mittels einer einzigen Kompensationseinrichtung zu schaffen.Another object of the invention is leakage current compensation for mutually isolated facilities with different tub surfaces by means of a to create a single compensation device.

Ein weiteres Ziel der Erfindung besteht darin, eine Substratleckstromkompensation für eine Vielzahl von Einrichtungen unterschiedlicher Art mittels einer einzigenAnother object of the invention is to provide a Substrate leakage current compensation for a large number of devices of different types by means of a single one

^P 3 U k 43 7*6 ^P 3 U k 43 7 * 6

KoinponsatioriHcinrichtung zu schaffen.To create co-sponsorship institutions.

Llin weiteres Ziel der Erfindung besteht darin, eine Substratleckstromkompensation für eine integrierte Schaltungseinrichtung unter Verwendung einer kleineren Kompensationseinrichtung zu schaffen.Another object of the invention is to provide substrate leakage current compensation for an integrated circuit device using a smaller compensation device to accomplish.

Gemäß einer Ausführungsform der Erfindung besteht ein Verfahren zum Kompensieren des Wannen-Substrat-Leckstromes in einer integrierten Schaltung mit isolierenden pn-Übergängen und mit mindestens einem mit einem Substratbereich in Kontakt stehenden Wannen-Bereich darin, daß eine Transistoreinrichtung mit mehreren Kollektoren oder Multikollektor vorgesehen wird, ein Kollektor des Multikollektortransistors mit dem zu kompensierenden Wannen-Bereich elektrisch verbunden wird und ein anderer Kollektor des Multikollektortransistors elektrisch an die Basis des Multikollektortransistors angeschlossen wird. I)Io Substrat.. lcckstrom-Kompensation geschieht durch den Multikollektortransistor, der Kollektoren verschiedener Größe aufweist, von denen einer mit der Basis der Multikol lektoreinrichtung und ein anderer mit dem Wannen-Bereich der zu kompensierenden Einrichtung verbunden ist. Der Multikollektortransistor kann in einer Wanne eingerichtet werden, die kleiner ist als die Wanne der zu kompensierenden Einrichtung.According to one embodiment of the invention, there is a Method for compensating the well-substrate leakage current in an integrated circuit with insulating pn junctions and having at least one well area in contact with a substrate area in that a transistor device with several collectors or multi-collector is provided, one collector of the multi-collector transistor is electrically connected to the well area to be compensated and another collector of the multi-collector transistor is electrically connected to the base of the multi-collector transistor. I) Io substrate .. leakage current compensation is done by the Multicollector transistor, which has collectors of different sizes, one of which with the base of the multicolor lector device and another is connected to the tub area of the device to be compensated. The multi-collector transistor can be set up in a tub that is smaller than the tub of the to compensating device.

Gemäß einer anderen Ausführungsform der Erfindung wird eine integrierte Schaltungsanordnung mit isolierenden pn-Übergängen geschaffen, die ausgestattet ist mit einem ersten Wannen-Bereich mit Isolierung durch pn-übergang und einem zweiten Wannen-Bereich mit Isolierung durch pnübergang, die mit einem Substratbereich in Kontakt stehen; einem Transistor mit mindestens einem ersten Kollektor und einem zweiten Kollektor sowie mit einer in dem erstenAccording to another embodiment of the invention an integrated circuit arrangement with insulating pn junctions created, which is equipped with a first tub area with insulation through pn junction and a second tub area with insulation through pn junction, which are in contact with a substrate area; a transistor with at least a first collector and a second collector and one in the first

— 9 —- 9 -

Wannen-Bereich angeordneten Basis ; Mitteln zum elektrischen Verbinden des ersten Kollektors mit der Basis des Transistors; und Mitteln zum elektrischen Verbinden des zweiten Kollektors mit dem zweiten Wannen-Bereich, damit die Kompensation des Substrat/Wanne -Leckstromes in dem zweiten Wannen-Bereich ermöglicht wird. Die Substrat-leckstrom-Kompensation geschieht durch den Multiko]lektortransistör, der Kollektoren unterschiedlicher Größe aufweist und von dem ein Kollektor an die BasisTub area arranged base; Means for electrically connecting the first collector to the base of the transistor; and means for electrically connecting the second collector to the second well area, so that the compensation of the substrate / tub leakage current in the second tub area is made possible. The substrate leakage current compensation happens through the multico] lectortransistör, which has collectors of different sizes and from which one collector to the base

der MuItikollektoreinrichtung angeschlossen ist und andere Kollektoren mit der Vielzahl von Wannen-Bereichen oder Einrichtungen, die zu kompensieren sind, verbunden sind. Die Wannen-Fläche der Kompensationseinrichtung mit dem Mehrfachkollektor ist vorzugsweise kleiner als die Gesamtfläche der zu kompensierenden Einrichtungen. Die kompensierten Einrichtungen können auch mit unterschiedlichen Spannungsniveaus betrieben werden.the multi-collector device is connected and others Collectors associated with the multitude of tub areas or facilities that are to be compensated are. The tub area of the compensation device with the multiple collector is preferably smaller than that Total area of the facilities to be compensated. The compensated facilities can also be different Voltage levels are operated.

Die vorstehenden und weitere Ziele, Merkmale und Vorteile der Erfindung ergeben sich aus der nachstehenden detaillierteren Beschreibung bevorzugter Ausführungsbeispiele der Erfindung, die in der Zeichnung dargestellt sind.The foregoing and other objects, features, and advantages of the invention will appear from the following detailed description of preferred exemplary embodiments of the invention shown in the drawing.

In der Zeichnung zeigt:In the drawing shows:

Fiq. 1 eine schematische Darstellung einer für einen Stromspiegel vorgesehenen Schaltungsanordnung zur Substratleckstromkompensation,Fiq. 1 is a schematic representation of one for one Circuit arrangement provided for substrate leakage current compensation,

Fig. 2 eine schematische Darstellung einer Schaltungsanordnung zur Substratleckstromkompensation für verschiedene Einrichtungen einer integrierten Schaltung, wobei ein einziger Multikollektortransistor benutzt wird, und2 shows a schematic representation of a circuit arrangement for substrate leakage current compensation for various devices of an integrated circuit, with a single multi-collector transistor is used, and

- 10 -- 10 -

34U37634U376

Fig. 3 eine schematische Darstellung einer Multikollektor-Kompensationseinrichtung für einen Operationsverstärker, der Einrichtungen mit verschiedenen Kollektorspannungsniveaus aufweist. 53 shows a schematic representation of a multi-collector compensation device for an operational amplifier which has devices with different collector voltage levels. 5

Die Fig. 1 zeigt schematisch einen in üblicher Weise gestalteten Stromspiegel mit bipolaren pnp-Transistoren Q τ/ Q 2 ^unc^ Q ν ^Den Eingangsstrom Ι_χ bewirkt ein Spannungsabfall am Basis-Emitterübergang des TransistorsFig. 1 shows schematically a conventionally designed current mirror with bipolar pnp transistors Q τ / Q 2 ^unc ^ Q ν ^The input current Ι _χ causes a voltage drop at the base-emitter junction of the transistor

^ Q 2 · ^Wenn die Transistoren Q , und Q „ aneinander angepasst sind, muß der Kollektorstrom , der aus dem Transistor Q , fließt, der gleiche sein, wie der Kollektorstrom, der aus dem Transistor Q „ fließt, d.h. I= I . Der Transistor Q , puffert die elektrische Verbindung zwischen den Basen der Transistoren Q , und Q „ , so daß Basisstromfehler nicht auf den Eingangsstrom I aufsummiert werden. Bei einer typischen Anwendung mit niedrigem Strom kann I 500 nA sein. Bei einem angenommenen Q ,- Q ..- Beta von 50 fließen 10 nA aus der Basis eines jeden der Transistoren Q , und Q „. Dieser Strom wird von dem Transistor C ^ geliefert, um die Anpassung zwischen I und I aufrechtzu_erhalten , wodurch der Stromspiegel richtig arbeiten kann. Die Transistoren Q , und Q „können in einer gemeinsamen Wanne T,„ eingerichtet sein, die in einem Gefüge einer integrierten Schaltung angeordnet ist, welche mit einem Leckstrom Ie₁₇ zu dem rückwärts vorgespannten Substrat behaftet ist, das mit der gemeinsamen Wanne T,„ körperlich in Kontakt steht. Das Substrat ist nicht im besonderen dargestellt oder bezeichnet, kann aber z.B. als der Bereich angesehen werden, der sich unter der Wanne T,~ befindet. Wenn die Temperatur des Wannen-Bereiches T₁₀ zunimmt, wächst der Leckstrom I_C1O ^ Q 2 · ^If the transistors Q 1 and Q ″ are matched to one another, the collector current flowing out of the transistor Q must be the same as the collector current flowing out of the transistor Q ″, ie I = I. The transistor Q i buffers the electrical connection between the bases of the transistors Q i and Q i, so that base current errors are not added up to the input current I. In a typical low current application, I can be 500 nA. Assuming the Q, - Q .. - Beta of 50, 10 nA will flow out of the base of each of the transistors Q, and Q ". This current is supplied by transistor C ^ to maintain the match between I and I, which allows the current mirror to work properly. The transistors Q 1 and Q "can be set up in a common well T," which is arranged in a structure of an integrated circuit which is subject to a leakage current Ie ₁₇ to the backwardly biased substrate which is connected to the common well T, " is in physical contact. The substrate is not specifically shown or labeled, but can be viewed, for example, as the area that is located under the tub T 1. As the temperature of the well area T ₁₀ increases, the leakage current I _{C1O increases}

Bei einer gewissen Temperatur übersteigt der Leckstrom I₁~ den nominalen Basisvorstrom von 20 nA der Tran ^hLZ At a certain temperature, the leakage current I ₁ ^{~ exceeds the nominal base bias} current of 20 nA of the Tran hLZ

- 11 - - 11 -

sistoren Q und Q „ . Oberhalb dieser Temperatur wird der Tranistor Q ausgeschaltet und der Transistor Q „ gelangt in die Sättigung, wodurch I veranlasst wird, I zu überschreiten, so daß die Stromspiegelfunktion ausfällt. Nachstehend wird erläutert, wie der pnp-Transistorsistors Q and Q ". Above this temperature will be the transistor Q is switched off and the transistor Q "saturates, which causes I, I to be exceeded, so that the current mirror function fails. The following explains how the pnp transistor

0 ₄ den Substratleckstrom Iq₁^ kompensiert. Der Transistor Q . ist ein lateraler pnp-Transistor mit Doppelkollektor, der in seiner eigenen durch pnp-Übergang isolierten Wanne T. gebildet worden ist. Die Wanne T.0 ₄ compensates the substrate leakage current Iq ₁ ^. The transistor Q. is a lateral pnp transistor with double collector, which has been formed in its own well T. isolated by a pnp junction. The T.

steht ebenfalls mit einem Substratbereich in Kontakt, der nicht besonders dargestellt ist, aber z.B. als der Bereich angesehen werden kann, der sich unter der Wanne T. befindet. Wenn die Wanne T. die gleiche Fläche hat wie die Wanne T,«, fließt die gleiche Menge an Substratleckstrom, die aus dem kombinierten Basisbereich der Transistoren Q -, und Q _? kommt, auch aus dem Basisbereich des Transistors Q ., d.h. I_c. (dies ist der Substratleckstrom, der auch aus dem Basisbereich des Transistors Q . strömt) = I₁_ Wenn das Beta des Transistors Q -is also in contact with a substrate area, which is not specifically shown, but can be regarded as the area which is located under the tub T., for example. If the well T. has the same area as the well T, «, flows the same amount of substrate leakage current that flows from the combined base region of the transistors Q -, and Q _? comes, also from the base region of the transistor Q., ie I _c . (this is the substrate leakage current which is also flowing out of the base region of transistor Q.) = I ₁ _ If the beta of transistor Q -

2Q groß ist und einer von dessen Kollektoren mit dessen Basis verbunden ist, dann kommt der Substratleckstrom2Q is large and one of its collectors with its Base is connected, then comes the substrate leakage current

1 . nahezu vollständig aus diesem Kollektor. Der zweite Kollektor des Transistors Q . wird dafür verwendet, den Strom I . in den gemeinsamen Basisbereich der Transistoren Q .. und Q „ zu spiegeln, und zwar in dem Fall, in dem die beiden Kollektoren des Transistors Q . die gleiche Größe haben. Da der Strom in irgendeinem Kollektor einer Mehrfachkollektoranordnung durch dessen relative Größe (oder das Teilungsverhältnis) bestimmt ist, könnte die1 . almost entirely from this collector. The second Collector of transistor Q. is used to generate the current I. in the common base area of the transistors Q .. and Q "to mirror, namely in the case in which the two collectors of transistor Q. the same Have size. Since the current in any collector of a multiple collector arrangement is determined by its relative size (or the division ratio) is determined, the

2Q Kompensation ü.B. alternativ dadurch erzielt werden,daß die Wanne T- (und damit der Leckstrom I_qa) halb so groß ausgeführt wird wie die Wanne T,„ und der zweite Kollektor des Transistors Q . doppelt so groß ausgeführt wird, wie der Kollektor, der mit der Basis des Transistors Q2Q compensation above can alternatively be achieved in that the well T- (and thus the leakage current I _qa ) is made half as large as the well T, "and the second collector of the transistor Q. is made twice as large as the collector connected to the base of transistor Q

4 verbunden ist. Somit könnte im allgemeinen die für die4 is connected. Thus, in general, the

- 12 -- 12 -

12 3U437S12 3U437S

MS(IL ionücinr ichLuny (den TransisLor y .) criorderliche Fläche kleiner sein als diejenige der Einrichtung oder Einrichtungen, die zu kompensieren ist/sind. An jeden der Emitterbereiche der Transistoren Q , Q und Q ist eine gemeinsame positive Spannungsquelle V+ angeschlossen, während eine negative Spannungsquelle mit dem Kollektor des Transistors Q ~ verbunden ist. Bei dem Ausführungsbeispiel gemäß Fig. 2 sind verschiedene Einrichtungen Q ~ - Q ₄ von unterschiedlicher Art hinsichtlieh des Substratleckstromes zu kompensieren. Bei dieser Ausführung kann Q „ z.B. ein bipolarer npn-Transistor mit vertikalem npn (vertikaler npn-Transistor^ Q , ein bipolarer pnp-Transistor mit lateralem pnp (lateraler pnp-Transistor) und Q . ein Feldeffekttransistor mit Übergang und p-Kanal sein. Diese Einrichtungen sind in separaten Wannen T„ - T. ausgebildet, die im allgemeinen unterschiedliche Flächen und damit verschiedene Substratleckströme haben. T₁- ist eine Wanne, die ein Element anderer Art, z.B. einen Widerstand, enthalten kann, des^sen Substratleckstrom kritisch ist. In Fig. 2 ist Q .. ein lateraler pnp-Transistor mit Mehrfach- oder Multikollektor , der einen Kollektor mehr aufweist, als der Anzahl von zu kompensierenden Wannen entspricht. Der Substratleckstrom der Wanne T-, gelangt über eine Verbindunq von der Basis des Transistors Q , zum Kollektor 1 an den Transistor Q ,. Der Strom, der in jedem der anderen Kollektoren 2-5 des Transistors Q ■, fließt, steht in dem gleichen Verhältnis, das beim geteilten Kollektor zwischen dem jeweiligen Kollektor und dem Kollektor 1 besteht. Die jeweiligen Verhältnisse sind so gewählt, daß sie dem Verhältnis des Flächeninhalts der zu kompensierenden Wanne zum Flächeninhalt der Wanne T, gleichen Der Flächeninhalt der Wanne T, kann somit kleiner sein als die Summe der Flächeninhalte der Wannen T„ - T , und or ist. potentiell kleiner als jeder von diesen. Die untere Grenze des Flächeninhalts der Wanne T, ist durchMS (IL ionücinr ichLuny (den TransisLor y.) Critical area must be smaller than that of the device or devices to be compensated. A common positive voltage source V + is connected to each of the emitter regions of the transistors Q, Q and Q, while one negative voltage source is connected to the collector of the transistor Q ~ In the embodiment of Figure 2 are several devices Q ~ -... Q ₄ of different type respect lent of the substrate leakage current to compensate In this embodiment, Q ", for example, a bipolar nPN transistor with vertical npn (vertical npn transistor ^ Q, a bipolar pnp transistor with lateral pnp (lateral pnp transistor) and Q. be a field effect transistor with transition and p-channel. These devices are formed in separate wells T "- T, which generally have different areas and thus different substrate leakage currents T ₁ - is a trough that contains an element of another type, e.g. ei a resistor ^whose substrate leakage current is critical. In FIG. 2, Q .. is a lateral pnp transistor with multiple or multi-collector, which has one more collector than the number of wells to be compensated. The substrate leakage current of the well T- arrives via a connection from the base of the transistor Q to the collector 1 at the transistor Q,. The current that flows in each of the other collectors 2-5 of the transistor Q ■ is in the same ratio that exists between the respective collector and the collector 1 in the case of the divided collector. The respective ratios are chosen so that they the ratio of the area of the compensated sink to the surface area of the tray T, the same The area of the tray T can thus be smaller than the sum of the areas of the trays T '- T, and is or. potentially smaller than either of these. The lower limit of the surface area of the tub T i is through

- 13 -- 13 -

Toleranzen und durch die Notwendigkeit festgelegt, eine Wanne zu schaffen, die zur Aufnahme der für den Transistor Q ν erforderlichen Struktur mit den benötigten Kollektorkontakten oder Stromleitungen genügend groß ist.Tolerances and set by the need to create a tub to accommodate the for the transistor Q ν required structure with the required Collector contacts or power lines is sufficiently large.

Dementsprechend hat die jeweilige Stromleitung, die eine elektrische Verbindung oder einen elektrischen Kontakt zwischen dem Kollektor der Transistoreinrichtung Q ^ und dem/den gewünschten Wannenbereich_(en) T_? etc. herstellt, die Aufgabe, zu ermöglichen, daß jede angeschlossene Einrichtung in dem/den gewünschten Wannen-Bereich_(en) hinsichtlich Substratleckströmen kompensiert wird.Accordingly, the respective power line, which has an electrical connection or electrical contact between the collector of the transistor device Q ^ and the desired well area (s) T _? etc., the task of enabling any connected device in the desired well area (s) to be compensated for substrate leakage currents.

Eine weitere Ausführungsform der Erfindung ist in Fig. 3 wiedergegeben. Die Fig. 3 stellt schematisch einen Teil eines Operationsverstärkers dar, der so gestaltet ist, daß er in einer integrierten Schaltung verwirklicht werden kann. Bei dieser Schaltung arbeiten pnp-Transistoren QwQ₉ und Q . auf dem einen Spannungsniveau und pnp-Transistoren Q t- , Q und Q _Q auf einem anderen Spannungsniveau. Ein Multikollektortransistor Q _Q weist einen mit seiner Basis verbundenen ersten Kollektor und zwei weitere Kollektoren auf, von denen einer mit den gemeinsamen Basen der Transistoren QwQ-, und Q . und der zweite mit den gemeinsamen Basen der Transistoren °- 5' Q 6 ^unc* °- ο verbunden ist, um den Substratleckstrom zu kompensieren. Dadurch, daß für jedes Betriebsspannungs niveau ein separater Kollektor vorgesehen wird, kann eine Vielzahl von Spannungsniveaus und die Einrichtung, die an jedes Spannungsniveau angeschlossen ist , kom-Another embodiment of the invention is shown in FIG. FIG. 3 schematically shows part of an operational amplifier which is designed so that it can be implemented in an integrated circuit. In this circuit, pnp transistors QwQ ₉ and Q work. on one voltage level and pnp transistors Q t-, Q and Q _Q on another voltage level. A multicollector _{transistor Q Q} has a first collector connected to its base and two further collectors, one of which is connected to the common bases of the transistors QwQ-, and Q. and the second is connected to the common bases of the transistors ° - 5 'Q 6 ^{unc * ° - o in} order to compensate for the substrate leakage current. Because a separate collector is provided for each operating voltage level, a large number of voltage levels and the device connected to each voltage level can be combined.

2Q pensiert werden. Die Kollektoraufteilung wird in der oben beschriebenen Weise durch die Wannen-Verhältnisse bestimmt; außerdem kann es von Vorteil sein, die Wannenflächen-Verhältnisse so einzurichten, daß die langsame Änderung des Substratleckstromes mit dem Betriebsspan-2Q will be retired. The collector distribution is in the above-described manner determined by the tub ratios; In addition, it can be advantageous to adjust the tub area ratios set up so that the slow change in the substrate leakage current with the operating voltage

g₅ nungsniveau kompensiert wird. Zwischen eine Spannungs-g ₅ voltage level is compensated. Between a tension

- 14 -- 14 -

versorqunqsquelle V+ und den Kollektor eines npn-Tranüistorii Q j., dessen Emitter mit dem Emitter des npn-Transistors Q _in verbunden ist, ist ein Widerstand Rl geschaltet. Der Kollektor des Transistors Q ._n ist mit einem Widerstand R2 verbunden, der, ebenso wie der Widerstand Rl, an die Spannungsversorgungsquel le V+ angeschlossen ist. Eine Stromquelle von 240/UA ist an den Emitter der Transistoren Q ~ und Q , „ sowie an eine Spannungsversorgungsquelle V- angeschlossen. Der Eingang der Schaltung gemäß Fig.3 ist zum einen mit der Basis des Transistors Q ,„ und mit dem Kollektor des Transistors Q _ und zum anderen mit der Basis des Transistors Q und mit dem Kollektor des Transistors Q verbunden. Ein pnp-Transistor Q -. ist mit seinem Emitter an die gemeinsame Basisverbindung der Transistoren Q , , Q . und Q „ verbunden , mit seiner Basis an den Kollektor des Transistors Q „ und an den Emitter des Transistors Q , angeschlossen und mit seinem Kollektor mit dem Kollektor eines pnp-Transistors Q _η verbunden. Der Emitter des Transistors Q _ steht mit der gemeinsamen Basisverbindung der Transistoren Q _c , Q _o und Q in Verbindung, während die Basis des Transistors Q _ an den Kollektor des Transistors Q , und an den Kollektor eines npn-Transistors Q ,, angeschlossen ist. Der Kollektor des Transistors Q _ ist auch an die Spannungsversorgungsquelle V- angeschlossen. Die Basis des Transistors Q ,, ist mit der Stromquelle von 240/uA verbunden und der Emitter des Transistors Q ,, liegt an der Basis eines npn-Tranuistors Q ,_?. Der Kollektor des Transistors Q ,„versorqunqsquelle V + and the collector of an npn transistor Q j., whose emitter is connected to the emitter of the npn transistor Q _in , a resistor Rl is connected. The collector of transistor Q. _n is connected to a resistor R2, which, like the resistor R1, is connected to the voltage supply source V +. A current source of 240 / UA is connected to the emitter of the transistors Q ~ and Q, "and to a voltage supply source V-. The input of the circuit according to FIG. 3 is connected on the one hand to the base of the transistor Q and to the collector of the transistor Q and on the other hand to the base of the transistor Q and to the collector of the transistor Q. A pnp transistor Q -. its emitter is connected to the common base connection of the transistors Q, Q. and Q ″, connected with its base to the collector of the transistor Q ″ and to the emitter of the transistor Q, and connected with its collector to the collector of a pnp transistor Q _η . The emitter of the transistor Q _ is connected to the common base connection of the transistors Q _c , Q _o and Q, while the base of the transistor Q _ is connected to the collector of the transistor Q and to the collector of an npn transistor Q i . The collector of the transistor Q _ is also connected to the voltage supply source V-. The base of the transistor Q ,, is connected to the current source of 240 / uA and the emitter of the transistor Q ,, is connected to the base of an npn transistor Q _,? . The collector of transistor Q, "

gQ ist an die Versorgungsspannungsquelle V+ angeschlossen während der Emitter des Transistors Q ,„ mit einer Stromquelle von 120yuA , die auch an diegQ is connected to the supply voltage source V + while the emitter of transistor Q, “with a current source of 120yuA, which is also connected to the

Spannungsversorgungsquelle V- angeschlossen ist, verbunden ist.Voltage supply source V- is connected, connected is.

Q5 Es ist offensichtlich, daß ein Durchschnittsfachmann bezüglich der dargestellten und beschriebenen Ausführungs-Q5 It is obvious that one of ordinary skill in the art would know as to the illustrated and described embodiment

- 15 -- 15 -

beispiele vielerlei Abänderungen und Abwandlungen vornehmen kann, ohne daß der Rahmen der Erfindung überschritten wird.Examples can make many changes and modifications without exceeding the scope of the invention will.

Leerseite -Blank page -

Claims (11)

PatentansprücheClaims Mittels pn-Übergängen isolierte integrierte Schaltungsanordnung , die einen ersten Wannen-Bereich und einen zweiten Wannen-Bereich aufweist, die jeweils durch einen pn-übergang isoliert sind und mit oinem Substratbereich in Kontakt stehen, gekennzeichnet durchIntegrated circuit arrangement isolated by means of pn junctions, which has a first well area and a second well region, each of which is isolated by a pn junction and are in contact with oinem substrate area, marked by einen Transistor mit mindestens einem ersten Kollektor und einem zweiten Kollektor sowie mit einer in dem ersten Wannen-Bereich angeordneten Basis,a transistor with at least a first collector and a second collector and with one base arranged in the first tub area, Mitteln zum elektrischen Verbinden des ersten Kollektors mit der Basis des Transistors , undMeans for electrically connecting the first collector to the base of the transistor, and Mitteln zum elektrischen Verbinden des zweiten Kollektors mit dem zweiten Wannen-Bereich zwecks Korn ■ pensation des Leckstromes vom Substrat zur Wanne im zweiten Wannen-Bereich.Means for electrically connecting the second collector to the second well area for the purpose of grain ■ Compensation of the leakage current from the substrate to the well in the second well area. 2. Integrierte Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Flächeninhalt des zwo it on Wannon-Berrichs größer ist η 1B dor Plnchen-2. Integrated circuit arrangement according to claim 1, characterized in that the area of the two it on Wannon Berrichs is greater η 1B dor Plnchen- -2--2- 2 3U437S2 3U437S inhalt dos ersten Wannen-Bereichs.contents of the first tub area. 3. Integrierte Schaltungsanordnung nach Anspruch 1 oder 2, gekennzeichnet durch mindestens einen dritten Kollektor für den Transistor und einen dritten mit pn-übergang isolierten Wannen-Bereich , und durch eine elektrische Einrichtung zum Verbinden des dritten Kollektors mit dem dritten Wannen-Bereich zwecks Kompensation des Leckstromes vom Substrat zur Wanne in dem dritten Wannen-Bereich.3. Integrated circuit arrangement according to claim 1 or 2, characterized by at least one third Collector for the transistor and a third well area insulated with a pn junction, and through electrical means for connecting the third collector to the third well area in order to compensate for the leakage current from the substrate to the well in the third well area. 4. Integrierte Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß der Flächeninhalt des ersten Wannen-Bereichs kleiner ist als die Summe der4. Integrated circuit according to claim 3, characterized in that the area of the first Tub area is less than the sum of the Flächeninhalte des zweiten Wannen-Bereichs und des 15Area of the second tub area and the 15th dritten Wannen-Bereichs.third tub area. 5. Integrierte Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Kollektor-Aulteilungsverhältnis des ersten Kollektors und des5. Integrated circuit arrangement according to claim 1, characterized in that the collector-distribution ratio of the first collector and the *® zweiten Kollektors im wesentlichen das gleiche ist, wie das Verhältnis der Flächeninhalte des ersten Wannen-Bereichs und des zweiten Wannen-Bereichs. * ® second collector is essentially the same as the ratio of the surface areas of the first well area and the second well area. 6. Inteqrierte Schaltungsanordnung nach Anspruch 3, gekennzeichnet durch leitende Mittel zum elektrischen Verbinden des zweiten Wannen-Bereichs mit einem er.sten Spannungsniveau und durch zweite leitende Mittel zum elektrischen Verbinden des dritten Wannen-Bereichs mit einem von dem ersten Spannungs-6. Integrated circuit arrangement according to claim 3, characterized by conductive means for electrical Connecting the second well area to a first voltage level and through second conductive ones Means for electrically connecting the third well area to one of the first voltage ^Q niveau verschiedenen zweiten Spannungsniveau. ^ Q level different second voltage level. 7. Integrierte Schaltungsanordnung gemäß Anspruch 1, dadurch gekennzeichnet, daß die Schaltungsanordnung einen Operationsverstärker aufweist.7. Integrated circuit arrangement according to claim 1, characterized in that the circuit arrangement has an operational amplifier. 8. Verfahren zum Kompensieren von Wannen-Substrat-Leckstrom in einer durch pn-übergang isolierten integrierten Schaltung gemäß einem der vorhergehenden8. Method for compensating well-substrate leakage current in an integrated integrated circuit that is isolated by a pn junction Circuit according to one of the preceding Ansprüche, dadurch gekennzeichnet, daß 5Claims, characterized in that 5 ein Kollektor des Multikollektor-Transistors mit dom zu kompensierenden Wannen-Bereich elektrisch verbunden wird, undone collector of the multicollector transistor with dom to be compensated tub area is electrically connected, and ein anderer Kollektor des Multikollektor-Trananother collector of the multi-collector Tran sistors mit der Basis des Multikollektor-Transistors elektrisch verbunden wird.sistor is electrically connected to the base of the multicollector transistor. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß ein Multikollektor-Transistor mit einer Basis und mit mindestens einem ersten Kollektor und einem/Kollektor in dem zweiten Wannen-Bereich gebildet wird, der erste Kollektor des Transistors mit der Basis des Transistors elektrisch verbunden wird, und der zweite Kollektor des Transistors elektrisch an den ersten Wannen-Bereich angeschlossen wird, um eine Kompensation von Leckstrom vom Substrat zur Wanne im ersten Wannen-Be-9. The method according to claim 8, characterized in that a multi-collector transistor with a base and having at least a first collector and a / collector in the second well area is formed, the first collector of the transistor to the base of the transistor electrically is connected, and the second collector of the transistor is electrically connected to the first well region is to compensate for leakage current from the substrate to the well in the first well loading reich zu ermöalichen. / zweitento enable rich. / second 10. Verfahren nach Anst>ruch 8, dadurch gekennzeichnet, daß mehr als zwei Kollektoren für den Transistor vorgesehen werden, damit eine Vielzahl von Wannen-Bereichen in der integrierten Schaltungsanordnung über eine elektrische Verbindung von dem Transistor/kompensiert werden können. / her10. The method according to Anst> ruch 8, characterized in that that more than two collectors are provided for the transistor, so that a large number of well areas in the integrated circuit arrangement via an electrical connection from the transistor / can be compensated. / her 11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Kollektoraufteilungsverhältnis hinsichtlich des ersten und des zweiten Kollektors11. The method according to claim 9, characterized in that the collector division ratio with regard to the first and the second collector -4--4- 3U43763U4376 so gewählt wird, daß es im wesentlichen so groß ist wie das Verhältnis der Flächeninhalte des ersten und des zweiten Wannen-Bereichs.is chosen so that it is substantially as large as the ratio of the areas of the first and second tub areas. — 5 —- 5 -