DE3402188A1 - Verfahren zum herstellen von bor-dotierten polykristallinen siliziumschichten fuer bipolartransistorschaltungen - Google Patents

Verfahren zum herstellen von bor-dotierten polykristallinen siliziumschichten fuer bipolartransistorschaltungen

Info

Publication number
DE3402188A1
DE3402188A1 DE19843402188 DE3402188A DE3402188A1 DE 3402188 A1 DE3402188 A1 DE 3402188A1 DE 19843402188 DE19843402188 DE 19843402188 DE 3402188 A DE3402188 A DE 3402188A DE 3402188 A1 DE3402188 A1 DE 3402188A1
Authority
DE
Germany
Prior art keywords
deposition
boron
layer
polycrystalline silicon
doped polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19843402188
Other languages
English (en)
Other versions
DE3402188C2 (de
Inventor
Frank Stefan Dr.Rer.Nat. Becker
Heinrich Josef Dipl.-Phys. 8000 München Eichermüller
Hans-Christian Dr.rer.nat. 8034 Germering Schaber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19843402188 priority Critical patent/DE3402188A1/de
Publication of DE3402188A1 publication Critical patent/DE3402188A1/de
Application granted granted Critical
Publication of DE3402188C2 publication Critical patent/DE3402188C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

  • Verfahren zum Herstellen von Bor-dotierten polykristal-
  • linen Siliziumschichten für Bipolartransistorschaltunqen.
  • Die vorliegende Patentanmeldung betrifft ein Verfahren zum Herstellen von Bor-dotierten polykristallinen Siliziumschichten, wie sie insbesondere als niederohmige Basisanschlüsse in bipolaren integrierten Transistorschaltungen verwendet werden, durch chemische Abscheidung aus der Dampfphase bei niederem Druck (low pressure chemical vapor deposition = LPCVD).
  • Eine bipolare Transistorschaltung dieser Art ist aus einem Aufsatz von D. D. Tang et. al. aus dem IEEE J.
  • Solid State Circuits, SC 17 (1982) auf den Seiten 925 bis 931 zu entnehmen.
  • Bei bestimmten Halbleiterschaltungen, wie zum Beispiel Bipolarschaltungen oder integrierten Silizium-Sensoren ist der Einsatz von p-leitendem, also Bor-dotiertem polykristallinen Silizium (Poly-Si) vorteilhaft oder zwingend erforderlich. Dabei ist die - im Vergleich zu n-leitendem, also mit Arsen oder Phosphor dotiertem Polysilizium -geringe Korngröße in Bor-dotiertem Polysilizium ungünstig, da sie zu unerwünscht hohen Schichtwiderständen, großen negativen Temperaturkoeffizienten und relativ großer Streuung und Prozeßempfindlichkeit dieser elektrischen Parameter führt.
  • Eine Reduktion des hohen Schichtwiderstands und Vermeidung der damit verbundenen Nachteile Bor-dotierter Polysiliziumschichten konnte bisher nur durch entsprechende Erhöhung der Schichtdicke - begrenzt durch Probleme der Ätztechnik und Kantenbedeckung - oder durch Rekristallisation mittels Laserausheilung, wie in einem Aufsatz von H. Schaber et. al. im J. Appl. Phys. 54 (1983) auf den Seiten 4633 bis 4640 beschrieben, oder ähnlicher aufwendiger Verfahren erreicht werden.
  • Durch eine Abscheidung der Polysiliziumschicht bei höheren Temperaturen (zum Beispiel 730°C) lassen sich zwar auch größere Körner und damit niedrigere Schichtwiderstände erreichen; die damit verbundene starke Erhöhung der Oberflächenrauhigkeit wirkt sich jedoch nachteilig bei den nachfolgenden Prozeßschritten aus.
  • Der hohe spezifische Widerstand konventionell, das heißt durch LPCVD-Abscheidung hergestellter und mit Bor-dotierter Polysiliziumschichten ist durch ihre geringe Korngröße bedingt. Im Fall der Bordotierung ändert sich diese mittlere Korngröße auch nach üblichen Hochtemperaturprozessen (T <1000°C) nur sehr wenig.
  • Aus einem Aufsatz von G. Harbeke et. al. in Appl. Phys.
  • Lett. 42 (1983) Seiten 249 bis 251 ist bekannt, daß sich durch Abscheidung der Siliziumschicht im amorphen Zustand (Abscheidetemperatur T-580"C) und anschließende Kristallisation in einem konventionellen Ofenprozeß erheblich höhere Korngrößen als bei der üblichen kristallinen Abscheidung (TD ~ 630°C) ergeben. Dieser Unterschied fällt bei den für MOS-Prozesse benötigten Phosphor-dotierten Polysiliziumschichten nicht oder nur sehr wenig ins Gewicht, da stark Phosphor-dotierte Schichten bei üblichen Hochtemperaturprozessen ohnehin ein starkes Kornwachstum erfahren.
  • Die Erfindung macht sich die aus dem Aufsatz von Harbeke et. al. gewonnene Erkenntnis zur Lösung der erfindungsgemäßen Aufgabe der Herstellung einer Bor-dotierten poly- kristallinen Siliziumschicht in einer bipolaren integrierten Transistorschaltung zunutze und ist dadurch gekennzeichnet, daß die Abscheidung im amorphen Zustand bei Temperaturen im Bereich C 5800C mit oder ohne Bordotierung durchgeführt wird und die amorphe Siliziumschicht bei einem späteren, zur Herstellung der Schaltung durchzuführenden Hochtemperaturprozeß in den polykristallinen Zustand übergeführt wird.
  • Durch diese Verfahrensweise gelingt es, auch bei Bor-Dotierung eine hohe Korngröße bei glatter Schichtoberfläche zu erzielen. Der erfindungsgemäße Herstellungsprozeß kann in konventionellen LPCVD-Aniagen durchgeführt werden, wie sie für die Herstellung der kristallin abgeschiedenen Polysiliziumschichten gebräuchlich sind. Es muß dazu lediglich die Abscheidetemperatur von 6300C auf zum Beispiel 5600C abgesenkt werden, wobei eine Verringerung der Abscheiderate (etwa um den Faktor 5) in Kauf zu nehmen ist.
  • Durch das Verfahren nach der Lehre der Erfindung ergeben sich folgende Verbesserungen der Eigenschaften Bor-dotierter Schichten, zum Beispiel für 300 nm dicke Schichten: 1. Die mittlere Korngröße steigt von 70 nm auf 350 nm; 2. Der Schichtwiderstand sinkt von ca. 160 Ohm auf 60 Ohm bzw. der spezifische Widerstand von ca.
  • 5 x 10 3 Ohm cm auf 1,8 x 10 3 Ohm cm; 3. Die Schichten zeigen gute Kantenbedeckung und erheblich geringere Oberflächenrauhigkeit als bei kristalliner Abscheidung.
  • Die Dotierung der Siliziumschicht mit Bor kann dabei sowohl durch Ionen-Implantation als auch durch Diffusion oder auch durch dotierte Abscheidung durch Zumischen von zum Beispiel Diboran (B2Hb) zum Reaktionsgas (Silan SiH6) erfolgen. Die Temperatur, die zur Kristallisation der amorphen Schicht verwendet wird, hat zumindest im Bereich größer 8000C nur geringen Einfluß auf die resultierenden Schichteigenschaften.
  • Weitere Ausgestaltungen des Erfindungsgedankens ergeben sich aus den Unteransprüchen.
  • Im folgenden wird anhand der Figuren 1 bis 3 die Erfindung noch näher erläutert. Dabei zeigen die Figuren 1 und 2 im Schnittbild die erfindungswesentlichen Verfahrensschritte und die Figur 3 einen nach dem erfindungsgemäßen Verfahren hergestellten Schichtaufbau eines Bipolartransistors.
  • Fiqur 1: Nach Herstellung der durch SiO2-Bereiche 1 getrennten n -dotierten Inseln 2 mit zugehörigem n + -Kollek-+ toranschluß 3 und der vergrabenen n+-Schicht 4 in einem p-dotierten Siliziumsubstrat 5 nach einem bekannten Verfahren wird bei herkömmlichen Prozessen (siehe Aufsatz von Tang et. al.) eine polykristalline Siliziumschicht 6 abgeschieden und durch Bor-Ionenimplantation (siehe Pfeile 7) dotiert. Erfindungsgemäß wird diese Siliziumschicht 6 nun im amorphen Zustand in 300 nm Schichtdicke abgeschieden und ebenfalls mit Bor dotiert, zum Beispiel durch Ionenimplantation mit einer Dosis und Energie von 5 x 1015 cm 2 und 30 keV (siehe Pfeile 7).
  • Figur 2: Die Kristallisation der amorphen Siliziumschicht 6 wird bei einem beliebigen späteren Hochtemperaturschritt bei T zu8000C und einer Zeitdauer t > 30Minuten durchgeführt. Wird zum Beispiel eine nachfolgende Abscheidung einer Si02-Hilfsschicht 8 zum Beispiel bei T5 8000C durchgeführt, so kristallisiert die amorphe Siliziumschicht 6 während dieses Prozeßschrittes.
  • Figur 3: Im weiteren Prozeßverlauf kann die nun polykristalline Siliziumschicht 6 nach bekannten Verfahren strukturiert werden, zum Beispiel um die in dem Aufsatz von Tang beschriebene selbstjustierte Emitter-Basis-Struktur herzustellen. Es gelten die gleichen Bezugszeichen wie in Figur 2. B, E, C kennzeichnenen Basis, Emitter und Kollektor, die Bezugszeichen 9 und 10 den Kollektor- und Emitteranschluß aus n -dotiertem Polysilizium. Mit dem Bezugszeichen 11 ist Isolationsoxid bezeichnet.
  • Die erfindungsgemäß erzielte Verringerung des spezifischen Widerstandes der p +-Polysiliziumschicht 6 führt zu einer drastischen Reduktion der beiden äußeren Basisbahnwiderstands-Anteile R1 und R2. Der innere Basisbahnwiderstand R3 bleibt dabei, wie auch die statischen Eigenschaften des Transistors unverändert, während die Schaltzeit aufgrund des erniedrigten Basisbahnwiderstandes RB verkürzt ist.
  • Eine weitere Anwendungsmöglichkeit des erfindungsgemäßen Verfahrens besteht in der Herstellung der Piezo-Widerstände für integrierte Silizium-Drucksensoren, wie sie in der DE-OS 30 41 756 A1 näher beschrieben sind. Vorteilhaft ist hier der geringere Temperaturkoeffizient der grobkörnigen Schichten.
  • 6 Patentansprüche 3 Figuren - Leerseite

Claims (6)

  1. Patentansprüche 6 Verfahren zum Herstellen von Bor-dotierten polykristallinen Siiiziumschichten (6), wie sie insbesondere als niederohmige Basisanschlüsse in bipolaren integrierten Transistorschaltungen verwendet werden, durch chemische Abscheidung aus der Dampfphase bei niederem Druck (low pressure chemical vapor deposition = LPCVD), d a d u r c h g e k e n n z e i c h n e t , daß die Abscheidung im amorphen Zustand bei Temperaturen im Bereich 5800C mit oder ohne Bordotierung durchgeführt wird und die amorphe Siliziumschicht (6) bei einem späteren, zur Herstellung der Schaltung durchzuführenden Hochtemperaturprozeß in den polykristallinen Zustand übergeführt wird.
  2. 2. Verfahren nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß die Bordotierung im Anschluß an die Abscheidung durch Ionenimplantation (7) oder Diffusion durchgeführt wird.
  3. 3. Verfahren nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß die Bordotierung während der Abscheidung durch Zumischen von Diboran zum,vorzugsweise aus Silan und Wasserstoff bestehenden Reaktionsgas durchgeführt wird.
  4. 4. Verfahren nach Anspruch 1 bis 3, da du r c h g e k e n n z e i c h n e t , daß die thermische Kristallisation bei der nach der Abscheidung folgenden Abscheidung einer SiO2-Schicht (8) vorgenommen wird, wobei die Temperatur im Bereich von 2 8000C und die Dauer auf mindestens 30 Minuten eingestellt wird.
  5. 5. Verfahren nach Anspruch 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , daß die Schichtdicke der amorphen Siliziumschicht (6) auf 200 bis 400 nm einge- stellt wird.
  6. 6. Verwendung des Verfahrens nach Anspruch 1 bis 5 zur Herstellung von Piezo-Widerständen für integrierte Silizium-Drucksensoren.
DE19843402188 1984-01-23 1984-01-23 Verfahren zum herstellen von bor-dotierten polykristallinen siliziumschichten fuer bipolartransistorschaltungen Granted DE3402188A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19843402188 DE3402188A1 (de) 1984-01-23 1984-01-23 Verfahren zum herstellen von bor-dotierten polykristallinen siliziumschichten fuer bipolartransistorschaltungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19843402188 DE3402188A1 (de) 1984-01-23 1984-01-23 Verfahren zum herstellen von bor-dotierten polykristallinen siliziumschichten fuer bipolartransistorschaltungen

Publications (2)

Publication Number Publication Date
DE3402188A1 true DE3402188A1 (de) 1985-07-25
DE3402188C2 DE3402188C2 (de) 1989-10-12

Family

ID=6225657

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843402188 Granted DE3402188A1 (de) 1984-01-23 1984-01-23 Verfahren zum herstellen von bor-dotierten polykristallinen siliziumschichten fuer bipolartransistorschaltungen

Country Status (1)

Country Link
DE (1) DE3402188A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0226890A1 (de) * 1985-12-17 1987-07-01 Siemens Aktiengesellschaft Verfahren zum Herstellen von selbstjustierten Bipolar-Transistorstruksturen mit reduziertem Basisbahnwiderstand
DE3817882A1 (de) * 1988-05-26 1989-12-07 Siemens Ag Bipolartransistorstruktur mit reduziertem basiswiderstand und verfahren zur herstellung eines basisanschlussbereiches fuer die bipolartransistorstruktur
DE4309898B4 (de) * 1992-03-30 2005-11-03 Rohm Co. Ltd. Verfahren zur Herstellung eines Bipolartransistors mit einer Polysiliziumschicht zwischen einem Halbleiterbereich und einem Oberflächenelektrodenmetall

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3041756A1 (de) * 1980-11-05 1982-06-09 Siemens AG, 1000 Berlin und 8000 München Drucksensor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3041756A1 (de) * 1980-11-05 1982-06-09 Siemens AG, 1000 Berlin und 8000 München Drucksensor

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Appl. Phys. Lett. 42(1983) pp 249-251 *
IEEE J. Solid State Circ., SC 17, (1982) pp 925-931 *
J. Appl. Phys. 54, (1983) p. 4633-4640 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0226890A1 (de) * 1985-12-17 1987-07-01 Siemens Aktiengesellschaft Verfahren zum Herstellen von selbstjustierten Bipolar-Transistorstruksturen mit reduziertem Basisbahnwiderstand
US4755476A (en) * 1985-12-17 1988-07-05 Siemens Aktiengesellschaft Process for the production of self-adjusted bipolar transistor structures having a reduced extrinsic base resistance
DE3817882A1 (de) * 1988-05-26 1989-12-07 Siemens Ag Bipolartransistorstruktur mit reduziertem basiswiderstand und verfahren zur herstellung eines basisanschlussbereiches fuer die bipolartransistorstruktur
DE4309898B4 (de) * 1992-03-30 2005-11-03 Rohm Co. Ltd. Verfahren zur Herstellung eines Bipolartransistors mit einer Polysiliziumschicht zwischen einem Halbleiterbereich und einem Oberflächenelektrodenmetall

Also Published As

Publication number Publication date
DE3402188C2 (de) 1989-10-12

Similar Documents

Publication Publication Date Title
DE69522370T2 (de) SiGe-Dünnfilm-Halbleiteranordnung mit SiGe Schichtstruktur und Verfahren zur Herstellung
DE3855765T2 (de) Dünnschicht-Siliciumhalbleiteranordnung und Verfahren zu ihrer Herstellung
DE69030822T2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE69530859T2 (de) Verfahren zur herstellung einer mehrschicht-solarzelle
DE3688929T2 (de) Verfahren zum Herstellen von IGFETs mit minimaler Übergangstiefe durch epitaktische Rekristallisation.
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE3886074T2 (de) Herstellung einer Halbleiterstruktur.
DE69506951T2 (de) Methode zur Bildung von Metallsilizidschichten auf Source- und Draingebiete
DE19752968C1 (de) Speicherzellenanordnung und Verfahren zu deren Herstellung
DE69419806T2 (de) Herstellungsverfahren von Kontakten mit niedrigem Widerstand an den Übergang zwischen Gebieten mit verschiedenen Leitungstypen
EP0491976A1 (de) Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen
EP0226890B1 (de) Verfahren zum Herstellen von selbstjustierten Bipolar-Transistorstruksturen mit reduziertem Basisbahnwiderstand
DE69734456T2 (de) Ein stabilisierter polysiliziumwiderstand und seine herstellungsmethode
DE69028397T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE3752126T2 (de) Photoelektrischer Wandler
DE4313042C2 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE69030225T2 (de) Verfahren zur Herstellung von BiMOS-Schaltungen mit hoher Leistung
DE69528798T2 (de) CMOS-Halbleiterbauelement und Herstellungsverfahren
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE3402188A1 (de) Verfahren zum herstellen von bor-dotierten polykristallinen siliziumschichten fuer bipolartransistorschaltungen
DE19840238C1 (de) Verfahren zur Herstellung einer dotierten Siliziumschicht und mikroelektronische Struktur mit einem leitfähigen Element aus dotiertem Silizium
DE3131875A1 (de) &#34;verfahren zum herstellen einer halbleiterstruktur und halbleiterstruktur&#34;
DE3850599T2 (de) Halbleiteranordnung mit einer Elektrode, die eine gemischte Struktur aufweist.
DE1802849A1 (de) Verfahren zur Herstellung von monolithischen Schaltungen
EP0075892A2 (de) Integrierter Halbleiterschaltkreis mit einer halbisolierenden Halbleiterschicht

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition