DE3334419A1 - Verfahren zur verstaerkung von metallisierten flaechen auf halbleiterleistungsbauelementen oder keramiksubstraten - Google Patents

Verfahren zur verstaerkung von metallisierten flaechen auf halbleiterleistungsbauelementen oder keramiksubstraten

Info

Publication number
DE3334419A1
DE3334419A1 DE19833334419 DE3334419A DE3334419A1 DE 3334419 A1 DE3334419 A1 DE 3334419A1 DE 19833334419 DE19833334419 DE 19833334419 DE 3334419 A DE3334419 A DE 3334419A DE 3334419 A1 DE3334419 A1 DE 3334419A1
Authority
DE
Germany
Prior art keywords
semiconductor power
power components
thickness
ceramic substrates
increasing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19833334419
Other languages
English (en)
Inventor
Altan 6148 Heppenheim Akyürek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AKYUEREK, ALTAN, DIPL.-ING., 8489 ESCHENBACH, DE
Original Assignee
Brown Boveri und Cie AG Germany
BBC Brown Boveri AG Germany
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brown Boveri und Cie AG Germany, BBC Brown Boveri AG Germany filed Critical Brown Boveri und Cie AG Germany
Priority to DE19833334419 priority Critical patent/DE3334419A1/de
Publication of DE3334419A1 publication Critical patent/DE3334419A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus

Description

  • Verfahren zur Verstärkung von metallisierten Flächen auf Halbleiterleistungsbauelementen oder Keramiksubstraten Die Erfindung bezieht sich auf ein Verfahren zur Verstärkung von metallisierten Flächen auf Halbleiterleistungsbauelementen oder Keramiksubstraten. Das Verfahren kann z.B. zur Verstärkung von dickschichtmetallisierten aluminiumoxid-Keramiksubstraten angewendet werden, insbesondere wenn nur relativ dünne Verstärkungsschichten benötigt werden.
  • In der Halbleitertechnik ist es häufig erforderlich, metallisierte Flächen zu verstärken. Die Notwendigkeit zur Verstärkung kann sich z.B. ergeben aus einer erforderlichen Querleitfähigkeit in der metallischen Fläche, aus Gründen der mechanischen Festigkeit oder wenn aus Gründen der Spannungsfestigkeit ein bestimmter Abstand zu anderen spannungsführenden Teilen einzuhalten ist.
  • Zur Herstellung dickerer Metallflächen sind in der Halbleitertechnik meherere Verfahren bekannt. Aus den DE-OSen 26 33 869, 23 19 854 und 25 o8 244 sind z.B.
  • Verfahren zum direkten Verbinden von Metall mit Keramik bekannt. Solche sogenannte "Direct-Bonding"-Verfahren sind gut geeignet zur Herstellung relativ dicker Metallflächen auf Substraten. Allerdings ist die Herstellung von nach solchen Verfahren hergestellten metallisierten Substraten relativ teuer.
  • Weiterhin sind sandwichartige Aufbauten von Halbleiterleistungsbauelementen bekannt. Solche Sandwich werden hergestellt für den Einbau in Gehäuse oder für den Einsatz in Leistungshalbleitermoduln. Sandwiches, also Halbleiterscheiben mit beidseitigen Metallelektroden, sind z.B. in der DE-OS 29 38 096 dargestellt. Solche Sandwiches werden mit Hilfe von Lötformen hergestellt, in die nacheinander eine Molybdänronde, ein Plättchen aus Lotmaterial, ein Halbleiterplättchen, ein weiteres Plättchen aus Lotmaterial und eine weitere Molybdänronde eingelegt werden. Nachteilig ist bei diesen bekannten Sandwiches, daß ihre Herstellung die Anfertigung, Zz schenlagerung und Handhabung einer größeren Zahl von Plättchen bzw. Ronden erfordert.
  • aus der Patentanmeldung P 33 02 336.0 ist ein einfacherer Aufbau eines Sandwich bekannt, wobei auf einer Seite oder auf beiden Seiten des Halbleiterchip eine Lotelektrode vorgesehen ist, die jeweils ein Lotplättchen und eine Molybdänronde ersetzt. Lot kann jedoch bei häufigen Lastwechseln altern und brüchig werden, so daß sowohl Sandwiches mit angelöteter Molybdänronde als auch mit Lotelektroden nicht für alle Anwendungen optimal sind.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Verstärkung von metallisierten Flächen auf Halbleiterleistungsbauelementen oder auf Substraten anzugeben, das bei Anwendung zur Verstärkung von Flächen in einem mittleren Bereich hinsichtlich Größe des Halb- leiterleistungsbauelementes bzw. des Substrates und der herstellenden Schichtdicke zu einer besseren Qualität als bei Verwendung von Weichlot und zu geringeren Kosten als Direct-Bonding führt.
  • Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 gelöst. Damit wird vorgeschlagen, metallisierte Flächen auf Substraten für Hybridschaltungen bzw. Moduln oder Elektroden von Leistungshalbleitern durch galvanisieren zu verstärken. Durch galvanische Abscheidung lassen sich auf vorteilhafte Weise gut haftende Metallschichten preiswert herstellen.
  • Nach einer vorteilhaften Ausgestaltung können damit auf einfache Weise mehrere Schichten verschiedener Metalle übereinander abgeschieden werden, z.B. durch eine Nickelschicht auf einer Kupferschicht, die erforderliche Festigkeit für einen Druckkontakt hergestellt werden.
  • Zur Erläuterung der Erfindung werden nachstehend anhand der Zeichnung zwei Ausführungsbeispiele beschrieben.
  • Das erste Ausführungsbeispiel ist in der Zeichnung dargestellt und betrifft die Verstärkung von dickschichtmetallisierten Flächen 7 eines-Aluminiumoxid-Keramiksubstrats 8. In der Zeichnung ist ein Badbehälter 1 zu erkennen, der einen Elektrolyten 2 enthält. In den Elektrolyten 2 ist eine Anode 9 mit einem Anodenanschluß 5 eingetaucht. Die Anode 9 besteht aus dem Material, das auf den Flächen 7 des ebenfalls eingetauchten Substrats 8 abgeschieden werden soll. Die metallisierten und zu verstärkenden Flächen 7 müssen mit dem Kathodenanschluß Lt verbunden werden. Im Ausführungsbeispiel geschieht dies mit Hilfe einer elektrisch leitenden Kathodenplatte 3, die ähnlich einer Drahtbürste zahlreiche Stifte 6 aufweist, wovon auf jede Fläche 7 des Substrats 8 min- destens ein Stift 6 drückt, so daß der erforderliche Kathodenkontakt hergestellt ist Substrat 8 und Kathodenplatte 3 werden durch nicht dargestellte Klammern zusammengehalten Die Kathodenpiatte 3 und das Substrat 8 sind in der Zeichnung übertrieben groß dargestellt. Selbstverständlich können in einem Badbehälter 1 viele Substrate 8 gleichzeitig galvanisiert werden Die Galvanisierung erfolgt zweckmäßig mit kleinem Strom während etwa 8 bis 9 Stunden, oB o mit billigem Nachtstrom. Zu hohe Stromstärken könnten zu sogenanntem Brennen der Kontaktspitzen der Kontaktplatte 3 und zu unsauberer Oberfläche auf den Flächen 7 führen Die Verstärkung von metallisierten Flächen 7 durch Galvanisieren läßt sich vorteilhaft für Schichtdicken bis etwa 200 pm durchführen. Eine obere Grenze für die Schichtdicke ergibt sich aus Zeitbedarf, Stromkosten und möglichen Problemen durch den unterschiedlichen Ausdehnungskoeffizienten der Keramik und des Metalls. Im Rahmen dieser Grenzen lassen sich verstärkte Flächen 7 für Querströme bis etwa 15 Ampere herstellen Das zweite Ausführungsbeispiel betrifft die Verstärkung der Elektroden eines Thyristorchip Eine solche Verstärkung kann erforderlich sein, um aus Gründen der Spannungsfestigkeit bestimmte Abstände sicherzustellen oder bestimmten mechanischen Bedingungen für die Kontaktierung zu genügen Üblicherweise werden Dioden oder Thyristorchip auf der Anoden- und Kathodenseite durch aufgelötete Molybdänronden verstärkt, so daß sogenannte Sandwich für den Einbau in Gehäuse oder in Hybridschaltungen entstehen. Bei Chip mit einer Fläche bis etwa 5 x Smm kann die Verstärkung vorteilhaft durch Galvanisierung der Elektroden hergestellt werden.
  • Die Verstärkung kann entweder nur auf einer Seite des Chip oder gleichzeitig auf beiden Chipseiten erfolgen.
  • Die Chip werden zweckmäßig galvanisiert, in dem eine noch unzerteilte Siliziumscheibe, die mehrere Chip enthält, wie im ersten Ausführungsbeispiel beschrieben, mit einer Bürsten- oder Gitterelektrode kontaktiert wird.
  • Gegebenenfalls werden beide Seiten der Scheibe kontaktiert. Durch Herstellung eines Multilayers z.B. mit Nickel auf Kupfer kann auch eine druckfeste Fläche für eine spätere Druckkontaktierung erzielt werden.

Claims (3)

  1. Ansprüche Verfahren zur Verstärkung von metallisierten Flächen auf Halbleiterleistungsbauelementen oder Keramiksubstraten, dadurch gekennzeichnet, daß die Verstärkung der metallisierten Flächen (7) durch galvanische Abscheidung von Metallen hergestellt wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf den metallisierten Flächen (7) nacheinander mehrere Schichten unterschiedlicher Metalle galvanisch abgeschieden werden.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zur Kontaktierung während des Galvanisierens eine gitter oder bürstenförmige Kathodenplatte (3) verwendet wird, die mehrere Flächen (7) auf einem Substrat (8) oder mehrere Chipflächen auf einer Siliziumscheibe untereinander und mit einem Kathodenanschluß (4) verbindet
DE19833334419 1983-09-23 1983-09-23 Verfahren zur verstaerkung von metallisierten flaechen auf halbleiterleistungsbauelementen oder keramiksubstraten Withdrawn DE3334419A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19833334419 DE3334419A1 (de) 1983-09-23 1983-09-23 Verfahren zur verstaerkung von metallisierten flaechen auf halbleiterleistungsbauelementen oder keramiksubstraten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19833334419 DE3334419A1 (de) 1983-09-23 1983-09-23 Verfahren zur verstaerkung von metallisierten flaechen auf halbleiterleistungsbauelementen oder keramiksubstraten

Publications (1)

Publication Number Publication Date
DE3334419A1 true DE3334419A1 (de) 1985-04-04

Family

ID=6209848

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833334419 Withdrawn DE3334419A1 (de) 1983-09-23 1983-09-23 Verfahren zur verstaerkung von metallisierten flaechen auf halbleiterleistungsbauelementen oder keramiksubstraten

Country Status (1)

Country Link
DE (1) DE3334419A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0199114A2 (de) * 1985-04-16 1986-10-29 Schering Aktiengesellschaft Herstellung metallischer Strukturen auf anorganischen Nichtleitern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0199114A2 (de) * 1985-04-16 1986-10-29 Schering Aktiengesellschaft Herstellung metallischer Strukturen auf anorganischen Nichtleitern
EP0199114A3 (en) * 1985-04-16 1988-10-19 Schering Aktiengesellschaft Berlin Und Bergkamen Manufacture of metallic structures on inorganic non-condmanufacture of metallic structures on inorganic non-conductors uctors

Similar Documents

Publication Publication Date Title
DE10066443B4 (de) Halbleitervorrichtung mit Abstrahlungsbauteilen
DE4414729C2 (de) Werkstoff für die Herstellung eines Leiterrahmens und Leierrahmen für Halbleiterbauelemente
DE2554691C2 (de) Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
EP0152818A2 (de) Leistungshalbleitermodul
EP0193127A1 (de) Filmmontierter Schaltkreis und Verfahren zu seiner Herstellung
DE2509912C3 (de) Elektronische Dünnfilmschaltung
DE3335848C2 (de)
DE69728919T2 (de) Schaltungsplatine und Halbleiterbauteil mit dieser
EP3599636B1 (de) Keramischer schaltungsträger und elektronikeinheit
DE2315710A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE4226167C2 (de) Verfahren zum elektrisch leitenden Verbinden unter Anwendung der Flipchip-Technik
DE4415375A1 (de) Filmträger und Verfahren zu dessen Herstellung
EP0056472B1 (de) Elektronische Dünnschichtschaltung
DE3334419A1 (de) Verfahren zur verstaerkung von metallisierten flaechen auf halbleiterleistungsbauelementen oder keramiksubstraten
EP0193128A2 (de) Filmmontierter Schaltkreis und Verfahren zu seiner Herstellung
DE1952499A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE69929766T2 (de) Verfahren zur elektrischen Verbindung von auf einem IC montierten IGBTs
DE102012213555B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE202015001441U1 (de) Leistungshalbleitermodul mit kombinierten Dickfilm- und Metallsinterschichten
DE102021104793B4 (de) Leistungshalbleitermodul mit externem kontaktelement
DE102017110073A1 (de) Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements und strahlungsemittierendes Halbleiterbauelement
DE102011083911A1 (de) Elektronische Baugruppe mit hochtemperaturstabilem Substratgrundwerkstoff
DE102020203145B4 (de) Leiterplattenanordnung
DE69915971T2 (de) Verfahren zur Herstellung von IGBT-Gateelektroden

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: AKYUEREK, ALTAN, DIPL.-ING., 8489 ESCHENBACH, DE

8139 Disposal/non-payment of the annual fee