DE3334295T1 - Permanente Schwebe-Gate-Speicherzelle - Google Patents
Permanente Schwebe-Gate-SpeicherzelleInfo
- Publication number
- DE3334295T1 DE3334295T1 DE19833334295 DE3334295T DE3334295T1 DE 3334295 T1 DE3334295 T1 DE 3334295T1 DE 19833334295 DE19833334295 DE 19833334295 DE 3334295 T DE3334295 T DE 3334295T DE 3334295 T1 DE3334295 T1 DE 3334295T1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- cell
- floating gate
- semiconductor body
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 claims 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 4
- 239000004020 conductor Substances 0.000 claims 3
- 238000005339 levitation Methods 0.000 claims 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 2
- 239000000377 silicon dioxide Substances 0.000 claims 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Cold Air Circulating Systems And Constructional Details In Refrigerators (AREA)
- Power-Operated Mechanisms For Wings (AREA)
- Refrigerator Housings (AREA)
Description
-J0I- Leerseite
Claims (9)
- -"λ
ι Ii Permanente Schwebe-Gate-Speicherzelle mit in einem den einen Leitungstyp (p) aufweisenden Halbleiterkörper (12) mit gegenseitigem Abstand gebildeten, den anderen Leitungstyp (n) aufweisenden, ersten und zweiten dotierten Zonen (14, 16) sowie einer in deren Zwischenraum liegenden Kanalzone (18), ferner mit einem gegenüber dem Halbleiterkörper (12) isolierten, leitenden, ein über der Kanalzone (18) angeordnetes Ende (28.1) aufweisenden Schwebe-Gate (28.0), welches mit dem Halbleiterkörper (12) eine erste Kapazität (C ) bildet, und mit einer einen isoliert über dem Schwebe-Gate (28.0) angeordneten Abschnitt besitzenden Leiterschicht (30), welche mit dem Schwebe-Gate (28.0) eine zweite Kapazität (Cp) bildet, dadurch gekennzeichnet, daß im Halbleiterkörper (12) eine den zweiten Leitungstyp (n) aufweisende dritte Zone (20) isoliert mit Abstand sowohl von der ersten als auch von der zweiten Zone (14, 16) vorgesehen ist, daß an das andere Ende des Schwebe-Gates (28.0) ein das Schwebe-Gate mit der dritten Zone (20) kapazitiv koppelndes Verlängerungsteil (28.2) zum Bilden einer dritten Kapazität (CQ) zwischen dem anderen Schwebe-Gate-Ende und der dritten Zone (20) derart angesetzt ist, daß die erste und dritte Kapazität (C1, C)333Λ295beim Anlegen eines ersten Potentials an die erste Zone (14), die zweite Zone (16) und den Halbleiterkörper (12) sowie eines zweiten Potentials an die dritte Zone (20) und die Leiterschicht (30) effektiv parallel zueinander liegen. - 2. Speicherzelle nach Anspruch 1, gekennzeichnet durch ein an das Schwebe-Gate (28.0) zwischen diesem und dem Halbleiterkörper (12) befestigtes sowie gegenüber dem Halbleiterkörper (12) durch eine Isolierschicht (32.1) aus Siliziumdioxid isoliertes Ladefenster bzw. Schreib/ Lösch-Fenster (28.1) und durch eine als Wortleitung dienende, gegenüber dem Schwebe-Gate (28.0) durch eine Siliziumdioxidschicht (34) isolierte Leiterschicht (30).
- 3. Speicherzelle nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die dritte Zone (20) eine Bit-Leitung bildet und daß die erste und zweite Zone (14, 16) Source- bzw. Drainleitungen darstellen.
- 4. Schwebe-Gate-Speicherfeld, bestehend aus einer Vielzahl von Speicherzellen nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Einzelzellen in Reihen (W1, W) und Spalten (S1-D1, S D ) im Halbleiterkörper (12) angeordnet sind und daß jede Zelle einer gegebenen Spalte (S -D ) eine gemein-X Xsame Sourcezone (S ) und eine gemeinsame Drainzone (D ) miteinander teilen und daß jede Zelle einer gegebe-nen Reihe (W ) zu einer gemeinsamen Wortleitung (30)gehört.
- 5. Speicherfeld nach Anspruch 4, dadurch gekennzeichnet, daß das Schwebe-Gate (28.0) sich von seinem einen Ende aus über die Kanalzone (18) und die Sourcezone (14) hinweg zur nächstbenachbarten Speicherzelle erstreckt; daß die als Bit-Leitung für jede Zelle der ersten Spalte (S -D) wirkende dritte Zone (20) eine dotierte Leitung benachbart zu aber isoliert von der als erste Spal-333429Stenleitung wirkenden Sourcezone (14) bildet und daß die dritte Zone bzw. Bit-Leitung (20) für jede Speicherzelle der verbleibenden Spalten (S0-D5, S -D ) die Drainleitung (16) der nächstbenachbarten Zelle bildet.
- 6. Speicherfeld nach Anspruch 3, dadurch gekennzeichnet, daß der Halbleiterkörper (12) aus einer in einem Substrat (10) des ersten Leitungstyps (p) gebildeten Wanne (12) des zweiten Leitungstyps (n) besteht.
- 7. Speicherfeld nach einem oder mehreren der Ansprüche 4 bis 6, gekennzeichnet durch eine Vielzahl von in Reihen (W1, W ) und Spalten (S1-D1, S-D) in der Wanne (12)X λ XXXXangeordneten Speicherzellen, wobei jede Speicherzelle einer gegebenen Spalte (S -D ) eine Sourcezone (S ) und eine Drainzone (D ) gemeinsam hat und jede Zelle einer gegebenen Reihe (W ) eine gemeinsame Wortleitung (30) besitzt bzw. bildet.
- 8. Speicherfeld nach einem oder mehreren der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß das Schwebe-Gate (28.0) jeder Speicherzelle sich von seinem einen Ende aus über die Kanalzone (18) und über seine Sourcezone (14) zur nächstbenachbarten Speicherzelle erstreckt; daß die dritte Zone bzw. Bit-Leitung (20) jedes Bauelements der ersten Spalte (S1-D1) eine dotierte Leitung angrenzend und isoliert von der ersten Sourceleitungsspalte besitzt und daß die dritte Bit-Leitungszone (20) für jede Zelle der verbleibenden Spalten (S0-D , S -D )die Drainleitung (16) der nächstbenachbarten Zelle darstellt.
- 9. Speicherfeld nach einem oder mehreren der Ansprüche 4 bis 7 mit einer Vielzahl von Wannenzonen (12), gekennzeichnet durch eine Vielzahl von in jeder Wannenzone (12) und dort in Reihen (W1, W ) und Spalten (S1-D1,J- Λ. J- J-S-D) angeordneten Zellen, wobei jede Zelle einer ge-XXgebenen Reihe (W ) eine gemeinsame Wortleitung (30) mit allen Wannenzonen (12) teilt und jede Zelle einer gegebenen Spalte (S -D ) aus einer ebenfalls gegebenenXXWannenzone (12) eine gemeinsame Sourcezone (S ) und eine gemeinsame Drainzone (D ) miteinander teilt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB8206906 | 1982-03-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3334295T1 true DE3334295T1 (de) | 1984-03-22 |
Family
ID=10528892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833334295 Withdrawn DE3334295T1 (de) | 1982-03-09 | 1983-03-07 | Permanente Schwebe-Gate-Speicherzelle |
Country Status (7)
Country | Link |
---|---|
US (1) | US4442447A (de) |
JP (1) | JPS59500342A (de) |
DE (1) | DE3334295T1 (de) |
GB (1) | GB2126787B (de) |
IT (1) | IT1171655B (de) |
SE (1) | SE8306017L (de) |
WO (1) | WO1983003166A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7115897B2 (en) | 2002-03-22 | 2006-10-03 | Infineon Technologies Ag | Semiconductor circuit configuration and semiconductor memory device |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5857750A (ja) * | 1981-10-01 | 1983-04-06 | Seiko Instr & Electronics Ltd | 不揮発性半導体メモリ |
US4590503A (en) * | 1983-07-21 | 1986-05-20 | Honeywell Inc. | Electrically erasable programmable read only memory |
US4608591A (en) * | 1983-08-17 | 1986-08-26 | Rca Corporation | Electrically alterable programmable nonvolatile floating gate memory device |
US4933904A (en) * | 1985-11-29 | 1990-06-12 | General Electric Company | Dense EPROM having serially coupled floating gate transistors |
IT1191561B (it) * | 1986-06-03 | 1988-03-23 | Sgs Microelettrica Spa | Dispositivo di memoria non labile a semiconduttore con porta non connessa (floating gate) alterabile elettricamente |
US4845538A (en) * | 1988-02-05 | 1989-07-04 | Emanuel Hazani | E2 prom cell including isolated control diffusion |
US4951103A (en) * | 1988-06-03 | 1990-08-21 | Texas Instruments, Incorporated | Fast, trench isolated, planar flash EEPROMS with silicided bitlines |
FR2650109B1 (fr) * | 1989-07-20 | 1993-04-02 | Gemplus Card Int | Circuit integre mos a tension de seuil ajustable |
US7999299B2 (en) * | 2005-06-23 | 2011-08-16 | Samsung Electronics Co., Ltd. | Semiconductor memory device having capacitor for peripheral circuit |
KR20090120689A (ko) * | 2008-05-20 | 2009-11-25 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치의제조 방법 |
US9711516B2 (en) * | 2015-10-30 | 2017-07-18 | Taiwan Semiconductor Manufacturing Company Ltd. | Non-volatile memory having a gate-layered triple well structure |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3500142A (en) * | 1967-06-05 | 1970-03-10 | Bell Telephone Labor Inc | Field effect semiconductor apparatus with memory involving entrapment of charge carriers |
NL7500550A (nl) * | 1975-01-17 | 1976-07-20 | Philips Nv | Halfgeleider-geheugeninrichting. |
US4115914A (en) * | 1976-03-26 | 1978-09-26 | Hughes Aircraft Company | Electrically erasable non-volatile semiconductor memory |
US4122544A (en) * | 1976-12-27 | 1978-10-24 | Texas Instruments Incorporated | Electrically alterable floating gate semiconductor memory device with series enhancement transistor |
DE2844878A1 (de) * | 1978-10-14 | 1980-04-30 | Itt Ind Gmbh Deutsche | Integrierbarer isolierschicht-feldeffekttransistor |
US4328565A (en) * | 1980-04-07 | 1982-05-04 | Eliyahou Harari | Non-volatile eprom with increased efficiency |
US4375087C1 (en) * | 1980-04-09 | 2002-01-01 | Hughes Aircraft Co | Electrically erasable programmable read-only memory |
-
1983
- 1983-03-07 DE DE19833334295 patent/DE3334295T1/de not_active Withdrawn
- 1983-03-07 JP JP58501340A patent/JPS59500342A/ja active Pending
- 1983-03-07 US US06/472,636 patent/US4442447A/en not_active Expired - Fee Related
- 1983-03-07 WO PCT/US1983/000294 patent/WO1983003166A1/en active Application Filing
- 1983-03-07 GB GB08328185A patent/GB2126787B/en not_active Expired
- 1983-03-08 IT IT19952/83A patent/IT1171655B/it active
- 1983-11-02 SE SE8306017A patent/SE8306017L/ not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7115897B2 (en) | 2002-03-22 | 2006-10-03 | Infineon Technologies Ag | Semiconductor circuit configuration and semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
GB2126787B (en) | 1985-10-16 |
GB8328185D0 (en) | 1983-11-23 |
IT8319952A0 (it) | 1983-03-08 |
JPS59500342A (ja) | 1984-03-01 |
SE8306017D0 (sv) | 1983-11-02 |
IT8319952A1 (it) | 1984-09-08 |
US4442447A (en) | 1984-04-10 |
SE8306017L (sv) | 1983-11-02 |
WO1983003166A1 (en) | 1983-09-15 |
GB2126787A (en) | 1984-03-28 |
IT1171655B (it) | 1987-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4422791C2 (de) | Halbleitervorrichtungen mit einem eine Inversionsschicht in einem Oberflächenbereich eines Halbleitersubstrats induzierenden leitenden Film | |
DE2557359C2 (de) | Gegen Datenverlust bei Netzausfall gesichertes dynamisches Speichersystem | |
DE2916884C3 (de) | Programmierbare Halbleiterspeicherzelle | |
EP0024311B1 (de) | Verfahren zum Herstellen eines hochintegrierten Festwertspeichers | |
DE69119277T2 (de) | Nichtflüchtiger Halbleiterspeicher | |
DE2953111A1 (en) | Dynamic random access memory | |
DE2356275C2 (de) | Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht- FET | |
EP0045469A2 (de) | Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle | |
DE2759086A1 (de) | Fotodetektoranordnung | |
DE3334295T1 (de) | Permanente Schwebe-Gate-Speicherzelle | |
DE2720533C2 (de) | ||
DE2201028A1 (de) | Feldeffekt-Speicherelement | |
DE2705757A1 (de) | Ram-speicher | |
DE3244488A1 (de) | Elektrisch programmierbarer permanenter speicher | |
DE3840559A1 (de) | Halbleiterspeichervorrichtung und herstellungsverfahren | |
DE2937952C2 (de) | Nichtflüchtige Speicheranordnung | |
DE2705992C3 (de) | ||
DE2909996C2 (de) | Nur-Lese-Speicher und Verfahren zu seiner Herstellung | |
EP0883185A1 (de) | Selbstverstärkende DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE2711542A1 (de) | Kapazitiver halbleiterspeicher | |
DE2702830C2 (de) | ||
EP1625591A1 (de) | Integrierte speicher-schaltungsanordnung, insbesondere uniform-channel-programming-flash-speicher | |
DE69123268T2 (de) | Halbleiterspeichereinrichtung mit nichtflüchtigen Speicherzellen, Anreicherungsladetransistoren und peripheren Schaltkreisen mit Anreicherungstransistoren | |
EP0082208A1 (de) | Integrierter CMOS-Schaltkreis | |
DE2418750C3 (de) | MI112 S-Speichertransistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8130 | Withdrawal |