DE3326423A1 - Integrierter schaltkreis - Google Patents

Integrierter schaltkreis

Info

Publication number
DE3326423A1
DE3326423A1 DE19833326423 DE3326423A DE3326423A1 DE 3326423 A1 DE3326423 A1 DE 3326423A1 DE 19833326423 DE19833326423 DE 19833326423 DE 3326423 A DE3326423 A DE 3326423A DE 3326423 A1 DE3326423 A1 DE 3326423A1
Authority
DE
Germany
Prior art keywords
mosfets
mosfet
circuit
input
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19833326423
Other languages
English (en)
Inventor
Hideharu Yokohama Kanagawa Koike
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3326423A1 publication Critical patent/DE3326423A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

  • Integrierter Schaltkreis
  • Die Erfindung betrifft einen integrierten Schaltkreis gemäß Oberbegriff des Anspruchs 1. Die Erfindung betrifft insbesondere einen Übertragungs-Gatterschaltkreis, der mit einem komplementären integrierten Mosfet-Schaltkreis verwendet wird (CMOS-IC).
  • Die von einem CMOS-integrierten Schaltkreis verbrauchte Leistung ist geringer als die bei einem integrierten Mosfet-Einkanalschaltkreis. CMOS-Schaltkreise werden zur Zeit vielfältig verwendet, z.B. in logischen Schaltkreisen, Speicherschaltkreisen und Mikrocomputern. Ein in einem CMOS-Schaltkreis verwendeter Ubertragungs-Gatterschaltkreis bekannter Art ist in der Fig. 1 dargestellt. Das übertragungsgatter weist zwei Mosfets 1 und 2 auf, die parallelgeschaltet sind und entsprechend n-Kanal-Mosfets und p-Kanal-Mosfets sind. Jede Source-Elektrode der Mosfets 1 und 2 ist an einen Eingangsanschluß 3 gelegt. Die Drain-Elektroden der Mosfets 1 und 2 sind an einen Ausgangsanschluß 4 gelegt. Ein dem Eingangsanschluß 3 zugeführtes Eingangssignal wird dem Ausgangsanschluß 4 zugeführt, wenn die Mosfets 1 und 2 leiten, d.h. wenn sie eingeschaltet sind.
  • Die Mosfets 1 und 2 werden gesteuert durch Kontrollsignale 0 und 0 , die den Gatterelektroden zugeführt werden.
  • Bei einem n-Kanal-Mosfet leitet das Mosfet, d.h. ist eingeschaltet, wenn das Steuersignal 0 sich im Hochzustand (H-Pegel) befindet, und ist nicht leitend, d.h. ausgeschaltet, wenn das Steuersignal 0 seinen Niedrigpegel (L-Pegel) einnimmt. Das p-Kanal-Mosfet 2 arbeitet komplementär dazu. Daher wird der die Mosfets 1 und 2 aufweisende Übertragungs-Gatterschaltkreis durch die Steuersignale 4 und g gesteuert. Das Steuersignal 0 das ist/zum Steuersignal 0 invertierte Signal. Das Eingangssignal wird dem Ausgang zugeführt, wenn das Steuersignal 0 einen H-Pegel aufweist, wird jedoch nicht übertragen, wenn das Steuersignal einen L-Pegel aufweist.
  • Wenn beispielsweise die Versorgungsspannung fünf Volt beträgt, wird im allgemeinen die Schwellspannung Vth des p-Kanal-Mosfets 2 auf -0,8 Volt gesetzt und die Schwellwertspannung des n-Kanal-Mosfets 1 auf +0,8 Volt. Diese Schwellenspannung Vth ändert sich jedoch durch die nachfolgenden vielfältigen Effekte. Zunächst ändert sich Vth mit der Gatterlänge.
  • Gewöhnlich ist es schwierig, eine einheitliche Gatterlängendimension beim Herstellungsverfahren aufrechtzuerhalten bzw.
  • zu erhalten, und die Länge des Gatters kann für jede Serie oder Scheibe einen leicht unterschiedlichen Wert aufweisen. Das liegt daran, daß es schwierig ist, bei dem gegenwärtigen Verfahren alle Bedingungen des Prozesses für jede Serie oder Scheibe konstant zu halten. Zweitens die Schwellspannung Vth verschiebt sich bei Einwirkung ionischer Strahlung, beispielsweise Gammastrahlen und Röntgenstrahlen, die von externen Quellen abgestrahlt werden. Diese Strahlen können aus dem Material erzeugt werden, aus dem die Vorrichtung aufgebaut ist.
  • Der Wert der Schwellspannung Vth wird halbpermanent in die Minus richtung verschoben. Drittens kann Vth durch heiße Elektronen beeinflußt werden. Heiße Elektronen haben eine hohe Energie und können sich in der Gatterisolierschicht ansammeln.
  • Heiße Elektronen können durch Stoßionisation erzeugt werden, die in der p-n-übergangszone des Drain-Bereiches des Mosfets auftreten. Wenn die Schwellenspannung Vth des n-Kanal-Mosfets 1 auf eine Minus-Spannung verschoben worden ist, beispielsweise auf -0,1 Volt von +0,8 Volt, schaltet der Mosfet 1 nicht ab bzw. sperrt nicht, wenn das Steuersignal 0 auf seinen Niedrigpegel fällt, nämlich Erdpotential, und die Eingangs-und Ausgangsanschlüsse gehen auf den gleichen Pegel. Daraus folgt, daß das Übertragungsgatter die Fähigkeit verliert, Signale bei Zufuhr der Steuersignale 0 und 4 zu übertragen.
  • Daneben beträgt die Rauschunterdrückungsspanne dieses Schaltkreises lediglich einen Bruchteil der Schwellenspannung Vth, so daß dieser Schaltkreis gegenüber Rauschen empfindlich ist. So ist das übertragungsgatter beispielsweise nicht leitend unter der Annahme, daß das Steuersignal 0 null Volt beträgt und das Steuersignal g 5 Volt, jedoch wird das Mosfet 2 leitend, wenn im Steuersignal 0 ein Rauschpegel vorhanden ist, der niedriger ist als $th1 Daher wird das übertragungsgatter versagen. Gewöhnlich liegt das Rauschen in einem Versorgungsspannungssignal in der Größenordnung von 10 %, kann jedoch zeitweise diesen Betrag übersteigen. In solchen Fällen könnte das übertragungsgatter fehlerhaft arbeiten. Ferner, wenn Vth bei einem hohen Wert gehalten wird, um die Rauschunterdrückungsbreite zu verbessern, wird der Bereich der brauchbaren Spannungsversorgung, der durch Vth und die Durchbruchspannung des Schaltkreises bestimmt wird, verringert, da die Versorgungsspannung höher als Vth sein muß. Daher stellt die Beziehung von Vth und dem Versorgungsspannungpotential einen bedeutenden Faktor bei der Auslegung des Schaltkreises dar.
  • Ein Ziel dieser Erfindung besteht deshalb darin, einen neuartigen integrierten Schaltkreis anzugeben mit einem Übertragungs-Gatterschaltkreis höherer Zuverlässigkeit.
  • Ein weiteres Ziel dieser Erfindung besteht darin, einen verbesserten integrierten Schaltkreis anzugeben, der mehrere in Reihe geschaltete Mosfets aufweist und mit Mosfets unterschiedlicher Leitungstypen.
  • Ein weiteres Ziel dieser Erfindung besteht darin, einen integrierten Schaltkreis anzugeben, der eine hohe Rauschunterdrückungsspanne aufweist.
  • Diese Ziele werden erfindungsgemäß durch eine integrierte Schaltung gelöst, die gekennzeichnet ist durch zwei Mosfets unterschiedlicher Leitfähigkeitstypen, die abwechselnd in Reihe zwischen dem Eingangsanschluß und dem Ausgangsanschluß geschaltet sind und jeweils mit einem Gattersteuereingang versehen sind, durch eine Einrichtung zur Zuführung relativ phaseninvertierter Steuersignale zu den Gattersteuereingängen der Mosfets jedes Leitfähigkeitstyps, wobei ein vorbestimmter Zustand der Steuersignale die Mosfets in den leitenden Zustand schaltet und das Eingangssignal dem Ausgangsanschluß zuführt.
  • Die Erfindung soll nun anhand der beigefügten Zeichnung, in der Ausführungsbeispiele dargestellt sind, näher erläutert werden.
  • Es zeigen: Fig. 1 einen integrierten Schaltkreis eines herkömmlichen Ubertragungs-Schaltkreises, Fig. 2 eine Schaltkreisdarstellung einer bevorzugten Ausführungsform der vorliegenden Erfindung, Fig. 3 bis 7 Schaltkreisdarstellungen anderer Ausführungsformen der vorliegenden Erfindung, Fig. 8 eine Draufsicht auf einen integrierten Schaltkreis gemäß vorliegender Erfindung und Fig. 9 einen Querschnitt durch den integrierten Schaltkreis gemäß vorliegender Erfindung.
  • In den Figuren der Zeichnung sind gleiche Bauteile mit den gleichen Bezugszeichen versehen; es soll zunächst insbesondere Bezug genommen werden auf Fig. 2, die eine Ausführungsform eines integrierten Schaltkreises zeigt.
  • Wie in der Fig. 2 gezeigt ist, sind ein p-Kanal-Mosfet 5 und ein n-Kanal-Mosfet 6 in Reihe zwischen einem Eingangsanschluß und einem Ausgangsanschluß geschaltet. Steuersignale 4 und ei werden durch Signalquellen 40 und 41 erzeugt und entsprechend den Gatterelektroden 8 und 7 der Mosfets 6 und 5 zugeführt und steuern die Leitfähigkeit der Mosfets 6 und 5.
  • Die Steuersignale 4 und 4 sind phaseninvertierte Signale, d.h.
  • sie sind komplementär zueinander, und wenn das Steuersignal 0 hoch ist, sind die Mosfets 5 und 6 eingeschaltet und das Eingangssignal wird dem Ausgangsanschluß 4 zugeführt. Bei diesem Schaltkreis ist die Schwellenspannung der Mosfets 5 und 6 vorzugsweise auf -0,8 Volt bzw. +0,8 Volt gelegt bei Nichtvorhandensein äußerer Faktoren wie Rauschen. Es versteht sich jedoch, daß diese Schwellenspannungspegel auf andere Werte als +0,8 Volt bei Abwesenheit von Rauschen eingestellt werden können im Rahmen der vorliegenden Erfindung.
  • Wenn das Mosfet 6 den bereits diskutierten äußeren Faktoren unterworfen wird, wodurch seine Schwellenspannung Vth nach -0,8 Volt von +0,8 Volt verschoben wird, wird das Mosf: 5 eingeschaltet, wenn das Steuersignal 0 sich in dem L-Zustand befindet. Das Mosfet 6 ist namentlich immer eingeschaltet unabhängig vom Steuersignal 0. Jedoch wird Vth des p-Kanal-Mosfets 5 um einen größeren Minuspegel von -0,8 Volt aus verschoben, da die Schieberichtung im allgemeinen die gleiche ist unabhängig vom Kanaltyp. So wird das Mosfet 5 stärker nichtleitend gemacht, wenn das Steuersignal 4 sich in seinem H-Zustand befindet (entsprechend dem L-Zustand des Signals 0), und das übertragungsgatter verliert nicht seine Funktion.
  • Auf diese Weise wird das andere Mosfet 5 im Aus-Zustand gehalten und das übertragungsgatter arbeitet nicht fehlerhaft, auch wenn ein Mosfet 6 aus dem Aus-Zustand in den Ein-Zustand schaltet aufgrund von Rauschen oder ähnlichen äußeren Signalen.
  • Es sei beispielsweise der Fall betrachtet, daß der Eingangs anschluß 3 auf +5 Volt liegt und sich das Steuersignal 0 im L-Zustand befindet, d.h. 0 Volt aufweist, so daß keine übertragung gewünscht wird. Es sei jetzt angenommen, daß Rauschen mit einer Stärke, die größer ist als|Vth|, als iv 1aufdie t beiden Steuersignale # und # einwirkt, derart, daß diese Signale erhöht oder verringert werden. Dieser Zustand ist der ernsteste, der auf den Schaltkreis einwirken kann. In diesem Fall wird Mosfet 5 vom Aus-Zustand in den Ein-Zustand geschaltet durch Einwirken der Rauschspannung, die das Steuersignal # um einen Betrag ernie drigt, der größer ist als|Vth|. Auch wenn die Rauschspannung auch das Steuersignal 4 um eine Größe erhöht, die größer ist als iv 1 und somit Mosfet 6 aus dem Austh Zustand in den Ein-Zustand schaltet, wird die Spannung zwischen der Gatterelektrode des Mosfets 6 und dem Ausgangsanschluß 4 bei Vth gehalten, so daß die Spannung , die am Ausgangsanschluß 4 erscheint, die Gatterspannung ist einschließlich Rauschspannung abzüglich Vth. Wenn beispielsweise das Rauschsignal +1 Volt beträgt und Vth +0,8 Volt beträgt, ist die Spannung am Ausgangsanschluß 4 +0,2 Volt. Da dieser Ausgangsspannungspegel viel niedriger ist als der +5 Volt-Eingangspegel und durch andere Geräte, die an den Anschluß 4 angeschlossen sind, als L-Pegel interpretiert wird, zeitigt der Schaltkreis das gewünschte Resultat, nämlich, daß eine Übertragung nicht bewirkt wird. Daher zeigt der Schaltkreis eine hohe Widerstandsfähigkeit gegen Rauschen.
  • Die Fig. 3 zeigt eine weitere Ausführungsform der vor-(Verarmungs-) liegenden Erfindung. Bei diesem Schaltkreis werden Depletionp -Kanal- und-n-Kanal-Mosfets 9 und 10 anstelle der Enhancement-(Anreicherungs-) Mosfets gemäß Fig. 2 verwendet. Im Schaltkreis gemäß Fig. 2 wird der Pegel des Ausgangssignals um den Wert von Vth verringert durch die Charakteristik der Enhancement-Mosfets, wenn der H-Pegel übertragen wird. Jedoch wird der Pegel des Ausgangssignals nicht verringert bei dem Depletion-Mosfet, und der Hochpegel wird unverringert übertragen. Auf der anderen Seite ist das übertragene Signal begrenzt, da beide Mosfets 9 und 10 eingeschaltet sind, wenn der Eingangssignalpegel den vollen H-Zustand aufweist und das Ausgangssignal den vollen L-Ausgangssignalzustand. Es sei jetzt angenommen, daß die Schwellenspannung Vth des Mosfets 9 +0,1 Volt und die Schwellenspannung Vth des Mosfets 10 -0,1 Volt beträgt und der Hochpegel des Signals 4 5 Volt und der Niedrigpegel 0 Volt beträgt.
  • Unter diesen Umständen sind beide Mosfets 9 und 10 normalerweise eingeschaltet, d.h. befinden sich im leitenden Zustand, wenn das Potential des Anschlusses 3 höher ist als 4,9 Volt und das Potential des Anschlusses 4 niedriger ist als 0,1 Volt.
  • So wird der Hochpegel am Eingangsanschluß VAH und der Niedrigpegel am Ausgangsanschluß VBL innerhalb der folgenden Grenzen gehalten: Vcc - Vthp 5 VAH S Vcc 0 s VBL <= Vthn worin V und Vthn die entsprechenden Schwellenspannungen thp thn Vth des p-Kanal- und n-Kanal-Mosfets 9 bzw. 10 sind und Vcc das Potential der Spannungsversorgung und der Hochpegel des Signals 0 oder 0. Dieser Schaltkreis ist in der Lage, ein 0-Volt-Eingangs signal ohne irgendeine Pegelverschiebung zu übertragen. Dies ist nämlich der Fall, bei dem der Pegel am Eingangsanschluß bei 0 Volt fixiert ist. Dann kann der Ausgangsanschluß 4 auf 0 Volt festgelegt werden oder kann auf das Potential der Spannungsversorgung oder auf den Hochpegel gesetzt werden.
  • Die Fig. 4 zeigt eine andere Ausführungsform der erfindungsgemäßen Schaltung. Dieser Schaltkreis weist drei Mosfets 11, 12 und 13 auf, die in Reihe geschaltet sind, wobei jeder Mosfet mit einem Mosfet eines anderen Leitfähigkeitstyps verbunden ist. Das dem Eingangsanschluß 14 zugeführte Signal wird auf den Ausgangsanschluß 15 übertragen bei Zufuhr der Steuersignale 0 und 0 zu den Gattern der Mosfets 11, 12 und 13. Dieser Schaltkreis ist symmetrisch aufgebaut und weist keine richtungsabhängigen Transfercharakteristiken auf. Die Grundoperationsbedingungen dieses Schaltkreises sind wie folgt: Vthn < Vcc ~~~~~----- (1) Vthp < Vcc ---------- (2) Vthp - Vthn < Vcc ---------- (3) worin Vthn und Vthp die entsprechenden Schwellenspannungen Vth thp des n-Kanal- und p-Kanal-Mosfets sind und V das Potential cc der Versorgungsspannung und der Hochpegel des Signals ist.
  • Dieser Vorspannungszustand wird nachfolgend erläutert.
  • Zunächst stellt die nachfolgende Formel den Zustand dar, in dem das Mosfet 11 in den leitenden Zustand schaltet durch Zufuhr eines Steuersignalpegels von # = 0, nämlich wenn sämtliche Mosfets 11, 12 und 13 ausgeschaltet sind, d.h. sich im Sperrzustand befinden.
  • VA > Vcc - Vthp ~~~~~~----thp worin VA der Pegel des Eingangssignals am Anschluß 14 und VX der Pegel am Verbindungspunkt zwischen den Mosfets 11 und 12 ist. Der den Ein-Zustand für das Mosfet 12 definierende Zustand ist durch folgende Gleichung gegeben: Vy <-Vthn ---------- (5) worin Vy der Pegel am Verbindungspunkt zwischen den Mosfets 12 und 13 ist. Der den Ein-Zustand des Mosfets 13 definierende ist durch folgende Gleichung gegeben: Vy >Vcc -Vthp ---------- (6) Alle Gleichungen (4) bis (6) müssen gleichzeitig für das Signal am Anschluß 14, das auf den Anschluß 15 übertragen werden soll, erfüllt sein. Wenn jedoch die Gleichungen 5 und 6 zur gleichen Zeit erfüllt sind, muß auch die Gleichung Vcc <Vthp- Vthn ---------- (7) erfüllt sein. Daher kann, wenn die Gleichungen (1) bis (3) erfüllt sind, der Anschluß 14 nie mit dem Anschluß 15 verbunden werden, wenn das Steuersignal # 0 ist. Die Zustände (1) bis (3), aus denen das Mosfet durch das seinem Gatter zugeführte Steuersignal steuerbar ist, sind verständlich aus der obigen Erläuterung und stellen sämtliche Zustände dar, bei denen der Schaltkreis normal arbeitet.
  • Aufgrund der obigen Erläuterung wird die übertragung eines Signals zwischen dem Eingangs anschluß und dem Ausgangsanschluß normal erfolgen, auch wenn der Rauschpegel größer ist als1V 1. Insbesondere wenn der Rauschpegel gleich1v 1= +0,1 th th Volt ist, werden die effektiven Schwellenspannungen des n-Kanal-und p-Kanal-Mosfets -0,1 Volt bzw. +0,1 Volt. Wenn jedoch die Zustände (1) bis (3) zu den effektiven Schwellenspannungen gehören, wird der Schaltkreis normal arbeiten ungeachtet der Gegenwart von Rauschen in den Signalen.
  • Der Versorgungsspannungsbereich in diesem Schaltkreis bewegt sich von |Vth| ider Mosfets bis zur Durchbruchspannung am p-n-Übergang des Halbleitermaterials, in dem der Schaltkreis gebildet ist. |Vth| des Mosfets kann auf den niedrigsten Wert gedrückt werden, weil der Rauschpegel größer als |Vth| sein kann. So wird der brauchbare Spannungsversorgungsbereich ausgedehnt und diese Beschränkung bei der Ausführung solcher Schaltkreise wird beseitigt.
  • Dieser Schaltkreis kann auch dazu verwendet werden, eine Widerstandsfunktion auszuüben, da der Widerstandswert zwischen dem Eingangs- und Ausgangsanschluß im Ein-Zustand der Mosfets konstant ist, wenn die Leitfähigkeit der n- und p-Kanal-Mosfets gleich ist. Die Leitfähigkeit eines Mosfets wird hauptsächlich bestimmt durch den geometrischen Aufbau des Mosfets und ist proportional zu dem Wert b/L, worin b die Breite des Mosfet-Kanals und L die Länge des Mosfetkanals ist. Vorzugsweise wird die Breite des Kanals des Mosfets 12 doppelt so groß eingestellt wie die Breite des Kanals des Mosfets 11 oder 13. Die Kanallänge der Mosfets 11, 12 und 13 sollte gleich sein.
  • Dieser Schaltkreis weist einen Widerstandswert auf, der unabhängig ist von der Eingangsspannung. Der Schaltkreis kann daher dazu verwendet werden, den Rückkopplungswiderstand für einen Linearverstärker usw. zu liefern.
  • Die Schaltkreise der Fig. 2 und 3 können auch dazu verwendet werden, Widerstands funktionen auszuüben.
  • Die Fig. 5 zeigt eine weitere Ausführungsform der vorliegenden Erfindung. Bei diesem Schaltkreis ist der Leitfähigkeitstyp der Mosfets bezüglich des Schaltkreises nach Fig. 4 umgekehrt. So ist ein n-Kanal-Mosfet 16 an den Eingangsanschluß 14 und ein n-Kanal-Mosfet 17 an den Ausgangsanschluß 15 angeschlossen. Ein p-Kanal-Mosfet 18 ist zwischen den Mosfets 16 und 17 angeordnet. Der Leitfähigkeitszustand jedes Mosfets wird gesteuert durch das Steuersignal 4 oder #, das deren Gatter zugeführt wird. Dieser Schaltkreis hat im wesentlichen die gleichen Charakteristiken wie der Schaltkreis nach Fig. 4.
  • Fig. 6 zeigt eine weitere Ausführungsform der vorliegenden Erfindung. Bei dieser Ausführungsform werden Depletionp-Kanal-Mosfets 18, 20 mit einem Depletion-n-Kanal-Mosfet 19 verwendet, so daß das Eingangssignal unter einem Spannungsabfall auf den Ausgangsanschluß 15 übertragen wird. Die Zustände (1) und (3) werden bei diesem Schaltkreis ebenfalls erfüllt.
  • Die Fig. 7 zeigt eine andere Ausführungsform der erfindungsgemäßen Schaltung. Bei diesem Schaltkreis ist der Leitfähigkeitstyp der Mosfets umgekehrt zu dem der in der Schaltung nach Fig. 6 verwendeten Mosfets. Ein Depletion-n-Kanal-Mosfet 21 ist mit dem Eingangs anschluß verbunden und ein Depletion-n-Kanal-Mosfet 23 ist mit dem Ausgangsanschluß verbunden. Ein Depletion-p-Kanal-Mosfet 22 ist zwischen den beiden Mosfets 21 und 23 angeordnet.
  • Fig. 8 zeigt eine Draufsicht auf eine Anordnung, bei der der Schaltkreis nach Fig. 4 auf einem Halbleitermaterial ausgebildet ist. Fig. 9 zeigt einen Querschnitt durch die Schaltung entlang der Linie X-X' nach Fig. 8. Wie in diesen Figuren gezeigt ist, sind die drei Mosfets 11, 12 und 13 nach Fig. 4 auf einem n-Halbleitermaterial 21 ausgebildet. Der p-Bereich 22 ist im Halbleitermaterial 21 ausgebildet und zwei n-Bereiche 23 und 24 bilden entsprechend die Quellen (Source)- und Senken (Drain)-Bereiche des Mosfets 11. Zwei p-Bereiche 25 und 26 sind in dem Halbleitersubstrat 21 ausgebildet. Die zwei p-Bereiche 25 und 26 bilden entsprechend die Senken- und Quellenbereiche des Mosfets 12. Gatterisolierschichten (Torisolierschichten) 27 und 28 und Gatterelektroden (Torelektroden) 29 und 30 sind auf den Kanalbereichen zwischen den Quellen 23 und 26 und in den Senken 24 und 25 der Mosfets 11 und 12 ausgebildet. Die Mosfets 11 und 12 sind voneinander getrennt und sind entsprechend umgeben von einer dicken Isolationsschicht 31. Elektroden 32, 33 und 34 können aus Aluminium hergestellt sein und sind mit den Quellenbereichen 23 und 26 und Senkenbereichen 24 und 25 über öffnungen in der Isolationsschicht 35 verbunden. Die Elektrode 32 ist an den Eingangsanschluß angeschlossen, die Elektrode 33 verbindet die Mosfets 11 und 12 und die Elektrode 34 ist an dem Senkenbereich 36 des Mosfets 13 angeschlossen. Das Mosfet 13 ist ähnlich aufgebaut wie das Mosfet 11 und die Quelle 37 des Mosfets 13 ist mit dem Ausgangsanschluß verbunden.
  • Bei den obigen Ausführungsformen weist der übertragungsgatterschaltkreis zwei oder drei Mosfets auf. Jedoch kann das gleiche Arbeitsprinzip bei Schaltkreisen verwendet werden, die eine größere Zahl von Mosfets verwenden.
  • Modifikationen und Änderungen der beschriebenen Schaltkreise sind möglich.
  • Leerseite

Claims (4)

  1. Patentansprüche: Integrierter Schaltkreis mit einem Ausgangsanschluß und einem Eingangsanschluß, dem Eingangssignale zugeführt werden, g e k e n n z e i c h n e t d u r c h zwei Mosfets unterschiedlicher Leitfähigkeitstypen, die abwechselnd in Reihe zwischen dem Eingangsanschluß und dem Ausgangsanschluß geschaltet sind und jeweils mit einem Gattersteuereingang versehen sind, durch eine Einrichtung zur Zuführung relativ phaseninvertierter Steuersignale zu den Gattersteuereingängen der Mosfets jedes Leitfähigkeitstyps, wobei ein vorbestimmter Zustand der Steuersignale die Mosfets in den leitenden Zustand schaltet und das Eingangssignal dem Ausgangsanschluß zuführt.
  2. 2. Integrierter Schaltkreis nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß die Mosfets ein Paar Depletion Mosfets sind.
  3. 3. Integrierter Schaltkreis nach Anspruch 1, g e k e n n -z e i c h n e t d u r c h drei Mosfets, von denen das erste und dritte Mosfet vom gleichen Leitfähigkeitstyp sind und das zweite Mosfet vom entgegengesetzten Leitfähigkeitstyp ist, wobei die Steuereinrichtung gleichphasige Steuersignale den Gattersteuereingängen des ersten und dritten Mosfets zuführt und ein außer Phase befindliches Steuersignal dem Gattersteuereingang des zweiten Mosfets.
  4. 4. Integrierter Schaltkreis nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t, daß das erste, zweite und dritte Mosfet Depletion-Mosfets sind.
DE19833326423 1982-07-26 1983-07-22 Integrierter schaltkreis Withdrawn DE3326423A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57129796A JPS5919436A (ja) 1982-07-26 1982-07-26 転送回路

Publications (1)

Publication Number Publication Date
DE3326423A1 true DE3326423A1 (de) 1984-02-02

Family

ID=15018437

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833326423 Withdrawn DE3326423A1 (de) 1982-07-26 1983-07-22 Integrierter schaltkreis

Country Status (3)

Country Link
US (1) US4590396A (de)
JP (1) JPS5919436A (de)
DE (1) DE3326423A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0789674B2 (ja) * 1985-10-22 1995-09-27 シ−メンス、アクチエンゲゼルシヤフト 広帯域信号−結合装置
FR2607338A1 (fr) * 1986-11-21 1988-05-27 Eurotechnique Sa Circuit de commutation de tension en technologie mos
DE3721059A1 (de) * 1987-06-26 1989-01-05 Philips Patentverwaltung Schalteranordnung
US4988902A (en) * 1989-05-24 1991-01-29 Harris Corporation Semiconductor transmission gate with capacitance compensation
US5084634A (en) * 1990-10-24 1992-01-28 Burr-Brown Corporation Dynamic input sampling switch for CDACS
JP3242149B2 (ja) * 1992-05-29 2001-12-25 富士通株式会社 ダイナミック型分周回路
JPH05335919A (ja) * 1992-06-03 1993-12-17 Mitsubishi Electric Corp 半導体集積回路装置
US5541535A (en) * 1994-12-16 1996-07-30 International Business Machines Corporation CMOS simultaneous transmission bidirectional driver/receiver
US6380769B1 (en) * 2000-05-30 2002-04-30 Semiconductor Components Industries Llc Low voltage output drive circuit
JP3942487B2 (ja) * 2002-05-20 2007-07-11 Necエレクトロニクス株式会社 アナログスイッチ回路及び階調セレクタ回路
US6989659B2 (en) * 2002-09-09 2006-01-24 Acutechnology Semiconductor Low dropout voltage regulator using a depletion pass transistor
US7439760B2 (en) 2005-12-19 2008-10-21 Rambus Inc. Configurable on-die termination
US10211834B1 (en) * 2017-10-30 2019-02-19 Shanghai Zhaoxin Semiconductor Co., Ltd. Low-voltage-drop rectifier circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001606A (en) * 1974-06-05 1977-01-04 Andrew Gordon Francis Dingwall Electrical circuit
US4081699A (en) * 1976-09-14 1978-03-28 Mos Technology, Inc. Depletion mode coupling device for a memory line driving circuit
US4256979A (en) * 1978-12-26 1981-03-17 Honeywell, Inc. Alternating polarity power supply control apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3457435A (en) * 1965-12-21 1969-07-22 Rca Corp Complementary field-effect transistor transmission gate
US3714595A (en) * 1971-03-25 1973-01-30 Warwick Electronics Inc Demodulator using a phase locked loop
US3789244A (en) * 1972-09-08 1974-01-29 Spacetac Inc Fet analog multiplex switch
JPS5010545A (de) * 1973-05-24 1975-02-03
US4080539A (en) * 1976-11-10 1978-03-21 Rca Corporation Level shift circuit
US4198580A (en) * 1978-05-30 1980-04-15 National Semiconductor Corporation MOSFET switching device with charge cancellation
US4308468A (en) * 1979-11-15 1981-12-29 Xerox Corporation Dual-FET sample and hold circuit
US4307308A (en) * 1979-11-19 1981-12-22 Gte Laboratories Incorporated Digital signal conversion circuit
US4446390A (en) * 1981-12-28 1984-05-01 Motorola, Inc. Low leakage CMOS analog switch circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001606A (en) * 1974-06-05 1977-01-04 Andrew Gordon Francis Dingwall Electrical circuit
US4081699A (en) * 1976-09-14 1978-03-28 Mos Technology, Inc. Depletion mode coupling device for a memory line driving circuit
US4256979A (en) * 1978-12-26 1981-03-17 Honeywell, Inc. Alternating polarity power supply control apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
messen + prüfen/automatik, Nov.1979, S.896 *

Also Published As

Publication number Publication date
JPS5919436A (ja) 1984-01-31
US4590396A (en) 1986-05-20

Similar Documents

Publication Publication Date Title
DE3688088T2 (de) Integrierte halbleiterschaltung.
DE2411839C3 (de) Integrierte Feldeffekttransistor-Schaltung
DE3327260C2 (de) Schmitt-Trigger
DE3226339C2 (de) Analoge Schaltervorrichtung mit MOS-Transistoren
DE2623507C3 (de) Schaltungsanordnung für binäre Schaltvariable
DE19900859B4 (de) CMOS-Schaltung geringer Leistung
DE3326423A1 (de) Integrierter schaltkreis
DE3026951A1 (de) Treiberstufe in integrierter mos-schaltkreistechnik mit grossem ausgangssignalverhaeltnis
DE2510604C2 (de) Integrierte Digitalschaltung
DE3125470C2 (de)
EP0065667B1 (de) CMOS-Auswahlschaltung
DE69218746T2 (de) Einschalt-Rücksetzschaltung
DE69119261T2 (de) Halbleiter-Relais-Schaltung
DE3238486C2 (de) Integrierte Halbleiterschaltung
DE3615690C2 (de) Integriertes Schutzelement, insbesondere für Eingänge in MOS-Technologie von integrierten Schaltungen
DE3243674C2 (de) Bezugsspannungsschaltung
DE2749051A1 (de) Mos-eingangspuffer mit hysteresis
DE2362098A1 (de) Integrierter logischer schaltkreis
DE69838631T2 (de) Leistungsauswahl in einer integrierten Schaltung
DE3701466C2 (de) Leistungs-Schnittstellenschaltung
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
EP0753754A2 (de) Integrierte Komparatorschaltung
DE2165160C2 (de) CMOS-Schaltung als exklusives ODER-Glied
DE4011937C2 (de)
EP0732810B1 (de) Steuerbahrer Halbleiterschalter

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H03K 17/687

8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8130 Withdrawal