DE3227464A1 - Programmierbare schaltung - Google Patents

Programmierbare schaltung

Info

Publication number
DE3227464A1
DE3227464A1 DE19823227464 DE3227464A DE3227464A1 DE 3227464 A1 DE3227464 A1 DE 3227464A1 DE 19823227464 DE19823227464 DE 19823227464 DE 3227464 A DE3227464 A DE 3227464A DE 3227464 A1 DE3227464 A1 DE 3227464A1
Authority
DE
Germany
Prior art keywords
signal
mosfet
potential
programmable circuit
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823227464
Other languages
English (en)
Other versions
DE3227464C2 (de
Inventor
Yukimasa Yokohama Uchida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP56114701A external-priority patent/JPS5846175B2/ja
Priority claimed from JP56209364A external-priority patent/JPS58111182A/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3227464A1 publication Critical patent/DE3227464A1/de
Application granted granted Critical
Publication of DE3227464C2 publication Critical patent/DE3227464C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Read Only Memory (AREA)

Description

-M-
TOKYO SHIBAURA DENKI KABUSHIKI KAISHA Kawasaki-shi /JAPAN
Programmierbare Schaltung
Die Erfindung betrifft programmierbare Schaltungen und speziell eine programmierbare Schaltung, die in einem LSI-Speicher als Redundanz-Schaltung verwendet werden kann.
5
In neuerer Zeit wurden verschiedene Typen von LSI-Speicher mit einer erhöhten Integrationsdichte entwickelt. Als Ergebnis dieser Entwicklung wurde die Speicherkapazität der LSI-Speicher stark erhöht; jedoch arbeiten relativ selten alle auf einem Chip ausgebildeten Elemente normal. In dieser Hinsicht stellt der niedrige Produktionsausstoß der LSI-Chips mit hoher Integrationsdichte ein großes Problem dar. Um mit diesem Problem fertig zu werden, wurde eine Redundanz-Technik unter Verwendung eines Ersatzspeichers und eines Dekoders zusätzlich zu den normalen Speicherzellen und Dekoderstufen entwickelt. Bei der Redundanz-Technik werden Fehlerbits durch Testen der Halbleitervorrichtung erfaßt. Die Adressen, welche die Fehler bzw. Defekt-Bits angeben, werden in einer programmierbaren Schaltung einprogrammiert. Aufgrund des Adressensignals, welches den Defekt-Bits entspricht, wird der normale Dekoder gesperrt, während der Ersatzdekoder in einen aktiven Zustand gebracht wird. Dann werden die Speicherzellen, welche die Defekt-Bits enthalten, durch die Ersatzspeicherzellen ersetzt.
Die programmierbare Schaltung enthält Polysilizium-Sicherungen (im folgenden einfach als Sicherungen bezeichnet). Die Fehler oder Defekt-Adressen werden in der programmierbaren Schaltung in Form zweiter Zustände der Sicherung gespeichert, d.h. also verbindend und durchgeschmolzen, Kim Kokkonen et al beschreibt ein Beispiel einer programmierbaren Schaltung in der Literaturstelle "Redundancy Techniques for Fast Static RAMs" 1981 ISSCC Digest of Technical papers, Seiten 80 bis 81, Fig. 2» Bei der zuvor erwähnten programmierbaren Schaltung^ die in Fig. 1 veranschaulicht ist, gelangen Adressensignale X und X über MOSFETs 10 und 12 zu einer Adressenauswählsignalleitung Xp. In diesem Beispiel sind alle MOSFETs vom N-Kanaltyp und vom Anreicherungstyp, solange dies speziell hervorgehoben wird. Das Programmsignal P gelangt zu dem Gate-Anschluß eines MOSFET's 14. Der MOSFET 14 ist am Drain-Anschluß geerdet und mit seinem Source-Anschluß mit dem Source-Anschluß eines MOSFETs 16 und dem Gate-Anschluß eines MOSFETs 18 verbunden. Der Source-Anschluß des MOS-FETs 14 ist auch mit einem Hochspannungs-Source-Anschluß WP für eine Programmierung (z.B. TO V) verbunden und zwar über einen MOSFET 20 vom Verarmungstyp, der als Diode geschaltet ist. Der MOSFET 16 ist an dem Drain-Anschluß geerdet und am Gate-Anschluß mit der Adressen-Signalleitung X verbunden. Der MOSFET 18 ist am Drain-Anschluß geerdet und am Source-Anschluß mit dem Gate-Anschluß des MOSFET 12 verbunden, der über einen Inverter 22 mit dem Gate-Anschluß des MOSFET 10 und über eine Polysiliziumsicherung 24 mit dem Stromversorgungsanschluß VCC (z.B. 5 V) verbunden ist. Der Source-Anschluß des MOSFET 18 ist über den MOSFET 26 vom Verarmungstyp geerdet, der als Diode geschaltet ist.
Im Betrieb liegt das Programmsignal P normalerweise auf einer logischen "1" (5 V). Wenn ein Adressensignal programmiert (eingeschrieben) wird, wird das Signal auf eine logische "0" (0 V) geändert. Wenn das Programmsignal P aus einer logischen "0" besteht, so ist der MOS-FET 14 ausgeschaltet bzw. nicht leitend. Der MOSFET 16 ist nicht leitend oder ausgeschaltet, wenn das Adressensignal χ sich auf dem logischen Wert "0" befindet und ist leitend bzw. eingeschaltet, wenn X aus einer logisehen "1" besteht. Wenn der MOSFET 16 ausgeschaltet ist, gelangt die Spannung VPP (10 V) zum Gate-Anschluß des MOSFET 18 über den MOSFET 20, so daß der MOSFET 18 leitend ist oder eingeschaltet ist. Es fließt dann Strom in die Sicherung 24, so daß diese unterbricht. Wenn umgekehrt der MOSFET 16 eingeschaltet ist, wird der MOSFET 18 ausgeschaltet und die Sicherung 24 unterbricht, nicht.
Die Programmierung endet dann und wenn das Programmsignal P aus einer logischen "1" besteht, ist der MOSFET 14 leitend bzw. eingeschaltet. Wenn die Sicherung 24 nicht unterbrochen ist, liegt der Source-Anschluß des MOSFET 18 auf 5 V, so daß der MOSFET 10 ausgeschaltet ist, jedoch der MOSFET 12 eingeschaltet ist. Als Ergebnis wird das Adressensignal X als das Adressenauswählsignal Xp erzeugt. Wenn andererseits die Sicherung 24 unterbrochen ist, liegt der Source-Anschluß des MOSFET 18 auf 0 V, so daß der MOSFET 10 eingeschaltet ist, jedoch der MOSFET 12 ausgeschaltet ist. Das Ergebnis dabei besteht darin, daß das Adressensignal X als Adressenauswählsignal Xp erzeugt wird. Auf diese Weise wird die Sicherung 24 unterbrochen entsprechend der Defekt-Adresse und es wird eines der Signale X oder X als Adressenwählsignal Xp erzeugt. In der programmierbaren Schaltung nach Fig. 1 ist
jedoch der MOSFET 26 vom Verarmungstyp zwischen einer Verbindungsstelle zwischen der Sicherung 24 und dem MOS-FET 18 und dem Masseanschluß eingefügt, um einen Verbindungszustand der Sicherung 24 festzustellen. Wenn somit die Sicherung 24 nicht unterbrochen ist, fließt ein Gleichstrom durch die Sicherung 24 und den MOSFET 26. Der Stromverbrauch ist für den N-Kanal MOS-Speicher nicht problematisch, der einen großen Ruhestrom zuläßt. Problematisch ist dies jedoch für den CMOS-Speicher, der mehrere hundert μΑ oder weniger als Ruhestrom benötigt. Speziell muß bei einem CMOS-Speicher mit einem Batteriebetrieb der Ruhestrom unterhalb einigen Zehnteln von μΑ oder weniger liegen. Dies macht es jedoch unmöglich, die Defekt-Bits unter Anwendung der Redundanz-Technik zu erhalten, Auch bei der allgemeinen programmierbaren Schaltung zum Einschreiben eines Programms zum Schalten der Funktion des CMOS LSI war es unmöglich den Ruhestrom klein zu halten.
Es ist daher Aufgabe der vorliegenden Erfindung eine programmierbare Schaltung zu schaffen, die einen reduzierten Stromverbrauch aufweist.
Diese Aufgabe wird erfindungsgemäß durch eine programmierbare Schaltung gelöst, die ein Sicherungselement enthält, von der das eine Ende auf einem ersten Potential liegt, welches abhängig von zu programmierenden Daten unterbrochen werden kann, die ferner eine Potentialeinstellschaltung enthält, um ein zweites Potential dem anderen Ende des Sicherungselements zuzuführen und die eine Schaltung enthält, um die programmierten Daten auf der Grundlage des Potentials am anderen Ende des Sicherungselements zu erzeugen.
Im folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Hinweis auf die Zeichnung näher erläutert. Es zeigen
Fig. 1 eine Schaltungsanordnung einer bekannten
programmierbaren Schaltung;
Fig. 2 ein Blockschaltbild eines Gesamt-LSI-
Speichers mit einer Redundanz-Schaltung; 10
Fig. 3 eine Schaltungsanordnung eines Ausführungsbeispiels einer programmierbaren Schaltung in der Redundanz-Schaltung nach Fig. 2 mit Merkmalen nach der Erfindung;
Fig. 4 eine Schaltungsanordnung eines Zeitsteuersignalgenerators der Fig. 3;
Fig. 5A bis 5F ZeitSteuerdiagramme zur Erläuterung der
Betriebsweise der programmierbaren Schaltung nach Fig.1;
Fig. 6 eine Schaltungsanordnung des vorderen Abschnitts eines zweiten Ausführungsbei
spiels der programmierbaren Schaltung mit Merkmalen nach der Erfindung;
Fig. 7 eine Schaltungsanordnung eines Zeitsteuersignalgenerators der Fig. 6;
Fig. 8A und 8B Zeitsteuerdiagramme zur Veranschaulichung
der Betriebsweise des zweiten Ausführungsbeispiels;
Fig. 9 eine Schaltungsanordnung des vorderen
Abschnitts eines weiteren Ausführungsbeispiels mit Merkmalen nach der Erfindung.
5
Im folgenden soll ein Ausführungsbeispiel einer programmierbaren Schaltung mit Merkmalen nach der Erfindung unter Hinweis auf die Zeichnung näher erläutert werden. Fig. 2 zeigt in Blockschaltform einen LSI-Speieher, der Defekt-Bits durch Anwendung der Redundanz-Technik im Sinne des Ausführungsbeispiels einsparen kann. Der Speicher verwendet Ersatzzellen von einer Zeile und zwar andere als die normalen Speicherzellen. Bei diesem Speicher gelangen Reihenadressensignale AO, A1,.... AN zu Adressenpufferstufen 30-0, 30-1, ...,30-N. Die Adressenpufferstufen 30-0, 30-1, ...,30-N erzeugen ein Adressenwahr-Signal (address true signal) und ein Adressenkomplementsignal. Die Ausgangssignale aus den Adressenpufferstufen 30-0, 30-1, ...,30-N gelangen jeweils zu programmierbaren Schaltungen 32-0, 32-1, ..., 32-N, deren Äusgangssignale zu einem Ersatzreihendekoder 34 in Form eines NOR-Gliedes. Die Ausgangssignale aus dem Ersatzreihendekoder 34 werden über einen MOSFET 36 vom Verarmungstyp mit einem positiven Stromversorgungsanschluß VCC gekoppelt. Die Ausgangssignale aus den Adressenpufferstufen 30-0, 30-1, ..., 30-N gelangen zu den Eingangsanschlüssen eines normalen Reihendekoders 38. Das Ausgangssignal aus dem Ersatzreihendekoder 34 gelangt zu einem Normalelement-Blockieranschluß (NED) des Normalreihendekoders 38. Die Ausgangssignale aus dem Ersatzreihendekoder 34 und aus dem Normalreihendekoder 38 gelangen jeweils zu einer Ersatzreihe 40 und zu Normalreihen 42. In einem solchen Speicher wird nach dem Test der
- ίο -
Halbleitervorrichtung die Reihenadresse, welche die Defekt-Bits enthält, in die programmiebaren Schaltungen 32-0, 32-1, ..., 32-N- eingeschrieben. Bei Empfangen des Reihenadressensignals wird der Normalreihendekoder 38 gesperrt oder blockiert, während der Ersatzreichendekoder 34 in Bereitschaft gesetzt wird. Als Ergebnis werden die Reihe, welche die Defekt-Bits enthält und die Ersatzreihe untereinander ausgetauscht, was zu einer Verbesserung des Produktionsausstoßes der Speichereinrichtungen führt.
Die programmierbaren Schaltungen 32-0, 32-1, ..., 32N sind identisch aufgebaut. Unter Hinweis auf Fig. 3 soll im folgenden eine programmierbare Schaltung 32-i beschrieben werden. Ein Reihenadressensignal Ai gelangt zu der Adressenpufferstufe 30-i. Die Adressenpufferstufe 30-i besteht aus vier Inverterstufen 50, 52, 54 und 56, die in Reihe geschaltet sind und von denen die Inverterstufen 54 und 56 der dritten und vierten Stufen jeweils ein Adressenkomplementärsignal Ai und ein Adressenwahr-signal Ai (true signal) erzeugen. Das Adressenwahrsignal Ai gelangt zu dem einen Ende der parallel geschalteten P-Kanal MOSFET 58 und N-Kanal MOSFET 60. Das Adressenkomplementärsignal Äi gelangt zu dem einen Ende der parallel geschalteten N-Kanal MOSFET 62 und P-Kanal MOSFET 64.
Die anderen Enden der zwei Parallelschaltungen sind zusammengeschaltet. An dem Verbundungspunkt der zwei Parallelschaltungen wird ein Ausgangssignal Xi der programmierbaren Schaltung 32-i abgeleitet. Das Ausgangsisgnal Ai der Inverterstufe 52 der zweiten Stufe in der Adressenpufferstufe 30-i gelangt zum Gate-Anschluß des P-Kanal MOSFETs 66. Der Source-Anschluß und der Drain-Anschluß des MOSFETs 66 sind jeweils mit dem Source-Anschluß und
Drain-Anschluß eines P-Kanal MOSFETs 68 verbunden. Der Stromversorgungsanschluß VCC ist mit den Source-Anschlüssen der MOSFETs 66 und 68 verbunden. Ein noch an späterer Stelle zu beschreibendes Programmsignal PR gelangt zum Gate-Anschluß des MOSFET 68. Das Programmspannungssignal VPP gelangt über einen Widerstand 70 zu den Drain-AnSchlüssen der MOSFETs 66 und 68 und dem Gate-Anschluß eines P-Kanal MOSFETs 72. Die MOSFETs 66f 68, 72 und der Widerstand 70 bilden zusammen eine Programmschaltung 74. Der Source-AnSchluß und die back-Gate-Elektrode des MOSFETs 72 sind mit dem Stromversorgungsanschluß VCC verbunden und dessen Drain-Anschluß ist über eine Polysilizium-Sicherung 76 geerdet und über einenP-Kanal MOSFET 78 mit dem Stromversorgungsanschluß VCC verbunden. Ein Zeitsteuersignalgenerator 8O7 der an späterer Stelle erläutert werden soll, ist mit dem Gate des MOSFET 78 verbunden. Der Drain-Anschluß des MOSFETs 72 ist ebenso mit dem Eingangsanschluß einer Sperrschaltung 82 verbunden. Die Sperrschaltung 84 besteht aus einem P-Kanal MOSFET 84 und einer Inverterstufe 86, die pegelmäßig das Signal am Drain-Anschluß des MOSFET 84 invertiert und dieses Signal dem Gate-Anschluß desselbe zuführt. Der Eingangsanschluß und der Ausgangsanschluß des Inverters 86 dienen jeweils als Eingangs- und Ausgangsanschluß der Sperrschaltung 82. Die Source-Elektrode und die back-Gate-Elektrode des MOSFET 84 sind mit dem Stromversorgungsanschluß VCC verbunden. Das Ausgangssignal der Sperrschaltung 82, d.h. das Ausgangssignal der Inverterstufe 86 gelangt zu den jeweiligen Gate-An-Schlüssen der MOSFETs 58 und 62 und über die Inverterstufe 88 zu den jeweiligen Gaten-Anschlüssen der MOSFETs 60 und 64. Die MOSFETs 58, 60, 62 und 64 und die Inverterstufe 88 bilden zusammen eine Wählschaltung um eines
227464
- 12 -
der Signale Ai und Ai als Wählausgangssignal Xi zu erzeugen.
Fig. 4 zeigt die Anordnung eines Zeitsteuersignalgenerators 80. Das Ausgangssignal 0 eines Übergangs-Detektors 90, der an dem Eingang mit den Reihenadressensignalen AO, A1, ..., AN gekoppelt ist, gelangt als ein Zeitsteuersignal über den Inverter 92 zum Gate-Anschluß des MOSFET 78.
Im folgenden soll nun unter Hinweis auf die Zeitsteuerdiagramme gemäß den Fig. 5A bis 5F die Betriebsweise des ersten Ausführungsbeispiels einer programmierbaren Schaltung erläutert werden. Wenn die Stromversorgungsquelle VCC an die Gesamtschaltung angelegt wird, so liegt die Programmstromversorgungsquelle VPP im Spannungspegel hoch (+10 V), wie dies in Fig. 5A gezeigt ist. Das Programmsignal PR besitzt einen niedrigen Spannungspegel gemäß Fig. 5B und der MOSFET 68 ist leitend bzw. eingeschaltet. Als Ergebnis liegt der Gate-Anschluß des MOS-FETs 72 auf hohem Spannungspegel, wie in Fig. 5C gezeigt ist, und der MOSFET 72 ist nicht leitend bzw. ausgeschaltet. Da der Ausgangss±gnalpegel des Zeitsteuersignalgenerators 80 gemäß Fig. 5D hoch liegt, ist der MOSFET 78 ausgeschaltet und das Eingangssignal der Sperrschaltung hat einen niedrigen Spannungspegel, wie in Fig. 5E gezeigt ist. Das Programm des Adressensignals soll nun erläutert werden unter der Annahme, daß das Reihenadressensignal, welches der Schaltung zugeleitet wird, die Reihe der Zellen angibt, welche die Defekt-Bits enthalten. Die Programm-Stromversrogungsquelle VPP wird gemäß Fig. 5A auf niedrigen Spannungspegel gebracht (-10 V) und dann wird das Programmsignal PR auf hohen Spannungspegel ge-
bracht, wie in Fig. 5B gezeigt ist. Als Ergehnis ist der MOSPET 68 ausgeschaltet. Der MOSFET 66 ist ausgeschaltet, wenn das Adressensignal Ai einen hohen Pegel besitzt und ist eingeschaltet, wenn der Pegel niedrig ist. Aus diesem Grund liegt der Gate-Anschluß des MOS-FETs 72 um VPP auf niedrigem Pegel, wie dies durch die ausgezogene Linie in Fig. 5C angezeigt ist, wenn das Adressensignal Ai einen hohen Pegel hat. Wenn das Adressensignal Ai einen niedrigen Pegel hat, liegt der Gate-Anschluß des MOSFETs 72 auf hohem Pegel, wie dies durch die unterbrochene Linie in Fig. 5C angezeigt ist. Als Ergebnis wird, wenn das Adressensignal Ai einen hohen Pegel hat, der MOSFET 72 eingeschaltet und es gelangt ein großer Strom von nahezu 10 mA zur Sicherung 76, so daß die Sicherung 76 schmilzt. Zu diesem Zeitpunkt ist der Eingangspegel der Sperrschaltung 82 unstabil.. Wenn das Adressensignal Ai einen niedrigen Pegel hat,, wird der MOSFET 72 ausgeschaltet und die Sicherung 76 schmilzt nicht durch. Somit besitzt das Eingangssignal der Sperrschaltung 82 einen niedrigen Spannungspegel, wie dies durch die unterbrochene Linie in Fig. 5E angezeigt ist. Auf diese Weise werden die hochpegeligen und die niedrigpegeligen Adressensignale in die programmierbare Schaltung eingeschrieben und zwar in Form von "geschmolzen" oder "nicht geschmolzen" in Bezug auf die Sicherung 76.
Auf diese Weise wird das Programm der Defekt-Adresse beendet und dann erreicht das Programmsignal PR einen niedrigen Pegel, wie in Fig. 5B gezeigt ist. Der Gate-Anschluß des MOSFETs 72 besitzt ungeachtet des Pegels des Adressensignals Ai einen hohen Pegel, wie in Fig. 5C gezeigt ist. Als Ergebnis wird der MOSFET 72 eingeschaltet und der Eingangspegel der Sperrschaltung 82 ist unstabil,
-u-
wenn das Adressensignal Ai spannungsmäßig hoch liegt. Wenn das Adressensignal Ai einen niedrigen Pegel hat, besitzt es einen niedrigen Wert, wie dies durch die unterbrochene Linie in Fig. 5E angezeigt ist. Dann kehrt die Programmstromversorgung VPP zum hohen Pegel zurück, wie in Fig. 5A gezeigt ist. Fig. 5F zeigt ein Adressensignal Ai. Die vorangegangene Beschreibung bezog sich bis zu dieser Stelle auf die Operation der Programm-Betriebsweise.
10
Allgemein folgt auf die Programm-Betriebsweise (program mode) der Test der Halbleitervorrichtung des LSI-Speichers. Daran anschließend wird der Speicherchip von der Halbleitervorrichtung abgeschnitten. Aus diesem Grund wird die Stromversorgungsquelle zeitweilig unterbrochen. Nach dem der Speicher in der Packung angeordnet wurde und nach dem die normalen Lese- und Schreiboperationen ausgeführt wurden, wird die Stromversorgung erneut eingeschaltet. Die Eingangsgröße der Sperrschaltung 82 besitzt einen niedrigen Pegel, wie in Fig. 5E gezeigt ist, wenn die Sicherung 76 nicht unterbrochen ist, d.h. wenn das Adressensignal Ai mit niedrigem Pegel programmiert ist. Wenn die Sicherung unterbrochen ist, d.h. wenn das Adressensignal Ai mit hohem Pegel programmiert ist, ist der Eingangspegel der Sperrschaltung 82 unstabil. Wenn sich eines der Adressensignale AO bis AN ändert, hat das Ausgangssignal des Zeitsteuersignalgenerators 80 für eine gegebene Periode einen niedrigen Pegel, wie in Fig. 5D gezeigt ist. Bei einem Zeitsteuersignal mit niedrigem Pegel ist der MOSFET 78 eingeschaltet. Wenn der MOSFET 78 eingeschaltet ist, besitzt die Eingangsgröße der Sperrschaltung 82 einen hohen Spannungspegel, wie in Fig. 5E mit ausgezogener Linie angezeigt ist, wenn die
Sicherung 76 durchgeschmolzen ist. Wenn sie nicht durchgeschmolzen ist, besitzt das Eingangssignal einen niedrigen Pegel, wie durch eine gebrochene Linie in Fig. 5E angegeben ist. Die Sperrschaltung 82 hält den Eingangspegel aufrecht, wenn das Ausgangssignal des Zeitsteuersignalgenerators 80 auf einen hohen Pegel zurückgeführt wird. Wenn das Eingangssignal der Sperrschaltung 82 hoch liegt, sind die MOSPETs 58 und 60 eingeschaltet und das Adressenwahrsignal Ai wird als Ausgangssignal Xi erzeugt. Wenn umgekehrt das Eingangssignal der Sperrschaltung spannungsmäßig niedrig liegt, sind die MOSFETs 62 und 64 eingeschaltet und das komplementäre Adressensignal Äi wird als Wähl-Ausgangssignal Xi erzeugt.
Wenn auf diese Weise gemäß dem Ausführungsbeispiel nach der Erfindung die Sicherung 76 durchgeschmolzeri ist, besteht das Wählausgangssignal Xi immer aus dem Adressenwahrsignal Ai. Wenn die Sicherung nicht durchgeschmolzen ist, besteht das Wähl-Ausgangssignal Xi immer aus dem komplementären Adressensignal Äi. Der Zustand der Sicherung 76 wird auf solche Weise festgestellt, daß der MOS-FET 78 als Schalterelement und die Sicherung 76 zwischen dem ersten und dem zweiten Stromversorgungsanschluß (VCC und Masse oder Erde) in Reihe geschaltet sind und der MOSFET 78 selektiv eingeschaltet wird. Wenn daher der MOSFET 78 ausgeschaltet ist, d.h. sich in einem Bereitschaftszustand befindet, so fließt kein Verbraucherstrom. Der EIN-Zustand des MOSFET 78 wird für eine Kurzperiode fortgesetzt, wenn sich das Adressensignal ändert, jedoch bleibt der Stromverbrauch vernachlässigbar. Auch die Inverterstufe in dem Adressenpufferkreis 30-i hat im Wartezustand quasi keinen Stromverbrauch. Daher kann die programmierbare Schaltung zu einer CMÖS-Schaltung verwendet
werden und es wird der Produktionsausstoß der hergestellten Chips verbessert. Diese Schaltung eignet sich daher besonders vorteilhaft bei einem CMOS-Speicher mit einer Reservebatterie. Das Ausgießen der Programmdaten, d.h. das Einschalten des MOSFET 78, wird synchron mit einer Änderung des Adressensignals ausgeführt. Daher sind die ausgelesenen Daten unempfindlich gegenüber Störsignalen der Stromversorgung. In einigen Fällen kann ein Leckstrom zur durchgeschmolzenen Sicherung 76 fließen. Jedoch wird der Eingangsspannungspegel der Sperrschaltung 82 uneingeschränkt durch die Amplitude der Ströme bestimmt, welche zur Sicherung 76 fließen, wenn der MOSFET 78 eingeschaltet und ausgeschaltet wird.
1.5 Im folgenden soll nun ein zweites Ausführungsbeispiel einer programmierbaren Schaltung mit Merkmalen nach der Erfindung beschrieben werden. Bei dem zweiten Ausführungsbeispiel wird anstelle des MOSFETs 78, der bei dem ersten Ausführungsbeispiel in Reihe mit der Sicherung geschaltet ist, eine Kapazität verwendet. Der Hauptteil des zweiten Ausführungsbeispiels ist in Fig. 6 gezeigt. Gleiche Bezugszeichen sind für ähnliche oder gleiche Abschnitte in Fig. 3 verwendet. Das Ausgangssignal des Zeitsteuersignalgenerators 94 gelangt über eine Kapazitat 96 zu einem Verbindungspunkt zwischen der Sicherung 76 und der Sperrschaltung 82. Gemäß Fig. 7 besteht der Zeitsteuersignalgenerator 94 aus einem Detektor zur Erfassung der eingeschalteten Stromversorgung und umfaßt P-Kanal MOSFETs 100 und 102 und N-Kanal MOSFETs 104 und 106, die zwischen den Stromversorgungsanschluß VCC und Masse oder Erde geschaltet sind, ferner eine Kapazität 108, die zwischen Masse und die Gate-Anschlüsse der MOSFETs 100 und 104 geschaltet ist, und eine Kapazität
110, die zwischen dem Stromversorgungsanschluß VCC und den Gate-Anschlüssen der MOSFETs 102 und 106 liegt. Die Gate-Anschlüsse der MOSFETs 102 und 106 sind über Inverterstufen 112, 114, 116, 118 und 120 in Reihe mit einer Kapazität 96 geschaltet. Ein N-Kanal MOSFET 122 ist zwischen den Eingangsanschluß der Inverterstufe 112 und Masse geschaltet und der Ausgangsanschluß der Inverterstufe 118 ist mit dem Gate-Anschluß des MOSFETs 122 geschaltet. Die restliche Anordnung des zweiten Ausführungsbeispiels ist die gleiche als der entsprechende Teil beim ersten Ausführungsbeispiel.
Im folgenden soll die Betriebsweise des zweiten Ausführungsbeispiels erläutert werden. Die Programm-Betriebsart zum Einschreiben eines Adressensignals ist die gleiche wie beim ersten Ausführungsbeispiel. Nach dem· Verstreichen einer vorbestimmten Zeitdauer nach Einschalten der Stromversorgungsquelle VCC wird der normalen Lese- und Einschreiboperationen, wie in Fig. 8A gezeigt ist, ändert sich der Pegel am Ausgangsanschluß des Zeitsteuersignalgenerators 94 vom Pegel 0 auf den Pegel VCC ( +5 V) der Stromversorgung, wie dies in Fig. 8B gezeigt ist. Es sei angenommen, daß die Kapazität des Kondensators 96 CM ist, und daß die Streukapazität gleich ist CS, so daß eine Spannung von
(CE/(CE+CS)) χ 5 V
über der Kapazität 96 erscheint. Wenn die Streukapazität CS extrem kleiner ist als die Kapazität CE, beträgt die Spannung über der Kapazität 96 ca. 5 V. Wenn die Sicherung 76 geschmolzen ist, hat das Eingangssignal der Sperrschaltung 82 einen hohen Spannungspegel. Wenn die
Sicherung 76 nicht durchgeschmolzen ist, wird die Kapazitätsladung über die Sicherung 76 entladen, so daß das Eingangssignal der Sperrschaltung 82 einen niedrigen Spannungspegel hat. Dies ist genauso wie beim ersten Ausführungsbeispiel. Es läßt sich demzufolge erkennen, daß die eingeschriebenen Daten korrekt ausgelesen werden. Obwohl 5 V immer am Kondensator 96 anstehen, fließt durch die Sicherung 86 kein Strom, nach dem der Kondensator 96 seine Entladung beendet und der Verbindungspunkt zwischen der Kapazität 96 und der Sicherung 76 wird auf einen niedrigen Pegel (0 V) durch die Wirkung der Sperrschaltung 82 gebracht.
Wie zuvor erläutert wurde, wird auch bei dem zweiten Ausführungsbeispiel eine bedeutungslose Energiemenge verbraucht. Daher wird durch die Erfindung eine programmierbare Schaltung erhalten, die geeignet für die Redundanz-Schaltung eines CMOS-Speichers ist. Auch bei dem vorliegenden Ausführungsbeispiel wird der Einfluß des Leckstromes zur durchgeschmolzenen Sicherung auf den Eingangsspannungspegel der Sperrschaltung 82 durch die Kapazität CE des Kondensators 96 und auf die Anstiegssteilheit des Zeitsteuersignals vernachlässigbar gemacht.
Die vorliegende Erfindung ist jedoch nicht auf die zuvor erläuterten Ausführungsbeispiele beschränkt, sondern es sind eine Reihe von Abänderungen möglich. Beispielsweise kann der die eingeschaltete Stromversorgung erfassende Detektor als Zeitsteuersignalgenerator beim ersten Ausführungsbeispiel verwendet werden, oder es kann der Signalgenerator, der mit der Änderung des Adressensignals beim ersten Ausführungsbeispiel synchronisiert ist, als Zeitsteuersignalgenerator beim zweiten Ausführungsbei-
spiel verwendet werden. Das Zeitsteuersignal kann aus einem solchen Signal bestehen, daß der Zustand der Si-· cherung wenigstens einmal festgestellt wird. Darüberhinaus kann ein Chip-Auswahlsignal verwendet werden. Zusätzlich kann eine Kombination aus diesen Signalen gebildet werden. Ferner kann das Einschreiben eines Pro- . gramms in die Sicherungen nicht nur mit Hilfe einer elektrischen Einrichtung vorgenommen werden, sondern auch mit Hilfe einer Laserstrahleinrichtung, um die Sicherungen zu durchbrennen. Bei dem zweiten Ausführungsbeispiel kann der Kondensator 96 mit dem Stromversorgungsanschluß VDD am Anschluß verbunden werden, welcher der Sicherung 76 gegenüberliegt, wie dies in Fig. 9 gezeigt ist. Die Stromversorgungsspannung VDD kann gleich oder nicht gleich VCC sein. Die Stromversorgung entsprechend der Spannung VDD wird bei der normalen Ausleseoperation und Einschreibeoperation eingeschaltet. In Fig. 9 wird die Sicherung 76 durch einen Laserstrahl unterbrochen. Die programmierbare Schaltung ist nicht nur in Verbindung mit einer Defektzellen-Einsparschaltung eines LSl-Speichers verwendbar, sondern auch für eine Schaltung zum Auswählen eines Schaltungskreises aus denjenigen, die auf einem Chip integriert sind und zwar unter Verwendung der Sicherungselemente, und bei weiteren geeigneten Schaltkreisen.

Claims (7)

  1. TOKYO SHIBAURA DENKI KABUSHIKI KAISHA Kawasaki-shi /JAPAN
    .Programmierbare Schaltung
    PATENTANSPRÜCHE :
    ( 1. -^Programmierbare Schaltung mit einer Sicherungseinrichtung (76), die an deren einen Ende auf ein erstes Spannungspotential gesetzt ist und die abhängig von den zu programmierenden Daten unterbrochen wird, mit einer Ausgabeeinrichtung zum Erzeugen der Programmdaten entsprechend dem Potential am anderen Ende der Sicherungseinrichtung (76), dadurch gekennzeichnet , daß die Ausgabeeinrichtung eine Potentialeinstell-Einrichtung (78, 80, 94, 96, VCC, VDD) enthält, und selektiv ein zweites Spannungspotential dem anderen Ende der Sicherungseinrichtung (76) zuzuführen, und eine Halteeinrichtung (82) enthält, um das Potential an dem anderen Ende der Sicherungseinrichtung (76) zu halten, um Programmdaten zu erzeugen.
  2. 2. Programmierbare Schaltung nach Anspruch 1, dadurch gekennzeichnet , daß die Potentialeinstell-Einrichtung einen MOSFET (78) enthält, der zwischen das andere Ende der Sicherungseinrichtung (76) und einem zweiten Spannungspotential
    anschluß (VCC) geschaltet ist, und einen Signalgenerator (80) enthält, der mit dem Gate-Anschluß des MOSFET (78) verbunden ist, um selektiv ein Zeitsteuersignal zum Einschalten des MOSFET (78) zu erzeugen. ' 5
  3. 3. Programmierbare Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Sicherungseinrichtung (76) abhängig von den Adressendaten, welche Defekt-Bits eines Speichers enthalten, unterbrechbar ist, daß weiter das Ausgangssignal der Halteeinrichtung (82) zu einem Ersatz-Adressendekoder des genannten Speichers übertragbar ist, und daß der Signalgenerator (80) ein Zeitsteuersignal synchron mit einer Änderung eines Adressensignals des Speichers erzeugt.
  4. 4. Programmierbare Schaltung nach Anspruch 2, dadurch gekennzeichnet , daß der Signalgenerator (80) ein Zeitsteuersignal erzeugt, wenn die Hauptstromversorgung eingeschaltet ist.
  5. 5. Programmierbare Schaltung nach Anspruch 1, dadurch gekennzeichnet , daß die Potentialeinstell-Einrichtung aus einer Schaltung
    (94) besteht, um über einen Kondensator (96) dem anderen Ende des Sicherungselementes (76) das zweite Spannungspotential zuzuführen.
  6. 6. Programmierbare Schaltung nach Anspruch 5,
    dadurch gekennzeichnet , daß die Sicherungseinrichtung (76) abhängig von Adressendaten unterbrechbar ist, welche Defekt-Bits eines Speichers enthalten, daß weiter das Ausgangssignal
    der Halteeinrichtung (82) zu einem Ersatzadressendekoder des Speichers übertragbar ist und daß die Potentialzuführschaltung (94) ein zweites Potential synchron mit einer Änderung eines Adressensignals des Speichers zuführt.
  7. 7. Programmierbare Schaltung nach Anspruch 5, dadurch gekennzeichnet , daß die Potentialzuführschaltung (94) das zweite Spannungspotential zuführt, wenn die Hauptstromversorgung eingeschaltet ist.
    8, Programmierbare Schaltung nach Anspruch 1, dadurch gekennzeichnet , daß die Potentialeinstell-Einrichtung aus einem zweiten Spannungspotentialanschluß (VDD) besteht, der über einen Kondensator (96) mit dem anderen Ende des Si.cherungelements (76) verbunden ist.
DE19823227464 1981-07-22 1982-07-22 Programmierbare schaltung Granted DE3227464A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP56114701A JPS5846175B2 (ja) 1981-07-22 1981-07-22 プログラム可能回路
JP56209364A JPS58111182A (ja) 1981-12-25 1981-12-25 プログラム可能回路

Publications (2)

Publication Number Publication Date
DE3227464A1 true DE3227464A1 (de) 1983-02-10
DE3227464C2 DE3227464C2 (de) 1987-03-05

Family

ID=26453391

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823227464 Granted DE3227464A1 (de) 1981-07-22 1982-07-22 Programmierbare schaltung

Country Status (2)

Country Link
US (1) US4532607A (de)
DE (1) DE3227464A1 (de)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4633429A (en) * 1982-12-27 1986-12-30 Motorola, Inc. Partial memory selection using a programmable decoder
JPS60182219A (ja) * 1984-02-29 1985-09-17 Fujitsu Ltd 半導体装置
US4621346A (en) * 1984-09-20 1986-11-04 Texas Instruments Incorporated Low power CMOS fuse circuit
JPS6177946A (ja) * 1984-09-26 1986-04-21 Hitachi Ltd 半導体記憶装置
US4837520A (en) * 1985-03-29 1989-06-06 Honeywell Inc. Fuse status detection circuit
JPS62200804A (ja) * 1986-02-27 1987-09-04 Ricoh Co Ltd プログラム可能なアナログ量素子をもつ半導体集積回路装置
JPH071640B2 (ja) * 1987-06-03 1995-01-11 三菱電機株式会社 半導体記憶装置の欠陥救済装置
US4987325A (en) * 1988-07-13 1991-01-22 Samsung Electronics Co., Ltd. Mode selecting circuit for semiconductor memory device
US4908525A (en) * 1989-02-03 1990-03-13 The United States Of America As Represented By The Secretary Of The Air Force Cut-only CMOS switch for discretionary connect and disconnect
US5047664A (en) * 1989-07-21 1991-09-10 Advanced Micro Devices, Inc. Trimming circuit
US5056061A (en) * 1989-12-20 1991-10-08 N. A. Philips Corporation Circuit for encoding identification information on circuit dice using fet capacitors
US5254482A (en) * 1990-04-16 1993-10-19 National Semiconductor Corporation Ferroelectric capacitor test structure for chip die
NL9001558A (nl) * 1990-07-09 1992-02-03 Philips Nv Stabiel dissipatie-arm referentiecircuit.
JPH0831279B2 (ja) * 1990-12-20 1996-03-27 インターナショナル・ビジネス・マシーンズ・コーポレイション 冗長システム
JP2829156B2 (ja) * 1991-07-25 1998-11-25 株式会社東芝 不揮発性半導体記憶装置の冗長回路
US5319592A (en) * 1992-11-25 1994-06-07 Fujitsu Limited Fuse-programming circuit
US5315177A (en) * 1993-03-12 1994-05-24 Micron Semiconductor, Inc. One time programmable fully-testable programmable logic device with zero power and anti-fuse cell architecture
US5404049A (en) * 1993-11-02 1995-04-04 International Business Machines Corporation Fuse blow circuit
US5440246A (en) * 1994-03-22 1995-08-08 Mosel Vitelic, Incorporated Programmable circuit with fusible latch
DE19631130C2 (de) * 1996-08-01 2000-08-17 Siemens Ag Fuse-Refresh-Schaltung
US5889414A (en) * 1997-04-28 1999-03-30 Mosel Vitelic Corporation Programmable circuits
JPH10335463A (ja) * 1997-05-29 1998-12-18 Nec Corp 半導体集積回路
US6163492A (en) 1998-10-23 2000-12-19 Mosel Vitelic, Inc. Programmable latches that include non-volatile programmable elements
US6084803A (en) * 1998-10-23 2000-07-04 Mosel Vitelic, Inc. Initialization of non-volatile programmable latches in circuits in which an initialization operation is performed
US6141245A (en) * 1999-04-30 2000-10-31 International Business Machines Corporation Impedance control using fuses
JP3636965B2 (ja) * 2000-05-10 2005-04-06 エルピーダメモリ株式会社 半導体装置
US6373771B1 (en) 2001-01-17 2002-04-16 International Business Machines Corporation Integrated fuse latch and shift register for efficient programming and fuse readout
US6839298B2 (en) * 2001-07-11 2005-01-04 Infineon Technologies Aktiengesellschaft Zero static power fuse cell for integrated circuits
US6781437B2 (en) * 2001-07-11 2004-08-24 Infineon Technologies Aktiengesellschaft Zero static power programmable fuse cell for integrated circuits
DE10211571B4 (de) * 2002-03-15 2006-03-02 Infineon Technologies Ag Vorrichtung und Verfahren zur Überwachung eines Zustandes einer elektronischen Komponente, insbesondere einer Sicherung
US7120068B2 (en) * 2002-07-29 2006-10-10 Micron Technology, Inc. Column/row redundancy architecture using latches programmed from a look up table
JP2007088174A (ja) * 2005-09-21 2007-04-05 Oki Electric Ind Co Ltd ヒューズトリミング回路
US20080297364A1 (en) * 2007-06-01 2008-12-04 Tellabs Reston, Inc. Method and apparatus to ensure activation of a power distribution alarm monitoring circuit
KR101050110B1 (ko) * 2009-12-28 2011-07-19 전자부품연구원 공정변화를 보정하기 위한 퓨징장치
CN110136768A (zh) * 2019-04-08 2019-08-16 苏州汇峰微电子有限公司 一种使用存储器的模式寄存器命令编程反熔丝的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3047186A1 (de) * 1979-12-14 1981-09-10 Nippon Telegraph & Telephone Public Corp., Tokyo Integrierte halbleiterschaltungsvorrichtung mit steuersignalerzeugungsschaltungen

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3870901A (en) * 1973-12-10 1975-03-11 Gen Instrument Corp Method and apparatus for maintaining the charge on a storage node of a mos circuit
US3917960A (en) * 1974-01-31 1975-11-04 Signetics Corp MOS transistor logic circuit
US3950654A (en) * 1974-11-14 1976-04-13 American Microsystems, Inc. Power-on initializing circuit for a calculator system
JPS5951177B2 (ja) * 1977-03-12 1984-12-12 日本電気株式会社 オ−トクリア信号発生回路
US4267466A (en) * 1979-03-05 1981-05-12 Motorola, Inc. Signal generator having minimum delay
US4300065A (en) * 1979-07-02 1981-11-10 Motorola, Inc. Power on reset circuit
US4281398A (en) * 1980-02-12 1981-07-28 Mostek Corporation Block redundancy for memory array
US4346459A (en) * 1980-06-30 1982-08-24 Inmos Corporation Redundancy scheme for an MOS memory
US4446534A (en) * 1980-12-08 1984-05-01 National Semiconductor Corporation Programmable fuse circuit
US4385245A (en) * 1981-06-01 1983-05-24 Motorola, Inc. MOS Power-on reset circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3047186A1 (de) * 1979-12-14 1981-09-10 Nippon Telegraph & Telephone Public Corp., Tokyo Integrierte halbleiterschaltungsvorrichtung mit steuersignalerzeugungsschaltungen

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IBM Technical Disclosure Bulletin, Vol. 6, No. 10, März 1964, S. 1,2 *
IBM Technical Disclosure Bulletin, Vol. 7, No. 6, Nov. 1964, S. 436, 437 *
IEEE International Solid-State Circuits Conference Digest of Technical Papers, 1981, S. 80,81 *

Also Published As

Publication number Publication date
US4532607A (en) 1985-07-30
DE3227464C2 (de) 1987-03-05

Similar Documents

Publication Publication Date Title
DE3227464A1 (de) Programmierbare schaltung
DE3382802T2 (de) Halbleiterspeichergerät
DE3032657C2 (de)
DE3833713C2 (de)
DE4238063C2 (de) Integrierte Speicherzellenschaltung mit Set-/Reset-Funktion
DE3724509A1 (de) Dynamischer ram
DE4226070C2 (de) Halbleiterspeichereinrichtung und Verfahren zum Bestimmen der Benutzung eines Ersatzspeicherzellenfeldes
DE19813706A1 (de) Integrierte Halbleiter-Schaltungsvorrichtung
DE3906897C2 (de)
DE3347306A1 (de) Speichereinrichtung
DE4128919A1 (de) Halbleiterspeichereinrichtung
DE3930932A1 (de) Ausgangsrueckkopplungssteuerschaltung fuer integrierte schaltung
DE69200318T2 (de) Leseschaltkreis für redundante Schmelzsicherung für integrierten Speicher.
DE3141555C2 (de) Halbleiterspeicher
DE3714980C2 (de)
DE2347968C3 (de) Assoziative Speicherzelle
DE69112475T2 (de) Speicheranordnung.
DE68922766T2 (de) Speisespannungspotentialanstiegsdetektorschaltung.
DE3514252A1 (de) Halbleiterspeichervorrichtung
DE69028169T2 (de) Null-Ruheleistung aufweisende, strahlungsfeste Speicherredundanzschaltung
DE2609714C3 (de)
DE10248065B4 (de) Inhaltsadressierbares Speicherbauelement
EP0127015B1 (de) Integrierte digitale MOS-Halbleiterschaltung
DE2128792A1 (de) Schaltungsanordnung mit mindestens einem Feldeffekttransistor
DE102007006340A1 (de) Elektrische Sicherungsschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8180 Miscellaneous part 1

Free format text: ES ERFOLGT ERGAENZUNGSDRUCK DER FEHLENDEN ZEICHNUNGEN 1 BIS 9

D2 Grant after examination
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8328 Change in the person/name/address of the agent

Free format text: EITLE, W., DIPL.-ING. HOFFMANN, K., DIPL.-ING. DR.RER.NAT. LEHN, W., DIPL.-ING. FUECHSLE, K., DIPL.-ING. HANSEN, B., DIPL.-CHEM. DR.RER.NAT. BRAUNS, H., DIPL.-CHEM. DR.RER.NAT. GOERG, K., DIPL.-ING. KOHLMANN, K., DIPL.-ING., PAT.-ANW. NETTE, A., RECHTSANW., 8000 MUENCHEN

8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)