DE3208259A1 - Verfahren zur herstellung einer halbleiteranordnung - Google Patents
Verfahren zur herstellung einer halbleiteranordnungInfo
- Publication number
- DE3208259A1 DE3208259A1 DE19823208259 DE3208259A DE3208259A1 DE 3208259 A1 DE3208259 A1 DE 3208259A1 DE 19823208259 DE19823208259 DE 19823208259 DE 3208259 A DE3208259 A DE 3208259A DE 3208259 A1 DE3208259 A1 DE 3208259A1
- Authority
- DE
- Germany
- Prior art keywords
- emitter
- base
- resist mask
- producing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000002513 implantation Methods 0.000 claims description 22
- 150000002500 ions Chemical class 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 3
- -1 boron ions Chemical class 0.000 description 21
- 238000000034 method Methods 0.000 description 15
- 229910052796 boron Inorganic materials 0.000 description 13
- 229910052785 arsenic Inorganic materials 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000004922 lacquer Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241001465754 Metazoa Species 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
p^Q0O-M.iinchqn SO. JSckeilsifassÄ
** Telefon (089) 4 «24
-..-.-■■-■ Telex 521593$
zugelasien beim EuropSItchen Patentamt - admitted to the European Patent Office - Mahdatalre agree aupres I' Office Europeen de» Brevets
Die Erfindung betrifft ein Verfahren zur Herstellung
einer Halbleiteranordnung mit einer mit einer Wand versehenen Emitterstruktur, die wenigstens eine Seitenoberfläche
mit einer dielektrischen Schicht für die Trennung verschiedener Anordnungen bedeckt.
Die Figuren 1(a) bis 1(f) zeigen Schnitte durch verschiedene
Stufen der Herstellung einer bipolaren integrierten Schaltung mit einer Oxid-Trennschicht,
die nach einem herkömmlichen Verfahren zur Herstellung einer Halbleiteranordnung ausgebildet wurde.
In Fig. 1 sind die folgenden Einzelteile zu erkennen: Ein p-leitendes Substrat 1; ein in dem p-leitenden
Substrat 1 ausgebildeter und eingebetteter Kollektor 2; eine Oxidschicht 3; eine η-leitende epitaxiale
Schicht 4; eine als Trennschicht dienende Oxidschicht
5, die durch selektive Oxydation erhaltene Anordnungen
trennt? eine felddotierte Schicht 6, die aus einer
ρ -leitenden Schicht hergestellt ist, um eine FeIdumkehr
zu verhindern; diese Schicht wird durch Implantation von Bor-Ionen in einen Feldteil, gefolgt durch
selektive Oxydation, gebildet; eine als Oberflächenschutz dienende Oxidschicht 7 mit relativ geringer
Dicke, beispielsweise einer Dicke von 1000 8 ; implan-
_ Λ —
tierte Phosphor-Ionen 8} eine Resist- bzw. Schutzlackbzw. Abdecklack-Maske 9 für die Kollektorwand; eine
Kollektorwand 10; eine Resist-Maske 11 für eine Basis, die durch Lithographie bzw. Photogravüre ausgebildet
wird; implantierte Bor-Ionen 12; eine Basis 13; einen offenen Teil 14a des Emitters, einen offenen
Teil 14b der Basis; einen offenen Teil 14c des Kollektors; eine Resist-Maske 15 für den Emitter; implantierte
Arsen-Ionen. 16; eine Kante 17 der zur Trennung dienenden Oxidschicht; eine als Oberflächenschutz
dienende Oxidschicht 18 mit relativ großer Dicke,
beispielsweise einer Dicke von etwa 4000 A; einen Emitter 19; eine Emitter-Verdrahtung 20; eine Basis-Verdrahtung
21; und eine Kollektorverdrahtung 22. Diese Verdrahtung kann jeweils durch einzelne Anschlüsse
gebildet werden.
Im folgenden soll das Verfahren zur Herstellung einer Halbleiteranordnung mit der oben erläuterten Struktür
beschrieben werden. Wie man in Fig. 1 (a) erkennen kann, wirdJ.der eingebettete Kollektor 2 in dem
p-leitenden Substrat durch thermische Diffusion oder Ionen-Implantation von As oder Sb ausgebildet, um
die Dotierung und die Diffusion in Längsrichtung zu erreichen. Gemäß Fig. 1(b) wird die Oberflächenoxidschicht
3 entfernt und die η-leitende epitaxiale Schicht 4 durch Aufwachsen aufgebracht; die tren-'
nende Oxidschicht 5 für die Trennung dercAnordnungen wird durch selektive Oxydation in einem entsprechenden
Schritt ausgebildet. Vor der selektiven Oxydation werden Bor-Ionen in den Feldteil implantiert,
um die felddotierte Schicht 6, die aus der p+-leitenden
Schicht hergestellt ist, für die Verhinderung der Feldumkehr auszubilden. Wie man in Fig. 1(c) er-
kennen kann, wird dann die als Oberflächenschutz
dienende Oxidschicht 7 mit relativ geringer Dicke, beispielsweise einer Dicke von 1000 8, hergestellt;
dann wird der offene Teil der Kollektorwand durch Photogravüre ausgebildet; die Phosphor-Ionen 8 werden
mit der Resist-Maske 9 für die Kollektorwand implantiert. Wie man in Figur 1 (d) erkennt, wird
dann die Kollektorwand 10 ausgebildet. Anschließend werden die Resist-Maske 11 für die Basis durch Photogravure
ausgebildet und dann die Bor-Ionen 12 implantiert. Wie man in Figur 1 (e) erkerint, wird dann die
Basis 13 hergestellt. Anschließend werden der offene Teil 14 a des Emitters, der offene Teil 14 b der
Basis und der offene Teil 14 c des Kollektors geöffnet. Der offene Teil 14 a des Emitters und der
offene Teil 14 c des Kollektors werden nicht bedeckt; der offene Teil 14 b der Basis wird jedoch mit der
Resist-Maske 15 für den Emitter bedeckt; dann werden
die Arsen-Ionen 16 implantiert. Wie man in Figur 1 (f) erkennt, wird dann der Emitter 19 hergestellt. Anschließend
wird die Resist-Maske entfernt, und der Emitter-Anschluß 20, der Basis-Anschluß 21 und der
Kollektor-Anschluß 22 werden durch Metallisierung ausgebildet. Nach diesem Verfahrensschritt erfolgt die
Passivierung oder die Verdrahtung der verschiedenen Schichten durch eine geeignete Vorrichtung.
Wenn mit dem herkömmlichen Verfahren eine Halbleiteranordnung mit einer mit mindestens, .einer Wand versehenen
Emitter-Struktur mit einem Emitter hergestellt wird, bei dem wenigstens eine seitliche Oberfläche durch eine
trennende Oxidschicht bedeckt ist, unterscheidet sich die Struktur der Kante 17 der trennenden Oxidschicht 5 und
der Kante 17 des offenen Teils 14 a des Emitters als Maske beim Ätzen der Oxidschicht für die Bildung des offenen
— O *"
Teils 14a des Emitters bzw. der anderen offenen
Teile bei der Implantation der Bor-Ionen 12 für die Bildung der Basis 13 und bei der Implantation
der Arsen-Ionen 16 für die Bildung des Emitters 19. Wie in Figur 2 zu erkennen ist, ist der Basis-Übergang
an der Kante der trennenden Oxidschicht 5 dünn, während der Emitter-Übergang tief bzw. dick ist, wodurch
sich ein wesentlicher Nachteil ergibt, daß sich nämlich leicht ein Kurzschluß zwischen Emitter/Kollektor
bilden kann? diese Kurzschlußstrecke passiert den Emitter an einem bestimmten Bereich (der in Figur 2
durch die ovale, gestrichelte Linie angedeutet ist).
Es ist deshalb ein Ziel der vorliegenden Erfindung, ein
Verfahren zur Herstellung einer Halbleiteranordnung zu 1,- schaffen, bei dem die Ausbildung eines Emitter/Kollektor-Kurzschlusses
sicher vermieden wird, der bei einer mit einer Wand versehenen Emitter-Struktur leicht entstehen
kann.
Dies wird erfindungsgemäß dadurch erreicht, daß bei einem
Verfahren zur Herstellung einer Halbleiteranordnung
mit einer mit einer Wand versehenen Emitter-Struktur, die wenigstens eine Seitenoberfläche mit einer dielektrischen
Schicht für die Trennung von Anordnungen bedeckt, die Basis durch Implantation von Ionen mit einer Resist-Maske
2_ für die Basis, der.„Emitter durch Implantation von Ionen
aus einem offenen Teil des Emitters und eine aktive Basis
in einer Basis direkt unter dem Emitter durch Inplantatiön
der Ionen durch den offenen Teil des Emitters gebildet werden.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen
unter Bezugnahme auf die beiliegenden, schematischen
Zeichnungen näher erläutert. EsSzeigen:
Fig. 1 (a) bis (f) Schnittansichten der verschiedenen
Stufen des herkömmlichen Verfahrens zur Herstellung einer Halbleiteranordnung,
Pig. 2 einen Schnitt durch einen vergrößerten Teil einer Halbleiteranordnung zur Erläuterung
der Stufen nach den Figuren 1 (a) bis 1 (f) ·,
Fig. 3 (a) bis 3 (g) Schnittansichten der verschienenen
Verfahrensschritte bei einer Ausführungsform
eines erfindungsgemäßen Verfahrens zur Her
stellung einer Halbleiteranordnung»
Fig. 4 (a) bis 4 (g) Schnittansichten durch die Verfahrensschritte einer weiteren Ausführungsform
eines erfindungsgemäßen Verfahrens zur Her-15stellung
einer Halbleiteranordnung,
Fig. 5 im vergrößerten Maßstab einen Schnitt durch einen Teil einer Halbleiteranordnung zur Erläuterung
der Verfahrensschritte nach den Figuren 3 (a) bis 3 (g) oder nach den Figuren
4 (a) bis 4 (g)% und
Fig. 6 die Kennlinien von Transistoren mit einer mit
einer Wand versehenen Emitter-Struktur, die durch die Verfahrenssehritte nach den Figuren
3 (a) bis 3 (g) und 4 (a) bis 4 (g) erhalten
wurde.
Die Figuren 3 (a) bis 3 (g) zeigen Schnittansichten der
verschiedenen Schritte einer Ausführungsform eines Verfahrens
zur Herstellung einer Halbleiteranordnung nach der vorliegenden Erfindung. In den Figuren 3 (a) bis 3 (g)
bezeichnet das Bezugszeichen 23 eine Resist-bzw. --s
Schutzlack-Maske für eine Basis; dabei handelt es sich um eine übergroße Maske, so daß durch Implantation
von Bor-Ionen entsprechend der Form des offenen Teils 14 a des Emitters und der Kante 17 der trennenden Oxidschicht
5 eine aktive Basis 24 gebildet wird.
Nun soll die Herstellung der Halbleiteranordnung mit dieser Struktur erläutert werden.
Wie man in Figur 3 (a) erkennt, wird der eingebettete Kollektor 2 in dem p-leitenden Substrat 1 durch Dotierung
von As oder Sb durch termische Diffusion oder durch die Implantation von Ionen in langgestreckter
bzw. Längsdiffusion ausgebildet. Wie man in Figur 3 (b)
erkennt, wird die Oberflächen-Oxidschicht 3 entfernt und die η-leitende, epitaxiale Schicht 4 durch Aufwachsen
aufgebracht; dann wird die trennende Oxidschicht 5 für die Trennung der Anordnungen durch selektive
Oxydation ausgebildet. Vor der selektiven Oxydation werden die Bor-Ionen in den Feldteil implantiert,
um zur Verhinderung einer Feldumkehr während der selektiven Oxydation die felddotierte Schicht 6 herzustellen,
die aus der ρ -leitenden Schicht besteht. Wie man in Figur 3 (c) erkennt, wird dann die als Oberflächenschutz
dienende Schicht 7 mit relativ geringer Dicke ausgebildet,
_j- beispielsweise einer Dicke von 1000 A ; anschließend wird
in der Kollektorwand durch Photogravüre bzw. Lithographie
der offene Teil ausgebildet. Die Phosphor-Ionen 8 werden mit der Resist-Maske 9 für die Kollektorwand implantiert.
Wie man in Figur 3 (d) erkennt, wird dann die Kollektor-
wand 10 hergestellt. Anschließend werden die Resist-Maske für die Basis durch Photogravüre hergestellt und die Bor-
Ionen 12 implantiert. Wie man in Figur 3 (e) erkennt,
wird dann die Basis 13 ausgebildet. Anschließend werden der offene Teil bzw. die öffnung 14 a für den
Emitter, die öffnung 14 b für die Basis und die öffnung 14 c für den Kollektor hergestellt. Die Arsen-Ionen
16 werden mit der Resist-Maske 15 für den
Emitter nur unter Bedeckung der öffnung 14b für die
Basis, jedoch ohne Bedeckung der öffnung 14 a für den Emitter sowie der öffnung 14 c für den Kollektor implan-
in tiert. Wie man in Figur 3 (f) erkennt, wird anschließend
der Emitter 19 ausgebildet. Die Bor-Ionen 12 werden mit
der Resist-Maske für die Basis 23 implantiert. In diesem Fall handelt es sich bei der Resist-Maske für die Basis
23 um eine übergroße Maske. Die Bor-Ionen werden entsprechend der Form der öffnung 14 a für den Emitter und
der Kante 17 der trennenden Oxidschicht 5 implantiert. Deshalb entsteht die aktive Basis 24, wie man in Figur
3 (g) erkennen kann. Als Ergebnis hiervon wird die Basis dieser Halbleiteranordnung durch eine Kombination der Basis
13 und der aktiven Basis 24 gebildet. Der Schutzlack wird entfernt* und der Anschluß 20 für den Emitter, der
Anschluß 21 für die Basis und der Anschluß 22 für den Kollektor werden· * durch Metallisierung ausgebildet. Nach diesen
Verfahrensschritten erfolgt die Passivierung oder die Verdrahtung der verschiedenen Schichten durch eine geeignete
Vorrichtung.
Es ist möglich, das Glühen bzw. Ausheizen nach der Implantation
der Ionen in der umgekehrten Reihenfolge des Schrittes nach der Figur 3 (e) und des Schrittes nach der Figur 3 (f)
durchzuführen.
Die Figuren 4 (a) bis 4 (g) zeigen Schnittansichten der Ver-
fahrensschritte für ■ eine weitere Ausführungsform
des erfindungsgemäßen Verfahrens zur Herstellung einer Halbleiteranordnung.
Diese Schritte ähneln den Schritten nach den Figuren
3 (a) bis 3 (g). Wie in Figur 4 (f) zu erkennen ist, wird der Emitter 19 durch Implantation der Bor-Ionen
12 mit der Resist-Maske 15 für den Emitter ausgebildet,
die für die Implantation der Arsen-Ionen 16 eingesetzt wurde. Die Bor-Ionen 12 werden im wesentlichen
in den Emitter-Teil 19 und den Kollektor-Teil 2 implantiert?
die aktive Basis 24 wird jedoch nur direkt unter dem Emitter ausgebildet, und zwar wegen des Vorhandenseins
der Kollektorwand 10. Es ist selbstverständlich möglich, bei der Implantation der Ionen die Reihenfolge
der Schritte nach den Figuren 4 (e) und 4 (f) umzukehren . Die in Figur 5 gezeigte Schnitt-Struktur der Implantation
wird an dem Teil ausgebildet, an dem durch Implantation der Bor-Ionen direkt unter dem Emitter die trennende Oxidschicht
den Emitter/Basis-Übergang berührt. Dadurch wird vor dem Ätzen der Oxidschicht die Basis 13 längs der Kante
der trennenden Oxidschicht ausgebildet, und die aktive Basis
24 wird nach dem Ätzen der Oxidschicht längs der Kante der trennenden Oxidschicht ausgebildet. Die aktive Basis
24 wird durch Implantation durch die Kante 17 der gleichen trennenden Oxidschicht 5 des Emitters 19 und die öffnung
14 a für den Emitter hergestellt, wordurch der übergang in
der Nähe der Kante 17 eine ähnliche Form hat. Deshalb kann ein Kurzschluß im Emitter/Kollektor-Bereich sowie das Auftraten
von Leckströmen verhindert werden. Obwohl also eine
Halbleiteranordnung mit einer eine - Wand aufweisenden tEmitter-Struktur
hergestellt wird, ist die Ergiebigkeit bzw. der Wirkungsgrad des effektiven Übergangs bemerkenswert hoch.
■■■-".."■■. - 11 - ■ ' ' ,'.'Λ
Figur 6 zeigt die Kennlinien von Transistoren mit
einer mit einer Wand versehenen Emitter-Struktur, die mit den in den Figuren 3 (a) bis 3 Xg) oder
4 (a) bis 4 (g) dargestellten Verfahrensschritten
hergestellt worden ist; dabei ist als Beispiel die Beziehung zwischen der Implantation (Implantationsenergie von 35 keV) in der aktiven Basis 24 unter
den ImpTantations-Bedingungen für die Basis 13 von
13 2
50 keV und 3 bis 7 χ 10 /cm und' dem Stromverstärkungsfaktor h„E des sich ergebenden Transistors aufgetragen. In diesem' Fall werden die Arsen-Ionen
50 keV und 3 bis 7 χ 10 /cm und' dem Stromverstärkungsfaktor h„E des sich ergebenden Transistors aufgetragen. In diesem' Fall werden die Arsen-Ionen
15 2
in den Emitter mit-150 keV und 4 χ 10 /cm implantiert. Ein gewünschter Stromverstärkungsfaktor h„_
ergibt sich aus der Kombination der Implantations—
Bedingungen für die Basis 13 und die aktive Basis Dies stellt ein sehr effektives Mittel für die Erzielung
breiter Verfahrensbedingungen dar. In Figur 6 zeigt die gerade Linie 25 a den Fall, bei dem die
- 1 3 2 Implantation für die Basis 13 bei 7 χ 10 /cm erfolgt;
die .grade Linie 25 b zeigt den Fäll, daß die Implantation
für die Basis 13 bei 5 x 10-13/cm2 erfolgt; die
grade Linie 25 c stellt schließlich den Fall dar, daß
13 2
die Implantation der Basis 13 bei 3 χ 10 /cm durchgeführt
wird.
Wie oben im Detail erörtert wurde» kann mit dem Verfahren zur Herstellung von Halbleiteranordnungen nach der vorliegenden
Erfindung ein etwaiger Kurzschluß der Emitter/ Kollektor-Strecke sowie das Auftreten von Leckströmen
sicher vermieden werden, so daß die Ausbeute bzw. der Wirkungsgrad
des effektiven Übergangs exttem hoch ist, obwohl diese Halbleiteranordnung eine mit einer Wand versehene
Emitter-Struktur hat.
Claims (5)
- D-SBOGOTMiincherv 80- <Scke1tetra«?eTelefon (089)4492496Telex 5215935Telegramme patemus manchenPostscheck München 394 18-802Reuechelbank München 2603007Patentanwalt Dr.-Ing. R. Liesegangzugelassen beim Europatschen Palentamt — admitted to the European Patent Ollice — Mandatalre agree aupres Γ Olflce European des BrevetsMITSUBISHI DENKI KABUSHIKI KAISHA
Tokyo, Japan
P 147 09Verfahren zur Herstellung einer Halbleiteranordnung PatentansprücheVerfahren zur Herstellung einer Halbleiteranordnung mit wenigstens einer mit einer Wand versehenen Emitter-Struktur, die wenigstens eine Seitenoberfläche mit einer dielektrischen Schicht für die Trennung von Anordnungen bedeckt, dadurch gekennzeichnet , daß eine Basis durch Implantation von Ionen mit einer Resist-Maske für die Basis ausgebildet wird, daß ein Emitter durch Implantation von Ionen durch eine öffnung für den Emitter ausgebildet wird, und daß eine aktive Basis in der Basis direkt unterhalb des Emitters durch Ionenimplantation durch die öffnung für den Emitter ausgebildet wird. - 2. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die aktive Basis nach der Ausbildung des Emitters oder nach der Ausbildung der Basis hergestellt wird.
- 3. Verfahren zur Herstellung einer Halbleiteranordnung nach mindestens einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Resist-Maske für die Basis, die zur Herstellung der aktiven Basis verwendet wird, Übergröße hat.
- 4. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Öffnung für den Emitter durch eine Resist-Maske für den Emitter gebildet wird, und daß die aktive Basis unter Verwendung dieser Resist-Maske für den Emitter hergestellt wird.
- 5. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Emitter durch Ionen-Implantation durch die Öffnung für den Emitter ausgebildet wird, die mit der Resist-Maske für den Emitter hergestellt wird, und daß dann die Resist-Maske für den Emitter entfernt wird, um die Resist-Maske für die Basis zu bilden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56036096A JPS57149770A (en) | 1981-03-11 | 1981-03-11 | Manufacture of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3208259A1 true DE3208259A1 (de) | 1982-09-23 |
DE3208259C2 DE3208259C2 (de) | 1989-11-30 |
Family
ID=12460227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823208259 Granted DE3208259A1 (de) | 1981-03-11 | 1982-03-08 | Verfahren zur herstellung einer halbleiteranordnung |
Country Status (3)
Country | Link |
---|---|
US (1) | US4441932A (de) |
JP (1) | JPS57149770A (de) |
DE (1) | DE3208259A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0430275A2 (de) * | 1989-12-01 | 1991-06-05 | Seiko Instruments Inc. | Dotierungsverfahren für ein Sperrgebiet in einem Halbleiterbauelement |
US5274914A (en) * | 1986-11-25 | 1994-01-04 | Hitachi, Ltd. | Method of producing surface package type semiconductor package |
US5607059A (en) * | 1986-11-25 | 1997-03-04 | Hitachi, Ltd. | Surface package type semiconductor package and method of producing semiconductor memory |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4624046A (en) * | 1982-01-04 | 1986-11-25 | Fairchild Camera & Instrument Corp. | Oxide isolation process for standard RAM/PROM and lateral PNP cell RAM |
US4536945A (en) * | 1983-11-02 | 1985-08-27 | National Semiconductor Corporation | Process for producing CMOS structures with Schottky bipolar transistors |
JPH0611053B2 (ja) * | 1984-12-20 | 1994-02-09 | 三菱電機株式会社 | 半導体装置の製造方法 |
US4622738A (en) * | 1985-04-08 | 1986-11-18 | Advanced Micro Devices, Inc. | Method of making integrated bipolar semiconductor device by first forming junction isolation regions and recessed oxide isolation regions without birds beak |
US4929995A (en) * | 1988-02-16 | 1990-05-29 | Honeywell Inc. | Selective integrated circuit interconnection |
AU5977190A (en) * | 1989-07-27 | 1991-01-31 | Nishizawa, Junichi | Impurity doping method with adsorbed diffusion source |
EP0417456A3 (en) * | 1989-08-11 | 1991-07-03 | Seiko Instruments Inc. | Method of producing semiconductor device |
JP2906260B2 (ja) * | 1989-12-01 | 1999-06-14 | セイコーインスツルメンツ株式会社 | Pn接合素子の製造方法 |
CA2031253A1 (en) * | 1989-12-01 | 1991-06-02 | Kenji Aoki | Method of producing bipolar transistor |
US5366922A (en) * | 1989-12-06 | 1994-11-22 | Seiko Instruments Inc. | Method for producing CMOS transistor |
JP2920546B2 (ja) * | 1989-12-06 | 1999-07-19 | セイコーインスツルメンツ株式会社 | 同極ゲートmisトランジスタの製造方法 |
EP0505877A2 (de) * | 1991-03-27 | 1992-09-30 | Seiko Instruments Inc. | Dotierungsverfahren mittels einer adsorbierten Diffusionsquelle |
US5258317A (en) * | 1992-02-13 | 1993-11-02 | Integrated Device Technology, Inc. | Method for using a field implant mask to correct low doping levels at the outside edges of the base in a walled-emitter transistor structure |
US5753530A (en) * | 1992-04-21 | 1998-05-19 | Seiko Instruments, Inc. | Impurity doping method with diffusion source of boron-silicide film |
DE69323614T2 (de) * | 1992-11-12 | 1999-06-17 | National Semiconductor Corp., Santa Clara, Calif. | Schmale Basis-Effekte vermeidendes Verfahren für einen Transistor |
US5338695A (en) * | 1992-11-24 | 1994-08-16 | National Semiconductor Corporation | Making walled emitter bipolar transistor with reduced base narrowing |
US5605849A (en) * | 1994-10-07 | 1997-02-25 | National Semiconductor Corporation | Use of oblique implantation in forming base of bipolar transistor |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2605641A1 (de) * | 1976-02-12 | 1977-08-18 | Siemens Ag | Hochfrequenztransistor |
DE2728845A1 (de) * | 1977-06-27 | 1979-01-18 | Siemens Ag | Verfahren zum herstellen eines hochfrequenztransistors |
EP0001300A1 (de) * | 1977-08-25 | 1979-04-04 | Koninklijke Philips Electronics N.V. | Verfahren zur Herstellung einer LOCOS Halbleitervorrichtung |
US4184172A (en) * | 1976-12-06 | 1980-01-15 | Massachusetts Institute Of Technology | Dielectric isolation using shallow oxide and polycrystalline silicon |
JPS5524444A (en) * | 1978-08-08 | 1980-02-21 | Mitsubishi Electric Corp | Semiconductor and manufacture thereof |
US4199380A (en) * | 1978-11-13 | 1980-04-22 | Motorola, Inc. | Integrated circuit method |
GB1573760A (en) * | 1976-02-20 | 1980-08-28 | Philips Electronic Associated | Transistor manufacture |
EP0017377A2 (de) * | 1979-03-20 | 1980-10-15 | Fujitsu Limited | Verfahren zur Herstellung isolierter bipolarer Transistoren |
US4231819A (en) * | 1979-07-27 | 1980-11-04 | Massachusetts Institute Of Technology | Dielectric isolation method using shallow oxide and polycrystalline silicon utilizing a preliminary etching step |
FR2454698A1 (fr) * | 1979-04-20 | 1980-11-14 | Radiotechnique Compelec | Procede de realisation de circuits integres a l'aide d'un masque multicouche et dispositifs obtenus par ce procede |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5248978A (en) * | 1975-10-17 | 1977-04-19 | Hitachi Ltd | Process for production of semiconductor device |
US4066473A (en) * | 1976-07-15 | 1978-01-03 | Fairchild Camera And Instrument Corporation | Method of fabricating high-gain transistors |
JPS6035818B2 (ja) * | 1976-09-22 | 1985-08-16 | 日本電気株式会社 | 半導体装置の製造方法 |
JPS5419675A (en) * | 1977-07-15 | 1979-02-14 | Hitachi Ltd | Production of semiconductor devices |
JPS5586151A (en) * | 1978-12-23 | 1980-06-28 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor integrated circuit |
US4242791A (en) * | 1979-09-21 | 1981-01-06 | International Business Machines Corporation | High performance bipolar transistors fabricated by post emitter base implantation process |
JPS5673446A (en) * | 1979-11-21 | 1981-06-18 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
US4338138A (en) * | 1980-03-03 | 1982-07-06 | International Business Machines Corporation | Process for fabricating a bipolar transistor |
-
1981
- 1981-03-11 JP JP56036096A patent/JPS57149770A/ja active Pending
-
1982
- 1982-03-08 DE DE19823208259 patent/DE3208259A1/de active Granted
- 1982-03-11 US US06/357,299 patent/US4441932A/en not_active Expired - Lifetime
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2605641A1 (de) * | 1976-02-12 | 1977-08-18 | Siemens Ag | Hochfrequenztransistor |
GB1573760A (en) * | 1976-02-20 | 1980-08-28 | Philips Electronic Associated | Transistor manufacture |
US4184172A (en) * | 1976-12-06 | 1980-01-15 | Massachusetts Institute Of Technology | Dielectric isolation using shallow oxide and polycrystalline silicon |
DE2728845A1 (de) * | 1977-06-27 | 1979-01-18 | Siemens Ag | Verfahren zum herstellen eines hochfrequenztransistors |
EP0001300A1 (de) * | 1977-08-25 | 1979-04-04 | Koninklijke Philips Electronics N.V. | Verfahren zur Herstellung einer LOCOS Halbleitervorrichtung |
JPS5524444A (en) * | 1978-08-08 | 1980-02-21 | Mitsubishi Electric Corp | Semiconductor and manufacture thereof |
US4199380A (en) * | 1978-11-13 | 1980-04-22 | Motorola, Inc. | Integrated circuit method |
EP0017377A2 (de) * | 1979-03-20 | 1980-10-15 | Fujitsu Limited | Verfahren zur Herstellung isolierter bipolarer Transistoren |
FR2454698A1 (fr) * | 1979-04-20 | 1980-11-14 | Radiotechnique Compelec | Procede de realisation de circuits integres a l'aide d'un masque multicouche et dispositifs obtenus par ce procede |
US4231819A (en) * | 1979-07-27 | 1980-11-04 | Massachusetts Institute Of Technology | Dielectric isolation method using shallow oxide and polycrystalline silicon utilizing a preliminary etching step |
Non-Patent Citations (3)
Title |
---|
EVANS, William I. et al: Oxide-Isolated MonolithicTechnology and Applications. In: IEEE Journal of Solid-State Circuits, 1973, Vol. SC-8, Nr. 5, S. 373 * |
GAUR, S.P et al: Walled Emitter Fabrication Process. In. IBM Technical Disclosure Bulletin, 1980, Vol. 23, Nr. 5, S. 1895 * |
POGGE, H.B.: Single Mask Self-Aligned Trench Isolation/Diffusion Process. In: IBM Technical Disclosure Bulletin, 1978, Vol. 21, Nr. 7, S. 2734 * |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5274914A (en) * | 1986-11-25 | 1994-01-04 | Hitachi, Ltd. | Method of producing surface package type semiconductor package |
US5295297A (en) * | 1986-11-25 | 1994-03-22 | Hitachi, Ltd. | Method of producing semiconductor memory |
US5607059A (en) * | 1986-11-25 | 1997-03-04 | Hitachi, Ltd. | Surface package type semiconductor package and method of producing semiconductor memory |
US5803246A (en) * | 1986-11-25 | 1998-09-08 | Hitachi, Ltd. | Surface package type semiconductor package and method of producing semiconductor memory |
US5988368A (en) * | 1986-11-25 | 1999-11-23 | Hitachi, Ltd. | Resist pattern forming method using anti-reflective layer resist pattern formed and method of etching using resist pattern and product formed |
US6223893B1 (en) | 1986-11-25 | 2001-05-01 | Hitachi, Ltd. | Surface package type semiconductor package and method of producing semiconductor memory |
US6443298B2 (en) | 1986-11-25 | 2002-09-03 | Hitachi, Ltd. | Surface package type semiconductor package and method of producing semiconductor memory |
US6981585B2 (en) | 1986-11-25 | 2006-01-03 | Renesas Technology Corp. | Surface package type semiconductor package and method of producing semiconductor memory |
EP0430275A2 (de) * | 1989-12-01 | 1991-06-05 | Seiko Instruments Inc. | Dotierungsverfahren für ein Sperrgebiet in einem Halbleiterbauelement |
EP0430275A3 (en) * | 1989-12-01 | 1993-10-27 | Seiko Instr Inc | Doping method of barrier region in semiconductor device |
US5338697A (en) * | 1989-12-01 | 1994-08-16 | Seiko Instruments Inc. | Doping method of barrier region in semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
DE3208259C2 (de) | 1989-11-30 |
US4441932A (en) | 1984-04-10 |
JPS57149770A (en) | 1982-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3208259A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
DE3105118C2 (de) | Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat | |
DE2818090C2 (de) | ||
DE3587231T2 (de) | Verfahren zum herstellen einer dmos-halbleiteranordnung. | |
DE3650248T2 (de) | Verfahren zur Herstellung von integrierten Halbleiterschaltungen mit einem bipolaren Transistor und einem Feldeffekttransistor mit isolierter Steuerelektrode. | |
DE3205022A1 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung | |
EP0020998B1 (de) | Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone | |
EP0006510B1 (de) | Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche | |
DE2928923C2 (de) | ||
CH661150A5 (de) | Verfahren zum erzeugen einer schmalen nut in einem substratgebiet, insbesondere einem halbleitersubstratgebiet. | |
DE3024084A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE2729973C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
EP0007923A1 (de) | Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors | |
DE68917434T2 (de) | Halbleiteranordnung mit veminderter parasitischer Kapazität und Verfahren zu ihrer Herstellung. | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE2615754A1 (de) | Aus einem substrat und einer maske gebildete struktur und verfahren zu ihrer herstellung | |
DE69016840T2 (de) | Verfahren zur Herstellung eines lateralen Bipolartransistors. | |
DE2365056A1 (de) | Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche | |
DE2124764B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE69216304T2 (de) | Verfahren zum Herstellen eines selbst-ausrichtenden, planaren, monolithischen integrierten Schaltkreises mit vertikalen Transistoren | |
DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
DE2605641B2 (de) | Hochfrequenztransistor und Verfahren zu seiner Herstellung | |
DE3020609A1 (de) | Integrierte schaltung | |
DE3019826A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE2645014B2 (de) | Verfahren zur Herstellung einer integrierten MOS-Schaltungsstruktur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OR8 | Request for search as to paragraph 43 lit. 1 sentence 1 patent law | ||
8105 | Search report available | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |