DE3200626C2 - Verfahren zur Überprüfung, ob ein außer dem Hauptspeicher vorgesehener weiterer Speicher in ein Mikrocomputersystem eingefügt ist - Google Patents

Verfahren zur Überprüfung, ob ein außer dem Hauptspeicher vorgesehener weiterer Speicher in ein Mikrocomputersystem eingefügt ist

Info

Publication number
DE3200626C2
DE3200626C2 DE3200626A DE3200626A DE3200626C2 DE 3200626 C2 DE3200626 C2 DE 3200626C2 DE 3200626 A DE3200626 A DE 3200626A DE 3200626 A DE3200626 A DE 3200626A DE 3200626 C2 DE3200626 C2 DE 3200626C2
Authority
DE
Germany
Prior art keywords
processing unit
central processing
microcomputer system
data
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3200626A
Other languages
English (en)
Other versions
DE3200626A1 (de
Inventor
Akio Yokohama Kanagawa Hosaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Publication of DE3200626A1 publication Critical patent/DE3200626A1/de
Application granted granted Critical
Publication of DE3200626C2 publication Critical patent/DE3200626C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25301—Expansion of system, memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Debugging And Monitoring (AREA)

Abstract

Verfahren zum Feststellen, ob ein Speicher, der nicht der Hauptspeicher ist, in ein Computersystem eingefügt ist, beispielsweise über einen Bus. Das beschriebene Verfahren umfaßt die folgenden Schritte: Vorgabe mindestens einer Datenbusleitung, die sich zwischen dem Speicher und einer zentralen Rechnereinheit (CPU) befindet, um einen logischen Wert, beispielsweise "0 oder "1 in der Datenbusleitung bereitzustellen, der sich von dem in einer vorgegebenen Adresse der Speichereinrichtung für die zentrale Rechnereinheit gespeicherten Wert unterscheidet, in dem Fall, daß die Speichereinrichtung nicht in das Mikrocomputersystem eingesetzt ist; Betrieb der zentralen Rechnereinheit (CPU) in der Weise, daß diese zur vorgegebenen Adresse der Speichereinrichtung gespeicherten Daten abzufragen; und Prüfung, ob die in die zentrale Rechnereinheit über die Datenbusleitung eingegebenen Daten einen Wert aufweisen, der gleich dem vorgegebenen logischen Wert in der zentralen Rechnereinheit ist, so daß festgestellt wird, daß die Speichereinrichtung in das Computersystem eingefügt ist.

Description

a) einen Festwertspeicher (häufig als ROM bezeichnet, von »Read Only Memory«);
b) eine zentrale Rechnereinheit (üblicherweise als CPU abgekürzt von »Central Processing Unit«), die eine Serie von Instruktionen (Programm) aus dem ROM holt, führt entsprechend den eingeholten Instruktionen arithmetische und logische Operationen mit Daten aus, die durch ein Eingabeinterface eingegeben und/oder in dem ROM oder einem RAM (Erläuterungen unten) gespeichert werden. Die zentrale Rechnereinheit liefert das arithmetisehe Ergebnis an ein Ausgabeinterface, wo das digitale, arithmetische Ergebnis in verschiedenen Ausgangssignale umgesetzt wird;
c) einen Speicher mit wahlfreiem Zugriff (abgekürzt als RAM, von »Random Access Memory«), der vorläufige Daten, die zur Vervollständigung der arithmetischen und/oder logischen Operationen erforderlich sind, vorübergehend speichert. Unter einem Speicher mit wahlfreiem Zugriff ist ein Speicher zu verstehen, bei dem eine Speichertechnik verwendet wird, bei der die Zeit für das Auslesen einer Information unabhängig von dem Speicherplatz der gewünschten Information ist;
d) Eingabe/Ausgabe-Schaltungen, die verschiedene Daten zu der zentralen Rechnereinheit über das Eingabe/Ausgabe-Interface senden oder von dieser empfangen; und
e) Busleitungen, einschließlich eines Datenbusses, eines Adressenbusses und eines Steuerbusses, die Mittel zur Übertragung verschiedener Daten, Instruktionen und Steuerbefehle zwischen den verschiedenen, oben aufgezählten Einheiten darstellen.
Bei einem solchen Mikrocomputersteuersystem ist es während der Programmdurchführung notwendig, festzustellen, ob ein Hilfs-ROM, oder ein RAM in dem angepaßte oder modifizierte Daten oder Befehlsfolgen eingeschrieben sind, in das Mikrocomputersysiem bezüglich Hardware und Software eingefügt ist.
Beispielsweise kann in einem Mikrocomputersteuersystem, bei dem ein maskenprogrammierbarer Lesespeicher als Haupt-ROM verwendet wird, ein Hilfs-ROM mit geringer Kapazität vorgesehen sein, das Änderungen für einige Inhaltswerte des Haupt-ROMs zur Modifizierung oder Änderung der gespeicherten Inhalte (Programme oder Daten) des Haupt-ROMs enthält. Zu diesem Zweck muß der Mikrocomputer zu dem Hilfs-ROM zugreifen, bevor die zu ändernden Teile ausgelesen werden. Da in Einern solchen Mikrocomputersteuersystem die Ausführung der Programmsequenz nur dann korrigiert wird, wenn das Hilfs-ROM in das System eingefügt ist, ist es notwendig, daß überprüft und bestätigt wird, daß das Hilfs-ROM in das System sowohl hinsichtlich der Software als auch hinsichtlich der Hardware eingefügt ist da die zentrale Rechnereinheit die Originalprogrammroutine in dem Haupt-ROM durchführt wenn das Hilfs-ROM nicht eingefügt ist
Bei Systemen nach dem Stande der Technik, bei denen eine solche Überprüfung und Bestätigung wie beschrieben erforderlich ist, sind Mittel zur Erzeugung eines Bestätigungssignales vorgesehen, um nachzuweisen, ob das Hilfs-ROM in das System eingefügt und benutzt wird, wobei das Bestätigungssignal von einer Eingabeschaltung in das Mikrocomputersystem über ein Eingabeinterface eingegeben wird und die Programmfolge nach der oben beschriebenen Bestätigung geändert wird.
Das oben beschriebene Verfahren nach dem Stande der Technik erfordert jedoch Mittel zur Erzeugung des obengenannten Bestätigungssignals, so daß das Mikrocomputersteuersystem komplex wird und die Zahl der durch das Eingabeinterface zu verarbeitenden Signale größer wird, wodurch wiederum das Eingabeinterface komplexer ausfällt.
Aufgabe der Erfindung ist es, ein Verfahren der im Oberbegriff des Anspruchs 1 genannten Art zu vereinfachen.
Bei einem Verfahren der genannten Art wird diese Aufgabe durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst
Bei dem erfindungsgemäßen Verfahren wird eine vorgegebene Adresse in dem sich vom Hauptspeicher unterscheidenden Speicher angesprochen, um die in der vorgegebenen Adresse gespeicherten Daten auszulesen und diese über mindestens eine Bitleitung des Datenbus ausgelesenen Datenwerte mit einem in der zentralen Rechnereinheit vorgesehenen Wert zu vergleichen, um festzustellen, ob sie übereinstimmen. Das erfindungsgemäße Verfahren benutzt für die Überprüfung, ob der weitere Speicher eingefügt ist oder nicht, das Mikrocomputersystem selbst, so daß keine gesonderte Eingabeschaltung mehr erforderlich ist.
Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Eine herkömmliche Ausführungsform sowie Ausführungsbeispiele der Erfindung werden anhand der Zeichnung erläutert. Im einzelnen zeigt
F i g. 1 ein vereinfachtes Blockschaltbild eines typischen herkömmlichen Mikrocomputersystems, bei dem ein Betätigungssignal eingegeben wird,
F i g. 2 ein Beispiel für den Anschluß eines Widerstandes an eine Bitleitung des Datenbusses, der zwischen dem ROM, dem RAM, einem weiteren Speicher oder dem Eingabe/Ausgabeinterface und einer zentralen Rechnereinheit (CPU) des Mikrocomputersystems bei einer ersten Ausführungsform vorgesehen ist,
F i g. 3 ein Flußdiagramm des Programms für die Überprüfung und Bestätigung, daß ein ROM in das Mikrocomputersystem eingefügt ist, nach einer ersten Ausführungsform,
Fig.4 ein vereinfachtes Schaltbild zur Anschaltung eines Widerstandes an die von einem Ausgangsanschluß des Ausgangsinterface kommende Bitleitung gemäß einer zweiten Ausführungsform,
Fife. 5 ein weiteres Flußdiagramm des Programms zur Überprüfung und Bestätigung, daß ein Hilfs-ROM in das Mikrocomputersystem eingefügt ist, gemäß der zweiten Ausführungsform, und
F i g. 6 eine Alternative zu dem in F i g. 5 dargestellten Flußdiagramm.
Im folgenden wird zuerst auf F i g. 1 Bezug genommen, die ein nach dem Stande der Technik aufgebautes Mikrocomputersystem zeigt.
Das Mikrocomputersystem umfaßt folgendes:
a) ein Eingangsinterface 20, das ein Zwischenglied zwischen den Eingangsschaltungen und den verschiedenen internen Computerschaltungen darstellt;
b) eine zentrale Rechnereinheit 30 (CPU), die Datensignale von einer speziellen Eingangsschaltung über das Eingangsinterface liest und eine Serie von arithemtischen und logischen Operationen entsprechend den vorprogrammierten Befehlen durchführt und die Ergebnisdaten ausgibt;
c) einen Festwertlesespeicher 40 (ROM), der die Serie der vorprogrammierten Befehle speichert, die von der zentralen Rechnereinheit 30 abgefragt werden;
d) einen Speicher 50 mit wahlfreiem Zugriff (RAM), der das Einschreiben und Auslesen von Daten nach der Methode des freien Zugriffs ermöglicht;
e). ein Ausgangsinterface 60, das als Zwischenglied zwischen den internen Mikrocomputersystemen und den Ausgabeschaltungen dient und
f) Busleitungen, einschließlich eines Adressenbus, Datenbus und Steuerbus, die das Eingangs- und Ausgangsinterface 20 und 60, die zentrale Rechnereinheit 30 des ROM 40 und das RAM 50 verbinden.
In ein solches Mikrocomputersystem kann ein Hilfs-ROM 41 mit geringer Kapazität eingefügt sein, so daß geänderte oder korrigierte Daten, beispielsweise Daten, die in Abhängigkeit von dem Modell des Kraftfahrzeuges sich ändern, aus dem Hilfs-ROM anstelle einiger Daten aus dem Haupt-ROM 40 abgefragt werden. Bei dem oben beschriebenen Aufbau des Mikrocomputersystems ändert sich die Folge der Programmdurchführung in Abhängigkeit davon, ob das Hilfs-ROM elektrisch angeschlossen ist oder nicht.
Bei dem Verfahren nach dem Stande der Technik zur Bestätigung dessen, daß das Hilfs-ROM 41 ordnungsgemäß an das Mikrocomputersystem angeschlossen ist, ist ein Mittel zur Erzeugung eines Bestätigungssignales 11 außerhalb des Eingangsinterface 20 vorgesehen.
Unter Bezugnahme auf die F i g. 2 und 3 wird eine erste bevorzugte Ausführungsform der Erfindung im folgenden beschrieben.
Bei dieser bevorzugten Ausführungsform wird eine logische »1« zuvor während der Programmzusammensteüung in dem Hilfs-ROM 41 in der ersten Bit-Stelle einer vorgegebenen Adresse gespeichert, beispielsweise wird die Kopfadresse des Hilfs-ROM 41 und die erste Bit-Leitung 81 des Datenbusses, der den Bus 80 darstellt auf eine Nullvoltieitung über einen Widerstand R, wie in F i g. 2 gezeigt, gelegt, so daß ein über den Datenbus ausgelesenes Bit sicher als »1« oder »0« identifiziert wird. Danach führt die zentrale Rechnereinheit 30 die folgenden Programmschritte gemäß dem Flußdiagramm der F i g. 3 aus.
Die zentrale Rechnereinheit 30 liest die Daten in einer vorgegebenen Adresse des Hilfs-ROM 41, beispielsweise der Kopfadresse, entsprechend den aus dem Haupt-ROM 40 eingeholten Befehlen, wie beispielsweise eine Bedingungsverzweigung oder einen Sprungbefehl. Wenn bei der oben beschriebenen Programmdurchführung das Hilfs-ROM 41 an das Mikrocomputersystem angeschlossen ist, geht der Signalpegel der ersten Bitleitung A), die in Fig.2 dargestellt ist, und von dem Hilfs-ROM 41 zur zentralen Rechnereinheit 30 führt, in den Zustand »1« über einen Pufferbus (nicht dargestellt) über. Dies erfolgt bedingt durch die an dem Widerstand R anliegende Spannung, wenn das erste Bit des Datenwerts, der eine höhere Spannung, entsprechend dem logischen Zustand »1« anzeigt, das aus dem Hilfs-ROM 41 geholt worden ist, den Wert »1« angenommen hat. Die zentrale Rechnereinheit 30 entscheidet, daß das Hilfs-ROM 41 in die zentrale Rechnereinheit 30 über den Datenbus 80 eingefügt ist, nachdem gesichert ist, daß das erste Bit des eingeholten Datenwertes gleich dem mit ihm zu vergleichenden Datenwert ist. Der zu vergleichende
!5 Datenwert ist beispielsweise der Inhalt der vorgegebenen Adresse, bei der eine Verzweigung oder ein Sprung stattfindet und die aus dem Haupt-ROM 40 vor dem Lesen dieses Datenwertes abgefragt wird. Wenn dagegen das Hilfs-ROM 41 nicht elektrisch angeschlossen ist, ist der Signalpegel der ersten in Fig.2 dargestellten Bit-Leitung D0, die von dem Hilfs-ROM 41 beaufschlagt wird und in die zentrale Rechnereinheit 30 führt, auf dem unteren Niveau, um an dem Widerstand R in F i g. 2 den Wert »0« anzuzeigen, da der nicht durch das andere ROM 40 oder das RAM 50 beaufschlagte Datenbus eine hohe Impedanz oder einen offenen Zustand anzeigt. Somit stellt in diesem Fall die zentrale Rechnereinheit fest, daß das Hilfs-Rom 41 nicht elektrisch an die zentrale Rechnereinheit 30 über den Bus angeschlossen ist, da das erste Bit des abgefragten Datums nicht gleich dem mit ihm zu vergleichenden Datenwert ist. Der zu vergleichende Datenwert wird in ein Register der zentralen Rechnereinheit beispielsweise vom Haupt-ROM 40 vor dem Auslesen dieses Datenwertes eingeholt.
Wie oben beschrieben, führt die Prüfung, ob das erste Bit des Daten wertes gleich dem Wert »1« ist oder nicht, zu einer Entscheidung darüber, ob das Hilfs-ROM 41 in das System eingefügt ist.
Die gleiche Entscheidung kann durchgeführt werden, wenn der Widerstand R zwischen die pulsgepolte Leitung der Gleichspannungsversorgung DC und das erste Datenbit Do des Datenbus geschaltet ist. Das erste Bit des aus dem Hilfs-ROM 41 zu holenden Datenwertes weist den Wert »0« auf, da die zentrale Rechnereinheit 30 das erste Bit als logische »1« abfragt, wenn das Hilfs-ROM 41 nicht eingesetzt ist
Um die Zuverlässigkeit der oben beschriebenen Entscheidung zu erhöhen, kann die Überprüfung für mindestens eine der verbleibenden Bit-Stellen des Datenwertes durch
Im folgenden wird eine zweite Ausführungsform der Erfindung unter Bezugnahme auf die F i g. 4 und 5 beschrieben.
Bei dieser Ausführungsform ist ein Ausgangsanschluß 71 des Ausgangsinterfaces 60 an eine erste Bit-Leitung 81 des Datenbus über den Widerstand R angeschlossen.
In dem oben beschriebenen Zustand führt die zentrale
Rechnereinheit 30 die folgende Operation entsprechend dem Flußdiagramm der F i g. 5 aus.
Zuerst geht im Schritt STP1 ein Ausgangssignal am Ausgangsanschluß 71 des Ausgangsinterfaces 60 in den Zustand »1« durch ein Ausgangsregister der zentralen Rechnereinheit 30 über. Im nächsten Schritt STP2 nach dem Schritt STPl liest die zentrale Rechnereinheit 30 Daten an einer vorgegebenen Adresse, beispielsweise einer in dem Hilfs-ROM 41 vorgesehenen Kopfadresse, um zu entscheiden, ob das erste Bit des aus der Adresse
des Hilfs-ROMs 41 abgefragten Datenwertes den Wert »1« repräsentiert oder nicht. Dies geschieht im nächsten Schritt STP3. Falls die Antwort »NEIN« ist, stellt die zentrale Rechnereinheit fest, daß das Hilfs-ROM 41 in das Mikrocomputersystem eingefügt ist, da die erste Bit-Leitung Do aus der Sicht der zentralen Rechnereinheit 30 den Wert »0« annimmt, nur dann, wenn das erste Bit des Datenwertes in der Kopfadresse den Wert »0« hat.
Wenn die Antwort »JA« im Schritt STP3 ist, wird im nächsten Schritt STP4 nach dem Schritt STP3 das Ausgangssignal 71 am Ausgangsanschluß 71 des Ausgangsinterfaces 60 in den Zustand »0« gebracht. In einem Schritt STP5 liest die zentrale Rechnereinheit 30 erneut Daten aus der Kopfadresse im Hilfs-ROM 41, um zu entscheiden, ob das erste Bit des aus der Adresse in dem Hilfs-ROM 41 abgelesenen Datenwerts den Wert »0« aufweist oder nicht.
Wenn das Hilfs-ROM 41 in das Mikrocomputersystem eingefügt ist, verbleibt der erste Bit-Wert, den die zentrale Rechnereinheit 30 aus dem Hilfs-ROM 41 ausgelesen hat, auf »1« oder »0«, unabhängig von dem logischen Wert des Ausgangssignales am Ausgangsanschluß 71 des Ausgangsinterfaces 60.
Wenn dagegen das Hilfs-ROM 41 nicht eingefügt ist, ändert sich der erste Bit-Wert, den die zentrale Rechnereinheit 30 ausgelesen hat, so daß er immer gleich dem logischen Wert des Ausgangssignals am Ausgangsanschluß 71 des Ausgangsinterfaces 60 ist, da die erste Bit-Leitung D0 eine hohe Impedanz aufweist oder offen ist, sofern nicht der Widerstand R, wie in F i g. 4 gezeigt, angeschlossen ist.
In dem Fall, in dem die Antwort sowohl im Schritt STP3 als auch im Schritt STP6 »JA« ist, d. h. der Wert des gelesenen Datums stets gleich dem logischen Wert des Ausgangssignales 71 ist, wird festgestellt, daß das Hilfs-ROM 41 nicht in das Mikrocomputersystem eingefügt ist. Mit anderen Worten, wenn eine der Antworten entweder im Schritt STP3 oder im Schritt STPS »NEIN« ist, d.h. die Differenz zwischen dem ausgelesenen Datenwert und dem Ausgangssignal des Ausgangsanschlusses 71 auftritt, wird festgestellt, daß das ROM 41 in das Computersystem eingefügt ist. Diese Ausführungsform weist den Vorteil auf, daß nicht ein bestimmter Datenwert und Kenntnis des Dateninhalts des Hilfsspeichers 41 erforderlich ist um zu überprüfen, ob das Hilfs-ROM 41 in das Mikrocomputersystem über den Bus 80 eingefügt ist, da das erste Datenbit in einer vorgegebenen Adresse fest auf den Wert »1« oder »0« gesetzt ist F i g. 6 zeigt ein weiteres Ausführungsbeispiel zum Flußdiagramm der F i g. 5, wobei die Schritte STP'i, STP'3, STP'4 und STP'6 mit den in Fig.5 dargestellten Schritten vertauscht sind, da das Ausgangssignal sich zuerst im Zustand »0« befindet.
Bei diesen bevorzugten Ausführungsformen sind beispielsweise Fälle angegeben, in denen die zentrale Rechnereinheit entscheidet, ob ein solches Hilfs-ROM, dessen Inhalte teilweise zur Korrektur der Inhalte des Haupt-ROMS dienen, in das Mikrocomputersystem über den Bus eingefügt ist.
Das gleiche Verfahren entsprechend der Erfindung kann für den Anschluß von anderen Speichereinrichtungen, wie beispielsweise eines RAMs, eingesetzt werden. Des weiteren kann das erfindungsgemäße Verfahren gleichermaßen auch bei einem Verfahren zur Prüfung eingesetzt werden, bei dem geprüft und bestätigt wird, daß duale Typen von ROMs, ROM-A und ROM-B, mit unterschiedlichen zugeordneten Adressen, die gleichen Speicherinhalte aufweisen. Wenn ein Masken-ROM auf der Basis des Speicherinhaltes eines anderen programmierbaren ROMs hergestellt wird, wird in einem solchen Fall durch die zentrale Rechnereinheit geprüft, ob die Speicherinhalte miteinander übereinstimmen.
Beispielsweise gibt es einen Fall, bei dem das ROM-A aus einem Vier-Kilobyte (256 Wörter mal 4) -Masken-ROM besteht, dessen Adressen in Hexadezimalschreibweise von 2000 bis 2FFF laufen und bei dem das ROM-B aus einem Vier-Kilobytespeicher (256 Wörter mal 1) besteht. Programmierbare ROMs, deren Adresse von 3000 bis 3FFF in Hexadezimalschreibweise laufen, bestehen aus zwei Zwei-Kilobyte (256 Wörter mal 2) programmierbaren ROMs, deren Adressen von 4000 bis 4FFF in Hexadezimalschreibweise laufen, oder bestehen aus einem Vier-Kilobyte programmierbaren ROM, dessen Adressen von 5000 bis 5FFF laufen, wobei das ROM-B in jedes der drei Adressenfelder von 3000 bis 3FFF, 4000 bis 4FFF und 5000 bis 5FFF eingefügt sein kann. In dem oben beschriebenen Fall kann die zentrale Rechnereinheit automatisch feststellen, in welches Adressenfeld das ROM-B eingefügt ist, unter Verwendung der oben beschriebenen Methode. Das heißt es kann geprüft werden, ob entsprechende Daten innerhalb der Adresse, beispielsweise bei den Kopfadressen 3000, 4000 und 5000 in den internen Bereich der zentralen Rechnereinheit über den Datenbus, in F i g. 2 oder F i g. 4 gezeigt, geholt werden können. Es wird darauf hingewiesen, daß die zentrale Rechnereinheit automatisch eine Adresse auf jedem Adressenfeld zum Vergleich mit den Speicherinhalten des ROM-A aussuchen kann.
Auf diese Weise kann eine automatische Prüfung der Frage, ob das ROM-B dieselben Speicherinhalte wie das in das Mikrocomputersystem eingefügte ROM-A aufweist, dadurch durchgeführt werden, daß die programmierbaren ROM(s) in entsprechende IC-Fassungen oder eine entsprechende IC-Fassung in Abhängigkeit von der jeweiligen Speicherkapazität und der Anzahl der ROM-Bs, gesteckt werden.
so Wie oben beschrieben ist erfindungsgemäß bei dem Mikrocomnuiersystem ein von außen eingegebenes Signal erforderlich, um festzustellen, ob der Speicher elektrisch an das Mikrocomputersystem über den Bus angeschlossen ist. Das ganze System ist somit vereinfacht
Vorstehend sind lediglich bevorzugte Ausführungsformen beschrieben. Abweichungen liegen im Rahmen der Erfindung, die durch die Ansprüche definiert ist
Hierzu 4 Blatt Zeichnungen

Claims (15)

Patentansprüche:
1. Verfahren zur Oberprüfung, ob ein außer dem Hauptspeicher vorgesehener weiterer Speicher in ein Mikrocomputersystem eingefügt ist, gekennzeichnetdurch folgende Schritte:
a) Festlegung mindestens einer Bitleitung des Datenbus zwischen dem weiteren Speicher und der zentralen Rechnereinheit des Mikrocomputersystems, in der Weise, daß auf ihr ein Logikwert erzeugt wird, der sich von dem in einer vorgegebenen Adresse des weiteren Speichers gespeicherten Datenwert unterscheidet, wenn der weitere Speicher nicht in das is Mikrocomputersystem eingefügt ist;
b) Betreiben der zentralen Rechnereinheit in der Weise, daß diese zu der vorgegebenen Adresse des weiteren Speichers zugreift, um die in der . vorgegebenen Adresse des weiteren Speichers gespeicherten Daten auszulesen; und
c) Betreiben der zentralen Rechnereinheit, um zu prüfen, ob der in die zentrale Rechnereinheit über den Datenbus eingelesene Datenwert einem Wert entspricht, der gleich einem vorbestimmten Wert ist, wodurch festgestellt werden kann, ob der weitere Speicher in das Mikrocomputersystem eingefügt ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei dem Festlegungsschritt (a) ein Widerstand zwischen mindestens eine Bitleitung des Datenbus und eine Leitung mit dam Potential für »0« geschaltet wird! wenn der Datenwert in der vorgegebenen Adresse, der über die Bitleitung des Datenbus übertragen werden soll, zuvor auf »1« gesetzt ist.
3. Verfahren nach Anspruch 1. dadurch gekennzeichnet, daß bei dem Festlegungsschritt (a) ein Widerstand zwischen mindestens eine Bitleitung des to Datenbus und eine Leitung mit dem Potential für »1« geschaltet wird, wenn der Datenwert in der vorgegebenen Adresse, der über die Bitleitung des Datenbus übertragen werden soll, zuvor auf »0« gesetzt ist.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die zentrale Rechnereinheit feststellt, daß der weitere Speicher in das Mikrocomputersystem eingefügt ist, wenn in dem Prüfschritt (c) der in die zentrale Rechnereinheit über die Bitleitung des Datenbus eingelesene Wert »1« ist.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die zentrale Rechnereinheit feststellt, daß der weitere Speicher in das Mikrocomputersystem eingefügt ist, wenn in dem Prüfschritt (c) der in die zentrale Rechnereinheit über die Bitleitung des Datenbus eingelesene Wert »0« ist.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Festlegungsschritt (a) folgendes umfaßt:
Zwischenschalten eines Widerstandes zwischen mindestens eine Bitleitung des Datenbus und einen Ausgangsanschluß eines Ausgangsinterfaces des Mikrocomputersystems; und Betreiben der zentralen Rechnereinheit in der Weise, daß sie ein Logiksignal »1« für den Ausgangsanschluß zur Verfugung stellt, und daß
60
65 der Zugriffsschritt (b) und der Prüfschritt (c) mit der zentralen Rechnereinheit wiederholt werden, um ein Logiksignal »0« für den Ausgangsanschluß zu erzeugen, wenn der in die zentrale Rechnereinheit eingelesene Datenwert in dem ersten Prüfschritt (c) »1«ist
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die zentrale Rechnereinheit in ihrem zweiten Prüfschritt (c) nach Wiederholung des Zugriffsschritts (b) prüft, ob der über die Bitleitung des Datenbus ausgelesene Datenwert »0« ist
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die zentrale Rechnereinheit feststellt, daß der weitere Speicher in das Mikrocomputersystem eingefügt ist, wenn in dem Prüfschritt (c) der in die zentrale Rechnereinheit eingelesene Datenwert »1« ist.
9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die zentrale Rechnereinheit feststellt, daß der weitere Speicher nicht in das Mikrocomputersystem eingefügt ist, wenn in dem zweiten Prüfschria (c) der in die zentrale Rechnereinheit eingelesene Datenwert »0« ist.
10. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die zentrale Rechnereinheit feststellt, daß der weitere Speicher in das Mikrocomputersystem eingefügt ist, wenn in dem ersten Prüfschritt (c) der in die zentrale Rechnereinheit eingelesene Datenwert »0« ist.
11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Festlegungsschritt (a) folgendes umfaßt:
Zwischenschalten eines Widerstandes zwischen mindestens eine Bitleitung des Datenbus und einen Ausgangsanschluß eines Ausgangsinterfaces des Mikrocomputersystems; und
Beireiben der zentralen Rechnereinheit in der Weise, daß sie ein Logiksignal »0« für den Ausgangsanschluß zur Verfügung stellt, und daß der Zugriffsschritt (b) und der Prüfschritt (c) mit der zentralen Rechnereinheit wiederholt werden, um ein Logiksignal »1« für den Ausgangsanschluß zu erzeugen, wenn der in die zentrale Rechnereinheit eingelesene Datenwert in dem ersten Prüfschritt (c) »0« ist.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die zentrale Rechnereinheit prüft, ob der über die Bitleitung des Datenbus ausgelesene Wert in dem zweiten Prüfschritt (c) nach Wiederholung des Zugriffschritts (b) »0« ist.
13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die zentrale Rechnereinheit feststellt, daß der weitere Speicher in das Mikrocomputersystem eingefügt ist, wenn in dem zweiten Prüfschritt (c), der in die zentrale Rechnereinheit eingelesene Datenwert »0« ist.
14. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die zentrale Rechnereinheit feststellt, daß der weitere Speicher nicht in das Mikrocomputersystem eingefügt ist, wenn in dem zweiten Prüfschritt (c) der in die zentrale Rechnereinheit eingelesene Daten wert »1« ist.
15. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die zentrale Rechnereinheit feststellt, daß der weitere Speicher in das Mikrocomputersy-
32 OO
stem eingefügt ist, wenn, in dem ersten Prüfschritt (c) der in die zentrale Rechnereinheit eingelesene Datenwert»!« ist
Die Erfindung bezieht sich auf ein Verfahren der im Oberbegriff des Anspruchs 1 genannten Art
Vor kurzem wurde ein Steuersystem entwickelt, das den gesamten Betrieb einer Brennkraftmaschine über einen Mikrocomputer steuert Ein solches Mikrocomputersystem umfaßt im allgemeinen:
DE3200626A 1981-01-12 1982-01-12 Verfahren zur Überprüfung, ob ein außer dem Hauptspeicher vorgesehener weiterer Speicher in ein Mikrocomputersystem eingefügt ist Expired DE3200626C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56002063A JPS6055857B2 (ja) 1981-01-12 1981-01-12 メモリの識別方法

Publications (2)

Publication Number Publication Date
DE3200626A1 DE3200626A1 (de) 1982-12-23
DE3200626C2 true DE3200626C2 (de) 1990-01-04

Family

ID=11518878

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3200626A Expired DE3200626C2 (de) 1981-01-12 1982-01-12 Verfahren zur Überprüfung, ob ein außer dem Hauptspeicher vorgesehener weiterer Speicher in ein Mikrocomputersystem eingefügt ist

Country Status (3)

Country Link
US (1) US4488257A (de)
JP (1) JPS6055857B2 (de)
DE (1) DE3200626C2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57155642A (en) * 1981-03-23 1982-09-25 Nissan Motor Co Ltd Computer capable of using correcting memory
US4787060A (en) * 1983-03-31 1988-11-22 Honeywell Bull, Inc. Technique for determining maximum physical memory present in a system and for detecting attempts to access nonexistent memory
DE3419559A1 (de) * 1984-05-25 1985-11-28 Robert Bosch Gmbh, 7000 Stuttgart Steuervorrichtung fuer funktionen im kraftfahrzeug
DE3419727A1 (de) * 1984-05-26 1985-11-28 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur klopfregelung von brennkraftmaschinen
DE3518964A1 (de) * 1985-05-25 1986-11-27 Robert Bosch Gmbh, 7000 Stuttgart Verfahren und vorrichtung zum ersatz eines datenspeichers im steuergeraet eines kraftfahrzeuges
JPS62136743U (de) * 1986-02-15 1987-08-28
JPH0746329B2 (ja) * 1986-04-09 1995-05-17 株式会社日立製作所 マイクロコンピユ−タ装置
GB2320592B (en) * 1996-12-20 2002-02-13 Thomson Multimedia Sa Updating software in a microprocessor controlled appliance
JPH1139212A (ja) * 1997-07-17 1999-02-12 Mitsubishi Electric Corp マイクロコンピュータ
CN112259137B (zh) * 2020-11-02 2023-05-23 海光信息技术股份有限公司 内存运算电路及芯片结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3898631A (en) * 1973-12-13 1975-08-05 Ibm Storage indicator
US4030080A (en) * 1974-01-07 1977-06-14 Texas Instruments Incorporated Variable module memory
JPS54139443A (en) * 1978-04-21 1979-10-29 Hitachi Ltd Information processor
JPS55153188A (en) * 1979-05-17 1980-11-28 Mitsubishi Electric Corp Memory unit

Also Published As

Publication number Publication date
DE3200626A1 (de) 1982-12-23
JPS57117187A (en) 1982-07-21
US4488257A (en) 1984-12-11
JPS6055857B2 (ja) 1985-12-06

Similar Documents

Publication Publication Date Title
DE3807997C2 (de)
DE102006028992B4 (de) Elektronische Steuervorrichtung
EP2318920B1 (de) Steuergerät für ein fahrzeug und verfahren für eine datenaktualisierung für ein steuergerät für ein fahrzeug
DE19755977B4 (de) Aktualisierungsgerät und -verfahren für eine Kraftfahrzeugsteuereinrichtung
DE602004007209T2 (de) Sicherheitssteuerung zur Bereitstellung einer schnellen Wiederherstellung von Sicherheitsprogrammdaten
DE3106727A1 (de) "verfahren und vorrichtung zum automatischen pruefen elektrischer und elektronischer schaltkreise"
DE3520003C2 (de)
DE102006028695A1 (de) Elektronisches Steuersystem mit Fehlfunktionsüberwachung
DE4103107A1 (de) Einrichtung und verfahren zur steuerung eines mikrocomputers
DE10308545A1 (de) Verfahren und Vorrichtung zum Aktualisieren eines verteilten Programms
DE19839680B4 (de) Verfahren und Vorrichtung zur Veränderung des Speicherinhalts von Steuergeräten
DE3200626C2 (de) Verfahren zur Überprüfung, ob ein außer dem Hauptspeicher vorgesehener weiterer Speicher in ein Mikrocomputersystem eingefügt ist
DE10036160B4 (de) Steuerprogramm-Entwicklungssystem und Monitoreinrichtung
DE69734910T2 (de) Verfahren zur Identifizierung eines Peripheriegerätes in einem Halbleitergerät
DE3210616A1 (de) Rechner
DE19934462A1 (de) Verfahren und Vorrichtung zur Programmierung unter Benutzung von Funktionsblöcken des ereignisgesteuerten Typs und Programmaufzeichnungsmedium, das ein Programm zur Ausführung des Verfahrens speichert
DE19755958A1 (de) Fahrzeugsteuereinrichtung
DE2441486C2 (de) Verfahren zur automatischen Fehlerprüfung eines elektrischen Schaltkreises und Einrichtung zur Durchführung des Verfahrens
WO2004072744A2 (de) Verfahren zur ermittlung der verarbeitungsreihenfolge von funktionsbausteinen eines automatisierungssystems und automatisierungssystem
DE19963475A1 (de) Verfahren und Vorrichtung zur Steuerung von Betriebsabläufen in einem Fahrzeug sowie zur Bereitstellung von Daten diesbezüglich
EP0525214A1 (de) Verfahren zum Betreiben eines Automatisierungsgeräts
DE19748181B4 (de) Verfahren zum Prüfen einer Funktion oder Einrichtung eines Fahrzeugs
EP0268597B1 (de) Verfahren zum abspeichern von daten
EP0121039B1 (de) Speicherprogrammierbare Steuerung
DE2523795B2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: G06F 11/30

D2 Grant after examination
8363 Opposition against the patent
8366 Restricted maintained after opposition proceedings
8305 Restricted maintenance of patent after opposition
D4 Patent maintained restricted