DE3152748C2 - Herstellverfahren für und nach diesem Verfahren hergestellte Leiterplatten - Google Patents

Herstellverfahren für und nach diesem Verfahren hergestellte Leiterplatten

Info

Publication number
DE3152748C2
DE3152748C2 DE19813152748 DE3152748A DE3152748C2 DE 3152748 C2 DE3152748 C2 DE 3152748C2 DE 19813152748 DE19813152748 DE 19813152748 DE 3152748 A DE3152748 A DE 3152748A DE 3152748 C2 DE3152748 C2 DE 3152748C2
Authority
DE
Germany
Prior art keywords
conductor tracks
base material
adhesion promoter
circuit boards
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19813152748
Other languages
English (en)
Other versions
DE3152748A1 (de
Inventor
Fritz 4154 Tönisvorst Stahl
Horst Dr. 4170 Geldern Steffen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruwel-Werke Spezialfabrik fur Leiterplatten 4170 Geldern De GmbH
Original Assignee
Ruwel-Werke Spezialfabrik fur Leiterplatten 4170 Geldern De GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruwel-Werke Spezialfabrik fur Leiterplatten 4170 Geldern De GmbH filed Critical Ruwel-Werke Spezialfabrik fur Leiterplatten 4170 Geldern De GmbH
Priority to DE19813152748 priority Critical patent/DE3152748C2/de
Priority claimed from DE3110415A external-priority patent/DE3110415C2/de
Publication of DE3152748A1 publication Critical patent/DE3152748A1/de
Application granted granted Critical
Publication of DE3152748C2 publication Critical patent/DE3152748C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/26Cleaning or polishing of the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0753Insulation
    • H05K2201/0761Insulation resistance, e.g. of the surface of the PCB between the conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796Oxidant in aqueous solution, e.g. permanganate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1407Applying catalyst before applying plating resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H05K3/387Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive for electroless plating

Abstract

Die vorliegende Erfindung betrifft ein verbessertes Semi- oder Volladditiv-Verfahren zur Herstellung von Leiterplatten, bei welchem die zwischen den Leiterzügen freiliegende Haftvermittlerschicht praktisch ohne Angriff auf das Basismaterial oder das Kupfer der Leiterzüge in einer Behandlung mit einer Chromsäure-Lösung und nachfolgender geeigneter Spülschritte abgetragen wird.

Description

35
Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen von Leiternlatten nach dem Voll- bzw. Semi-Additiv-Verfahren auf mit Haftvermittler beschichtetem Basismaterial, bei welchem zunächst die Leiterzüge in an sich bekannter Weise hergestellt werden, und in einem nachfolgenden Verfahrensschritt die zwischen den Leiten 'igen freiliegende Haftvermittlerschicht zum Teil bzw. zur Gänze abgetragen wird.
Die Aufgabe der Erfindung besteht nun darin, ohne nachteilige Wirkung auf das Leiterzugkupfer und/oder die Verankerung der Leiterzüge die Haftvermittlerschicht einschließlich der Reste der Katalysierungslösung vollständig oder zumindest so weit zu entfernen, daß der Oberflächenwiderstand zwischen diesen wesentlich verbessert und, falls erforderlich, auf den Wert des Basismaterials selbst gebracht wird.
Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch 1 angegebenen Merkmale gelöst. Vorteilhafte Weiterbildungen sind den Unteransprüchen zu entnehmen.
Bei derartigen, unter den Bezeichnungen »Voll-Additiv«- bzw. »Semi-Additiv«-Verfahren bekannt gewordenen Hersteiiprozessen wird beispielsweise von Phenolharzpapier-Laminaten, glasfaserverstärkten Epoxydharz-Schichtpreßstoffen und dergleichen ausgegangen, eo Um eine verläßliche Verankerung von beispielsweise durch stromlose Metallabscheidungsprozesse hergestellten Leiterzügen auf solchen Basismaterialien zu erzielen, ist es bekannt, deren Oberfläche mit Haftvermittlerschichten, beispielsweise entsprechend DE-PS 16 64 314 zu versehen, nach dem Aufbringen einer solchen Schicht die Oberfläche zumindest teilweise auszuhärten und anschließend durch Behandlung mit geeigneten Badlösungen benetzbar und mikroporös zu machen. Auf der so vorbereiteten Oberfläche wird sodann aas gewünschte Leiterzugmuster mittels bekannter Metallabscheidungsverfahren aufgebaut.
Mit den insbesondere bei Leiterplatten mit sehr geringen Abständen zwischen benachbarten Leiterzügen, sogenannten Feinleiterplatten, gestiegenen Anforderungen an den Oberflächenisolationswiderstand hat es sich bei den bekannt gewordenen Verfahren als nachteilig erwiesen, daß die mit Haftvermittlerschichten erzielbaren Werte nicht an jene Oberflächenwiderstände heranreichen, wie sie beispielsweise für nicht mit Haftvermittler beschichtete Epoxydharzlaminate oder Polyimide typisch sind bzw. für Feinleiterpiatten gewünscht werden.
Wird in bekannter Weise der als Basismaterial dienende Isolierstoffträger mit einem üblichen Haftvermittler auf Phenolharz/Gummibasis beschichtet, dieser ausgehärtet und du.-ch Behandlung mit einer Chromschwefelsäurelösung polar und mikroporös gemacht, und die Haftvermittlerschichtoberfläche anschließend mit bekannten, Zinn/Palladium-Verbindungen enthaltenden Katalysatorlösungen behandelt, so werden diese Verbindungen adsorptiv an der Oberfläche angelagert und bilden so, gegebenenfalls nach entsprechender Behandlung, für die stromlose Metallabscheidung katalytisch wirksame Zentren. Dies erfolgt in der Regel durch Behandlung mit geeigneten Spülbädern, die einmal den Überschuß der Katalysatorlösung entfernen, und zum anderen die Überführung der Palladiumverbindungen in katalytisch besonders wirksame Keime bewirken. Gleichzeitig kommt es zur Hydrolyse der Zinnverbindungen. Das Hydrolyseprodukt wird gleichfalls an der Oberfläche angelagert.
Bei dem Semi-Additiv-Verfahren wird sodann eine relativ dünne Metallschicht, in der Regel eine Kupferschicht, aus bekannten, ohne äußere Stromzufuhr arbeitenden Metalliserungsbädern abgeschieden.
Nach dem Aufbringen einer dem Negativ des gewünschten Leiterbildes entsprechenden Abdeckmaske wird dann in bekannter Weise, in der Regel galvanisch, in den nicht abgedeckten Flächen Kupfer bis zur gewünschten Dicke abgeschieden. Falls erwünscht, kann hierauf die Abscheidung anderer Metalle wie Nickel, Gold oder lötfähiger Zinn/Blei-Legierungen erfolgen.
Sollten Leiterplatten mit beidseitigem Leiterzugmuster und Löchern mit metallisierten Lochwandungen hergestellt werden, so werden die Löcher bereits vor dem Katalysieren angebracht und im übrigen wird in analoger Weise, wie oben beschrieben, verfahren. Hierauf wird die Abdeckmaskenschicht entfernt und die dünne, stromlos aufgebrachte Kupferschicht mittels eines zeitlich entsprechend bemessenen Ätzschrittes entfernt.
Es hat sich gezeigt, daß sich durch die angelagerten, auch durch den Kupferätzschritt nicht entfernten Katalysatorreste einschließlich der Zinnverbindungen der Oberflächenwiderstand noch in beträchtlichem Umfang über den für den Haftvermittler selbst geltenden Wert hinaus verschlechtert. Dieser Effekt tritt besonders dann störend auf, wenn Haftvermittlerschichten mit Zusammensetzungen, verv/endet werden, die an sich noch relativ gute Oberflächenwiderstände erbringen.
Es hat in der Vergangenheit nicht an Versuchen gefehlt, die Oberfläche des Haftvermittlers durch Nachbehandlung mit Reinigungslösungen von den
angelagerten Produkten zu befreien. Beispielsweibe wird in DE-AS 12 06 976 ein Verfahren zum Herstelle« von Leiterplatten nach dem Additiv-Verfahren beschrieben, bei dem ebenfalls nach dem Ausbilden der Leiterzüge die zwischen diesen befindliche Haftvermittlerschicht abgetragen werden soll. Es wird aber offen gelassen, wie hierzu verfahren werden soll. Weiterhin wird in DE-AS 16 44 709 eir Verfahren zum Entfernen von zwischen Leiterzügen befindlichen Kiebstoffresten beschrieben und hierfür Chromschwefelsäure vorgeschlagen. Dieses Verfahren bezieht sich aber aussch'ießlich auf Trägerplatten aus Polyolefin und einen Klebstoff bestehend aus dem Reaktionsprodukt eines Glykols mit 2 bis 6 Kohlenstoffatomen und einer dibasischen Säure mit 6 bis 12 Kohlenstoffatomen. Das beschriebene Verfahren eignet sich aber ausschließlich für die angegebenen Materialien. Die heute für starre Leiterplatten üblichen Materialien und Haftvermittler wurden durch eine solche Behandlung stark angegriffen |,und eine Unterätzung der Leiterzüge wäre die Folge. iifNach der vorliegenden Erfindung werden die oben' !beschriebenen Nachteile dadurch vollkommen vermieffclen, daß nach der Fertigstellung des Leiterzugmusters •;f'die zwischen den Leiterzügen befindliche Haftvermitt-'lerschicht zum Teil oder vollständig entfernt wird.
i Versuche, den ausgehärteten Haftvermittler mit "'organischen Lösungsmitteln wie Methyläthylketon oder halogenierten Kohlenwasserstoffen wieder in Lösung zu bringen, scheitern daran, daß durch eine solche ^Behandlung das Basismaterial selbst in unzulässiger «Weise angegriffen wird.
Ätzlösungen wie die zum Herstellen der polaren und mikroporösen Haftvermittler-Oberflächenschicht benutzte Chromschwefelsäure führt zum Abtrag des Leiterzugkupfers und vor allem in störender Weise zur Unterätzung der Leiterzüge.
Mit dem Verfahren nach der Erfindung werden diese Nachteile vollständig vermieden. Die Haftvermittlerschicht kann teilweise oder vollkommen entfernt werden. Durch rlas Verfahren nach der Erfindung wird somit in überraschender Weise ei reicht, daß ohne jede nachteilige Wirkung auf Basismaterial und Leiterzüge ') und deren Verankerung der Oberflächenwiderstand wesentlich verbesser! und erforderlichenfalls bis auf den Wert des verwendeten Basismaterials selbst gebrr.cht v/ird.
i„ Beispiel
Eine in bekannter Weise auf einem mit Haftvermittler beschichteten Basismaterial nach dem Semi-Additiv-Verfahren hergestellte gedruckte Leiterplatte weist typisch, und je nach verwendetem Haftvermittler, einen Oberflächenwiderstand von beispielsweise 1,3 χ ΙΟ9 Ohm auf.
Die Leiterplatte wird zur Verbesserung des Oberflächenwiderstandes mit einer wäßrigen Lösung von 900g/l CrO3 bei einer Badtempeiatur von 50°C für 2 -'«.Minuten behandelt. Anschließend wird die/Leiterplatte
';m Wasser gespült' und danach mitieinerfösung, die ein , - '-'Reduktionsmittel für 6wertiges Chrom "enthält,., wie ί beispielsweise Eisen(ii)sulfat, Natriumsulfat oder^For- :
/maldehyd, behandelt, dann in Leitungswasser und ^anschließend in deionisiertem Wasser gespült und getrocknet.
Durch diese Behandlung wurde die ca. 30 μ starke .^Haftvermittlerschicht vollkommen entfernt.
Der gemessene Oberflächenwiderstand betrug 1012 ,30Tphm, wurde also gegenüber dem Ausgangszustand um 'fast drei Zehnerpotenzen verbessert.
Das Verfahren ist beispielhaft für nach dem
Semi-Additiv-Verfahren in der beschriebenen Weise hergestellte Leiterplatten beschrieben, kann jedoch in
:35 (gleicher Weise auch für nach anderen, beispielsweise ; dem VoiJ.-Additiv-Verfahren hergestellte Leiterplatten benutzt werden.

Claims (3)

Patentansprüche:
1. Verfahren zum Herstellen von Leiterplatten nach dem Voll- bzw. Semi-Additiv-Verfahren auf mit Haftvermittler beschichtetem Basismaterial, bei welchem zunächst die Leiterzüge in bekannter Weise hergestellt werden, und in einem nachfolgenden Verfahrensschritt die zwischen den Leiterzügen freiliegende Haftvermittlerschicht zum Teil bzw. zur Gänze abgetragen wird, dadurch gekennzeichnet, daß das mit Leiterzügen versehene Basismaterial zunächst mit einer wäßrigen Chromsäure-Lösung behandelt wird, und daß anschließend die Reaktionsrückstände wie öwertige Chromverbindungen durch eine Behandlung mit einem Reduktionsmittel wie Eisen(II}suIfat, Natriumsulfit oder Formaldehyd entfernt werden, und sich daran ein Spül- sowie ein Trockenschritt anschließen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Chromsäure-Lösung eine hochkonzertrierte Lösung ist.
3. Verfahren nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß das mit Leiterzügen versehene Basismaterial für 2 Minuten mit einer Lösung von 900 g/l CrO3 in Wasser bei 5O0C behandelt wird, anschließend in Wasser gespült und nach einer Behandlung mit einer Eisen(!I)sulfat- bzw. Natriumsulfit- bzw. Formaldehyd-Lösung zunächst in Leitungswasser und anschließend in deionisiertem Wasser gereinigt wird.
DE19813152748 1981-03-18 1981-03-18 Herstellverfahren für und nach diesem Verfahren hergestellte Leiterplatten Expired DE3152748C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19813152748 DE3152748C2 (de) 1981-03-18 1981-03-18 Herstellverfahren für und nach diesem Verfahren hergestellte Leiterplatten

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19813152748 DE3152748C2 (de) 1981-03-18 1981-03-18 Herstellverfahren für und nach diesem Verfahren hergestellte Leiterplatten
DE3110415A DE3110415C2 (de) 1981-03-18 1981-03-18 Verfahren zum Herstellen von Leiterplatten

Publications (2)

Publication Number Publication Date
DE3152748A1 DE3152748A1 (de) 1983-07-07
DE3152748C2 true DE3152748C2 (de) 1984-01-19

Family

ID=25791891

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813152748 Expired DE3152748C2 (de) 1981-03-18 1981-03-18 Herstellverfahren für und nach diesem Verfahren hergestellte Leiterplatten

Country Status (1)

Country Link
DE (1) DE3152748C2 (de)

Also Published As

Publication number Publication date
DE3152748A1 (de) 1983-07-07

Similar Documents

Publication Publication Date Title
EP0060805B1 (de) Herstellverfahren für und nach diesem Verfahren hergestellte Leiterplatten
DE3341431C3 (de) Verfahren zur Vorbereitung der Oberflächen von Kunstharzsubstraten, insbesondere der Bohrungen von gedruckten Schaltungen, für die chemische Metallabscheidung
DE2105845C3 (de) Verfahren zur Vorbehandlung von polymerisierten Kunstharzträgern
DE2610470C3 (de) Verfahren zur stromlosen Abscheidung von Kupferschichten
DE2265194A1 (de) Verfahren zur vorbehandlung fuer das metallisieren von kunststoffen
DE3505579A1 (de) Verfahren zur herstellung einer gedruckten schaltungsplatte
DE2635457C2 (de) Katalytischer Lack und seine Verwendung zur Herstellung von gedruckten Schaltungen
DE3134502C2 (de) Verfahren zur Vorbehandlung von mit Haftschichten versehenen Isolatorplatten vor der stromlosen Verkupferung
EP0185303B1 (de) Elektrisch leitende Kupferschichten und Verfahren zur Herstellung derselben
DE2725096A1 (de) Verfahren zum praeparieren der oberflaeche eines dielektrischen materials fuer das stromlose aufbringen von metallschichten
DE3152748C2 (de) Herstellverfahren für und nach diesem Verfahren hergestellte Leiterplatten
EP0417750B1 (de) Verfahren zur direkten Metallisierung von Leiterplatten
EP0183925B1 (de) Verfahren zum An- und Abätzen von Kunststoffschichten in Bohrungen von Basismaterial für Leiterplatten
DE1665314C2 (de) Basismaterial zur Herstellung gedruckter Schaltungen
DE3931003A1 (de) Verfahren zur direkten metallisierung von leiterplatten
DE1926669B2 (de) Verfahren zur herstellung elektrisch leitender metallmuster
DE3006117A1 (de) Verfahren zum herstellen von leiterplatten mit mindestens zwei leiterzugebenen
EP0581823B1 (de) Mittel zur selektiven ausbildung einer dünnen oxidierenden schicht
DE3146164C2 (de)
DE3347194A1 (de) Verfahren zur nichtelektrolytischen verkupferung von leiterplatten
DE2930666C2 (de) Leiterplatte mit durchmetallisierten Löchern und Verfahren zu ihrer Herstellung
DE2209178A1 (de) Verfahren zur herstellung von leiterplatten mit galvanisch verzinnten loetaugen und lochwandungen
DE3048665C2 (de)
DE1924864A1 (de) Verfahren zur Herstellung von metallischen Leiterbildern auf einer Katalysatoren zur stromlosen Metallabscheidung enthaltenden Isolierstoffplatte
DE2203917C3 (de) Verfahren zur Verbesserung der Hafteigenschaften der Oberfläche eines Epoxy-Polyesterharzformkörpers

Legal Events

Date Code Title Description
AC Divided out of

Ref country code: DE

Ref document number: 3110415

Format of ref document f/p: P

OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H05K 3/26

AC Divided out of

Ref country code: DE

Ref document number: 3110415

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee