DE3144263C2 - - Google Patents

Description

Die Erfindung betrifft eine Demodulations- und Fehler­ erkennungsschaltung für ein Biphase-Signal, insbesondere ein PCM-Tonsignal, nach dem Oberbegriff des Anspruchs 1.

Für die Übertragung binärer Zeichenfolgen sind verschiedene Codes bekannt. Die sogenannten NRZ-Codes benötigen nur eine geringe Bandbreite. NRZ-Codes sind jedoch nicht gleich­ pegelfrei. Beim Biphase-Code ist kein Gleichanteil vorhan­ den, jedoch benötigt der Biphase-Code gegenüber dem NRZ- Code die doppelte Bandbreite. Bei Biphase erfolgt eine Pegel­ änderung spätestens nach einer Bitperiode.

Bei der Umwandlung des NRZ-L-Codes in einen Biphase-Level- Code wird die Signalinformation 1 als ein 0-1-Sprung und die Information 0 als ein 1-0-Sprung jeweils in der Mitte des Bitintervalls dargestellt. Bei gleichen aufeinanderfol­ genden Bits erfolgt ein zusätzlicher Sprung am Ende eines Bitintervalls. Beim Biphase-Mark-Code erfolgt die Dar­ stellung des Informationsbits 0 durch eine Pegeländerung am Ende des Bitintervalls und die Darstellung der Information 1 ebenfalls als Bitübergang am Ende des Informationsinter­ valls plus einem zusätzlichen Sprung in der Mitte eines Bitintervalls. Die Biphase-Space-Darstellung ist eine In­ version der Biphase-Mark-Darstellung.

Das aus einem NRZ-Signal gewonnene Biphase-Signal kann als NRZ-Signal mit doppelter Bitrate aufgefaßt werden, das jedoch nur bestimmte Bitfolgen zuläßt. Diese Bitfolgen sind bestimmt durch die Vorschrift, daß die Anzahl ungleicher aufeinanderfolgender Bitwerte stets gerade sein muß, und daß nie mehr als zwei gleiche Bitwerte aufeinanderfolgen dürfen. Das Biphase-Signal besitzt eine hohe Redundanz, denn jedem Bit des NRZ-Signals entspricht ein Bitpaar des Biphase-Signals.

Bei der Übertragung von digitalen Informationssignalen über einen Kanal treten Bitverfälschungen durch Einzelbitfehler oder Büschelfehler auf. Es ist bekannt, zur Vermeidung von Fehlern fehlerkorrigierende Codes, Interleavingverfahren oder Interpolationsverfahren anzuwenden. Fehlerkorrigierende Codes benötigen jedoch eine erhöhte Bitrate, d. h. Redundanz.

In der DE-OS 31 22 763 ist zwar beschrieben mit Hilfe von Fehler­ erkennungsmethoden (z. B. CRC) und Variation fehlerver­ dächtiger Bits das richtige Bitmuster zu finden. Die Wirk­ samkeit dieses Verfahrens ist jedoch von der Erkennung der fehlerverdächtigen Bits abhängig.

Eine gattungsgemäße Demodulations- und Fehlererkennungsschal­ tung für ein Biphase-Signal ist aus der US-PS 36 71 935 be­ kannt. Dabei wird das Biphase-Signal einem Modulo-2-Addierer so zugeführt, daß jeweils zwei aufeinanderfolgende Bit ad­ diert werden. Durch die Abtastung mit einem in der zweiten Schritthälfte des aus zwei aufeinanderfolgenden Bits gebilde­ ten Bitpaares werden jeweils die Bits des Biphase-Signals ad­ diert, die im gleichen Bitpaar des zugehörigen NRZ-Signals auftreten. Das Ergebnis dieser Addition ist das rückgewonne­ ne NRZ-Signal.

Mit einem in der ersten Schritthälfte des aus zwei aufeinan­ derfolgenden Bits gebildeten Bitpaares auftretenden Impulses dagegen werden Bits des Biphase-Signals aus unterschiedli­ chen Bitpaaren, nämlich dem zweiten Biphase-Bit, das einem ersten NRZ-Bit zugeordnet ist, und dem ersten Biphase-Bit, das einem nachfolgenden, zweiten NRZ-Bit zugeordnet ist, ab­ getastet. Das Additionsergebnis dieser Addition liefert dann eine Aussage darüber, ob ein Fehler vorliegt oder nicht.

Hierbei steht das Fehlersignal nur kurzzeitig an und bei zwei hintereinanderfolgenden fehlerhaften Bit sind Bitkon­ stellationen denkbar, die zu keiner wiederholten Fehlermel­ dung führen.

Es ist Aufgabe der Erfindung, eine Demodulations- und Fehlererkennungsschaltung für ein Biphase-Signal anzugeben, bei dem zur Fehlererkennung keine erhöhte Redundanz des NRZ-Signals notwendig ist und möglichst alle fehlerver­ dächtigen Bits erkannt werden können.

Die Lösung der Aufgabe erfolgt durch die im Anspruch 1 an­ gegebenen Maßnahmen. Weitergehende Merkmale der Erfindung sind in Unteransprüchen beschrieben.

Durch die Erfindung können praktisch alle Einzelfehler, die auf einem Übertragungskanal das Biphase-Signal stören, er­ kannt und korrigiert werden. Es ist keine erhöhte Redundanz im NRZ-Signal erforderlich. Sofern mit dem Auftreten von erheblichen Bündelfehlern zu rechnen ist, sollte jedoch eine zusätzliche Korrekturmöglichkeit durch bekannte Methoden, wie Interleaving und Paritybits, vorgesehen werden. Die er­ findungsgemäße Schaltung ist für alle Biphasearten anwend­ bar. Je nach Fehlerstruktur ist jedoch die eine oder andere Biphasevariante erfolgreicher. Bei der digitalen Tonsignal­ übertragung bei einer digitalen Tonplatte konnte in einem Ausführungsbeispiel allein durch Auswahl des einen oder anderen Demodulationsergebnisses, d. h. ohne zusätzliche Bitvariation, die Anzahl der Fehlermeldungen auf ½ bis ¹/₁₀ des ohne die Erfindung vorhandenen Wertes reduziert werden.

Die Erfindung wird nachstehend an Hand eines Ausführungs­ beispiels näher beschrieben. Es zeigt

Fig. 1 ein Impulsdiagramm für eine ungestörte Übertragung,

Fig. 2 ein Impulsdiagramm für eine gestörte Übertragung,

Fig. 3 eine Demodulationsschaltung für einen Biphase-M- oder S-Code,

Fig. 4 ein Impulsdiagramm für eine Schaltung nach Fig. 3,

Fig. 5 ein Impulsdiagramm für einen ungestörten Biphase- Level-Code,

Fig. 6 ein Impulsdiagramm für einen gestörten Biphase-L- Code,

Fig. 7 eine Demodulationsschaltung für einen Biphase-L- Code,

Fig. 8 ein Impulsdiagramm für eine Demodulationsschaltung nach Fig. 7.

Das in Fig. 1 dargestellte Impulsdiagramm zeigt in Zeile 1 ein NRZ-Signal, das entsprechend Zeile 2 in ein Biphase- Signal umgewandelt wurde. Im Beispiel wird zunächst nur der Biphase-Space-Code behandelt. In Zeile 3 ist das Signal von Zeile 2 um ein Bitintervall des NRZ-Signals verzögert dargestellt. Man erkennt, daß bei aufeinanderfolgenden Werten 1 der Biphase-Signalwert von Bitintervall zu Bit­ intervall umgekehrt ist, bei aufeinanderfolgenden Nullen jedoch gleich ist. Während einer 0 durchläuft das Biphase- Space-Signal eine volle Schwingperiode, während einer 1 nur eine Halbperiode.

Durch eine Exklusiv-ODER-Verknüpfung der Zeilen 2 und 3 von Fig. 1, das heißt eine Modulo-2-Addition, ergibt sich eine Darstellung entsprechend Zeile 4. Durch diese Ver­ knüpfung erhält man paarweise die richtigen Bitwerte des NRZ-Signals. Durch Abtastung des Signals von Zeile 4 mit den Impulsfolgen der Zeilen 5 und 6 erhält man zwei aus ver­ schiedenen Bitfolgen erzeugte und damit in bezug auf Bit­ fehler voneinander unabhängige NRZ-Signale mit der ur­ sprünglichen Bitfolgefrequenz. Diese beiden Signale stimmen bei störungsfreier Übertragung überein.

Fig. 2 zeigt ein Impulsdiagramm für eine gestörte Über­ tragung. An den Stellen 1 und 2 in Zeile 1 sind gestörte Bits dargestellt. Zeile 2 zeigt wiederum das um ein Bit­ intervall des NRZ-Taktes verschobene Biphase-Signal von Zeile 1. Die dargestellten Einzelbitfehler sind typische Fehler. An der Stelle 1 ist eine Halbwelle verloren gegangen, an der Stelle 2 wurde ein Pegelübergang um ein halbes Bit­ intervall verschoben. Die Exklusiv-ODER-Verknüpfung der Zeilen 1 und 2 ergibt Zeile 3. An den Stellen 3 und 4 ist kein gleiches Wertepaar vorhanden. Daraus, daß an den Stellen 3 und 4 die paarweise zugeordneten Werte nicht über­ einstimmen, kann bereits eine Fehlerlokalisierung erfolgen. Durch Abtastung des Signals von Zeile 3 mit einer Takt­ frequenz, die mit dem Takt des NRZ-Signals übereinstimmt, ergibt sich ein erstes NRZ-Signal entsprechend Zeile 4 und durch Abtastung mit einer um ein halbes Bitintervall ver­ schobenen Taktfrequenz ein zweites NRZ-Signal entsprechend Zeile 5. Das NRZ-Signal entsprechend Zeile 4 enthält an den Stellen 5 bis 8 vier Bitfehler, während das NRZ-Signal entsprechend Zeile 5 keinen Bit­ fehler enthält. Es wäre auch möglich, daß jedes der NRZ- Signale ein Bitfehlerpaar enthalten würde.

Bei Biphase-S oder Biphase-M wird durch jeden Einzelbitfeh­ ler im Biphase-Signal ein Bitfehlerpaar in einem NRZ-Signal hervorgerufen. Da im Beispiel Fig. 2 an beiden Fehlerstellen das zweite Bit eines Biphase-Bitpaares gestört ist, muß der Fehler in beiden Fällen in dem diesem Bit zugeordneten NRZ- Signal auftreten. Das andere NRZ-Signal wird durch die hier dargestellten Signalstörungen nicht beeinflußt. In den beiden NRZ-Signalen auftretende Unterschiede zeigen also Fehler­ stellen an. Es ist nicht möglich, aus dem Biphase-Signal auch herzuleiten, welches der NRZ-Signale gestört ist. Dies zeigt das in Zeile 6 von Fig. 2 dargestellte Biphase-Signal. Aus diesem Signal, das vollständig der Biphasevorschrift entspricht, könnte nämlich ebenfalls das in Zeile 1 darge­ stellte fehlerhafte Signal hervorgegangen sein. Es können also nur Stellen lokalisiert werden, die der Biphasevor­ schrift widersprechen, es kann aber zunächst nicht ent­ schieden werden, welches NRZ-Signal ursprünglich zur Bil­ dung des Biphase-Signals verwendet wurde.

Mit der erfindungsgemäßen Schaltung können Einzelfehler der in Fig. 2 dargestellten Art in jedem Fall festgestellt werden. Dort, wo die Werte der Bitpaare des Signals ent­ sprechend Zeile 3 voneinander abweichen oder einander ent­ sprechende Bits der Signale von Zeile 4 und Zeile 5 unter­ schiedlich sind, liegt ein Fehler vor. Die Wahrscheinlich­ keit für das vollständige Erkennen ausgedehnter Störstellen, sogenannter Burstfehler oder Büschelfehler, hängt von der Struktur dieser Fehler ab und damit von den Eigenschaften des Übertragungskanals. Die erfindungsgemäße Schaltungsan­ ordnung ermöglicht in jedem Fall die Erkennung aller Ein­ zelbitfehler bei Biphase-S oder Biphase-M. Durch Variation der als gestört erkannten Bits und Überprüfung mit einem CRC-Schaltkreis ist dann eine echte Korrektur auch von mehreren Einzelfehlern in einem Block durchführbar. Eine entsprechende Anordnung zur Korrektur ist in der DE-OS 31 22 763 beschrieben.

Fig. 3 zeigt ein Schaltungsbeispiel für eine Demodulations­ schaltung für einen Biphase-M- oder -S-Code mit einer Fehler­ korrekturschaltung. Das vom Kanal kommende Biphase-Signal wird nach möglichst sorgfältiger Entzerrung in ein Schiebe­ register 9 mit acht Speicherstellen eingeschoben. Das Ein­ lesen und Weiterschalten des Schieberegisters 9 erfolgt mit den ansteigenden Flanken des Taktes 2 f _T . Die doppelte Takt­ frequenz 2 f _T wird mit Hilfe einer bekannten PLL-Schaltung aus dem Biphase-Signal erzeugt. Die Signalverschiebung an den Ausgängen des Schieberegisters 9 beträgt je Stufe ein halbes Bitintervall des ursprünglichen NRZ-Signals.

Die Ausgänge der Speicherstellen 11 und 13 führen auf ein Exklusiv-ODER-Gatter 14, die Ausgänge der Speicherstellen 10 und 12 führen auf ein Exklusiv-ODER-Gatter 15. Die an den Ausgängen der Exklusiv-ODER-Gatter 14 und 15 anliegen­ den Signale stellen zwei um ein Bitintervall gegeneinander verschobene gleiche NRZ-Signale doppelter Bitfrequenz dar, bei denen im störungsfreien Fall gleiche Bitwerte stets paar­ weise auftreten. Da das erste Bit eines Paares im zweiten NRZ-Signal mit dem zweiten Bit eines Paares im ersten Signal zeitlich zusammenfällt, können mit Hilfe zweier D-Flip-Flops 16 und 17, die die gemeinsame Taktfrequenz f _T erhalten, die beiden NRZ-Signale NRZ₁ und NRZ₂ bitsynchron gewonnen werden. Das Signal NRZ₁ ist aus dem zweiten Bit jedes Bitpaares gewonnen, das Signal NRZ₂ aus dem ersten Bit. Die beiden Ausgänge der D-Flip-Flops 16 und 17 führen auf eine Exklusiv-ODER-Schaltung 18, die ein Fehlersignal abgibt, sobald die Signale NRZ₁ und NRZ₂ nicht überein­ stimmen.

Damit die Signale an den Ausgängen der Exklusiv-ODER-Gatter 14 und 15 jeweils im richtigen Zeitpunkt getaktet werden, ist es erforderlich, die Taktphase zu synchronisieren. Der Takt f _T wird durch Frequenzteilung mit Hilfe eines Flip- Flops 19 aus der aus dem Biphase-Signal gewonnenen Takt­ frequenz 2 f _T gewonnen. Das Flip-Flop 19 muß in die richtige Schaltphase gebracht werden und diese Schaltphase auch bei­ behalten, damit sichergestellt ist, daß die beiden NRZ- Signale stets gleichzeitig die Bitwerte desselben Werte­ paares darstellen. Diese Synchronisierung kann durch eine Vergleichsschaltung bewirkt werden.

Im dargestellten Beispiel wird die Taktphase dann synchroni­ siert, wenn im ursprünglichen NRZ-Signal vier aufeinander­ folgende Werte Eins auftreten, wobei die erste Eins durch die Bitwerte Null, Null im Biphase-Signal dargestellt sein muß. Es können auch andere Bitmuster für die Erzeugung des Synchronisationsimpulses verwendet werden, jedoch sind dann invertierende und nichtinvertierende Eingänge des Gatters 20 in entsprechender Weise mit den Ausgängen der einzelnen Stufen des Schieberegisters 9 zu verbinden. Zweckmäßig wird zur Synchronisierung ein Muster gewählt, das immer wieder im Signal vorkommt, z. B. ein Signal zur Blocksynchroni­ sierung. Nur wenn alle Eingänge des Gatters 20 eine 1 ent­ halten, kann am Ausgang ein Impuls zur Synchronisierung ab­ gegeben werden.

Bei dem in Fig. 3 gezeigten Beispiel erfolgt auf jeden Fall bei mindestens fünf aufeinanderfolgenden Werten Eins im ursprünglichen NRZ-Signal eine Richtigstellung der falschen Taktphase. Sie kann aber auch schon bei vier aufeinander­ folgenden 1 erfolgen, wenn der ersten 1 im Biphase-Signal der Wert 0 zugeordnet ist. Solange eine Synchronizität zwischen Biphase-Signal und Takt 2 f _T erhalten bleibt, kann sich die richtig eingestellte Phase von f _T nicht verändern. Die bei bestimmten Bitmustern auftretenden Synchronisations­ impulse beeinflussen die ansteigenden Flanken der f _T Impulse, die die Signalübernahme in die D-Flip-Flops 16 bzw. 17 be­ wirken, nicht. Die abfallende Flanke wird jedoch in ihrer Lage verändert. Daher wird mit einem zusätzlichen Flip- Flop 21 der mit f _T synchrone Takt T erzeugt, der für die weitere Signalverarbeitung geeignet ist.

Fig. 4 zeigt ein Impulsdiagramm für eine Schaltung nach Fig. 3. In der ersten Zeile ist der Takt 2 f _T dargestellt. Die Zeilen a bis h zeigen jeweils die an dem jeweiligen Aus­ gang der entsprechenden Stufe des Schieberegisters 9 an­ stehenden Signale, die von Stufe zu Stufe um eine halbe Bitperiode verschoben sind. In der zehnten Zeile ist das Ausgangssignal des Exklusiv-ODER-Gatters 15 und in der elften Zeile das Ausgangssignal des Exklusiv-ODER-Gatters 14 dargestellt. Das dargestellte Biphase-Signal erzeugt an den Stellen 22 und 23 Synchronisationsimpulse 24 und 25. An diesen Stellen wird bei richtiger Taktphase nur die ab­ fallende Flanke des Taktes f _T beeinflußt, nicht jedoch die ansteigende Flanke, die zum Einlesen in die Flip-Flops 16 und 17 dient. Am Ausgang des Flip-Flops 21 liegt eine Takt­ frequenz T an, die unbeeinflußt von Synchronisationsver­ schiebungen ist. Im rechten Teil des Impulsdiagramms ist eine Impulsfolge dargestellt, die einen Bitfehler enthält. An den Ausgängen der Exklusiv-ODER-Gatter 14 und 15 treten dann an der Stelle des Bitfehlers keine paarweise gleichen Signale im Einlesemoment der D-Flip-Flops 16, 17 auf, so daß bei Exklusiv-ODER-Verknüpfung der Signale NRZ₁ und NRZ₂ an den Ausgängen der D-Flip-Flops im Exklusiv-ODER-Gatter 18 ein Fehlersignal auftritt. Dieses Fehlersignal ist in der letzten Zeile der Fig. 4 dargestellt. Mit dessen Hilfe ist es möglich, auch bei mehreren Bitfehlern in einem Block durch Variation der fehlerhaften Bits eine Richtigstellung des NRZ-Signals zu bewirken.

Die vorliegende Schaltungsanordnung ist nicht auf Biphase- Space beschränkt, sondern kann für Biphase-Mark in gleicher Weise angewendet werden, indem bei den Flip-Flops 16 und 17 die entsprechenden komplementären Ausgänge verwendet werden.

Bei Verwendung der erfindungsgemäßen Schaltungsanordnung für ein Biphase-Level-Signal erfolgt paarweise die Ermittlung der fehleranzeigenden Signale mit Hilfe der Taktfrequenz T. Fig. 5 zeigt in der ersten Zeile das ursprüngliche NRZ- Signal, das entsprechend der zweiten Zeile in ein Biphase- Level-Signal codiert wurde. Durch die aus dem Biphase- Signal ermittelte Taktimpulsfolge der Zeile 3 wird mit einem Exklusiv-ODER-Gatter eine Signalfolge entsprechend der vierten Zeile ermittelt. Auch hierbei können durch Ab­ tastung jeweils eines Wertes der in Fig. 5, Zeile 4, dar­ gestellten Wertepaare zwei gleiche NRZ-Signale ermittelt werden.

Fig. 6 zeigt das Auftreten zweier Fehlersignale 26 und 27, die nach einer Exklusiv-ODER-Verknüpfung an den ent­ sprechenden Stellen zu keinem gleichen Wertepaar führen. Nach Abtastung mit dem in Zeile 5 der Fig. 5 dargestellten Takt ergibt sich das in der vierten Zeile der Fig. 6 dar­ gestellte erste NRZ-Signal mit zwei fehlerhaften Bits 28 und 29. Das zweite NRZ-Signal, dargestellt in der fünften Zeile von Fig. 6, ist richtig.

Fig. 7 zeigt eine Schaltungsanordnung zur Demodulation und Fehlererkennung für ein Biphase-Level-Signal. Den ersten Eingängen der Exklusiv-ODER-Schaltung 30 und 31 werden zwei um ein halbes Bitintervall verschobene Biphase-Signale zu­ geführt. Den anderen Eingängen der Exklusiv-ODER-Schaltungen 30 und 31 werden gegenphasige Taktsignale T und zugeführt. Diese Taktsignale werden über ein Flip-Flop 32 aus der aus dem Biphase-Signal gewonnenen doppelten Taktfrequenz ge­ wonnen. Die Synchronisation der Taktphase erfolgt in gleicher Weise wie in Fig. 3. Sie erfolgt beim gleichen Bitmuster des Biphase-Signals. Diesem Bitmuster entspricht bei Biphase-L jedoch eine 1010 . . .-Folge des NRZ-Signals. An den Ausgängen der Flip-Flops 33 und 34 liegt jeweils ein NRZ-Signal an. Bei Nichtübereinstimmung der beiden NRZ- Signale ergibt sich über eine Exklusiv-ODER-Schaltung 35 ein Fehlersignal.

Fig. 8 zeigt ein Impulsdiagramm zur Schaltung nach Fig. 7. Wenn kein Fehler auftritt, stimmen die beiden NRZ-Signale überein. Ein Fehlersignal ergibt sich nur dann, wenn eine Nichtübereinstimmung zwischen den beiden NRZ-Signalen be­ steht. Im Gegensatz zu Biphase-S oder Biphase-M erhält man hier kein Fehlerpaar, sondern nur einen Bitfehler im NRZ- Signal je Einzelbitfehler im Biphase-Signal. Bei Über­ tragungskanälen, bei denen Bündelfehler derartig in Er­ scheinung treten, daß über längere Zeiten alle Pegelüber­ gänge ausgelöscht sind, ist die Anwendung von Biphase-L vorteilhaft. Hier werden im Gegensatz zu Biphase-S oder Biphase-M alle gestörten Bits erfaßt. Bei weiter aus­ einanderliegenden Einzelfehlern sind jedoch alle Biphase- Codes in bezug auf Fehlererkennung und Korrekturmöglich­ keit gleichwertig. Das paarweise Auftreten gestörter Bits in den aus Biphase-S oder Biphase-M gewonnenen NRZ-Signalen ist kein Nachteil, wenn bekannt ist, daß beide Fehler eines Paares sich im selben NRZ-Signal befinden. Für eine Signal­ korrektur gemäß DE-OS 31 22 763 ist eine zusätzliche Fehler­ erkennungsmöglichkeit erforderlich, z. B. mit Hilfe der bekannten CRC-Methoden.

Claims (6)

1. Demodulations- und Fehlererkennungsschaltung für ein Biphase-Signal (b, c), bei dem jedem Bit eines zugehörigen NRZ-Signals (a) ein aus zwei aufeinanderfolgenden Bits in zwei Schritthälften gebildetes Bitpaar entspricht, insbeson­ dere für digitale Tonsignalübertragung, bestehend aus einem ersten Modulo-2-Addierer (15; 31), dem bei Biphase-M- oder Biphase- S-Code die aufeinanderfolgenden Bits jedes Bitpaares des Biphase-Signals (b, c) und bei Biphase-Level-Code die Bits des Biphase-Signals (b, c) und ein aus dem Biphase-Signal ge­ wonnenes Taktsignal zugeführt sind, sowie bestehend aus ei­ ner Taktrückgewinnungsschaltung (19, 20) welche in jeder zwei­ ten Schritthälfte einen Takt (f _T ) erzeugt, wobei Bits der Bitpaare über die Bitgrenzen des NRZ-Signals hinweg vergli­ chen werden und bei Nichtübereinstimmung eine Fehlermeldung erfolgt, dadurch gekennzeichnet, daß ein zweiter Modulo-2-Addierer (14; 30) vorgesehen ist, dem die bei Biphase-M- oder Biphase-S-Code aufeinanderfolgenden Bits jedes Bitpaa­ res des Biphase-Signals (b, c) und bei Biphase-Level-Code die Bits des Biphase-Signals (b, c) und ein aus dem Biphase-Si­ gnal gewonnenes Taktsignal - jeweils um ein Bitinterval des Biphase-Signals (b, c) versetzt - zugeführt sind und daß ein dritter Modulo-2-Addierer (18; 35) vorgesehen ist, dem mit dem Takt (f _T ) bewertete Ausgangssignale des ersten (15; 31) und des zweiten Modulo-2-Addierers (14; 30) zugeführt sind und an dessen Ausgang ein Fehlersignal (F) abgreifbar ist.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß Zwischenspeicher (17; 34) und (16; 33) mit den Ausgän­ gen der Modulo-2-Addierer (15; 31) und (14; 30) verbun­ den sind, mittels denen die Ergebnisse der ersten und zweiten Modulo-2-Additionen zur Ermittlung zweier NRZ- Signale (NRZ₁, NRZ₂) gleichzeitig abtastbar sind.

3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß eine Vergleichsschaltung (20) zur Erkennung eines zyklisch wiederkehrenden Bitmusters, insbesondere eines Synchron-Signals, im Biphase-Signal (b, c) vorgese­ hen ist, mittels der ein von einem Takt (2 f _T ) des Biphase-Signals getaktetes Flip-Flop (19) gesetzt wird und ein Ausgang des Flip-Flops (19) mit Takteingängen der Zwischenspeicher (17; 34) und (16; 33) zur Zuführung eines Taktes (f _T ) verbunden ist.

4. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß eine Vergleichsschaltung (20) zur Erkennung eines zyklisch wiederkehrenden Bitmusters, insbesondere eines Synchron-Signals, im Biphase-Sinal (b, c) vorgese­ hen ist, mittels der ein von einem Takt (2 f _T ) des Biphase-Signals getaktetes Flip-Flop (19) gesetzt wird und ein Ausgang des Flip-Flops (19) mit einem Steuereingang einer PLL-Schaltung verbunden ist, deren Ausgang mit Takteingängen der Zwischenspeicher (17; 34) und (16; 33) zur Zuführung eines Taktes (f _T ) verbunden ist.

5. Schaltung nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, daß die beiden gewonnenen NRZ-Signale blockweise durch eine CRC-Prüfung auf Fehlerfreiheit geprüft werden und, sofern nur eines der Signale als fehlerhaft ermittelt wird, das jeweils nicht gestörte Signal verwendet wird.

6. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß bei Datenblöcken, bei denen in beiden NRZ-Signalen eine CRC-Fehlermeldung erfolgt, eine Variation der an den Fehlerstellen befindlichen Bits mit jeweils anschließen­ dem CRC-Test vorgenommen wird, um ein fehlerfreies Si­ gnal zu ermitteln.