DE3141014C2 - - Google Patents

Description

Die Erfindung betrifft eine integrierte Schaltung mit den Merkmalen des Patentanspruchs 1.

Eine integrierte Schaltung besteht gewöhnlich aus einem Halbleiterplättchen aus einkristallinem Silicium von einem Leitungstyp (z. B.vom p-Typ), an dessen einer Oberflächenseite mittels maskierter Diffusion bzw. Implan­ tation entsprechender Dotierstoffe die einzelnen Elemente der integrierten Schaltung, wie Transistoren, Dioden, Widerstän­ de usw. in bekannter Weise erzeugt wurden. Die bei den genann­ ten Dotierungsprozessen zur Anwendung gelangenden Dotierungsmasken bilden in den meisten Fällen die Grund­ lage der insbesondere aus SiO₂ und/oder Si₃N₄ und/oder Al₂O₃ bestehenden Isolierschicht. In diese werden dann in auf die Dotierungsstruktur abgestimmter Weise mittels Photolithographie bzw. Elektronenlithographie die zu den einzelnen Kontaktierungsstellen der Halbleiteroberfläche führenden Kontaktfenster geätzt, worauf die behandelte Oberflächenseite der Anordnung mit einer Grundlage für die Leiterbahnen und die externen Elektroden bildenden und z. B. aus Aluminium bestehenden Metallisierung durch Aufdampfen und/oder Aufsputtern bedeckt wird. In dieser Metallisierung werden dann durch maskierte Ätzung die er­ forderlichen Strukturen für die Leitbahnen und die die Verbindung zu den äußeren Schaltelementen bildenden An­ schlußelektroden in der eingangs gebrachten Definition erzeugt.

Es ist noch dabei zu erwähnen, daß die Isolierschicht auch aus mehreren aufeinander abgeschiedenen und ggf. aus verschiedenen Isoliermaterialien bestehenden Teil­ schichten bestehen kann, und jede der Teilschichten als Träger eines Teils der zu erzeugenden Leitbahnen vorge­ sehen werden kann. In diesem Falle wird nach Erzeugung der unteren Teilschicht der Isolierschicht lediglich ein Teil der insgesamt vorgesehenen Anschlußstellen an der Halbleiteroberfläche freigelegt, worauf die zu diesen Kontaktierungsstellen führenden Leitbahnen auf diese Teil­ schicht der Isolierschicht aufgebracht werden, bevor dann diese Leitbahnen durch eine zweite Teilschicht der Isolier­ schicht abgedeckt werden. In der nunmehr vorliegenden Iso­ lierschicht werden dann die zu weiteren Anschlußstellen der Halbleiteroberfläche führenden Kontaktfenster geätzt, worauf auf die zweite Teilschicht die zu den neuen An­ schlußstellen führenden Leitbahnen aufgebracht werden. Die der externen Beaufschlagung dienenden Leitbahnen wird man in diesem Fall gewöhnlich auf der letzten Teil­ schicht der Isolierschicht aufbringen. Für die externen Anschlußelektroden gilt bekanntlich dasselbe. Dabei wird in den meisten Fällen wenigstens eine auf einer Teilschicht aufgebrachte Leitbahn durch ein entsprechendes Fenster in der die betreffende Leitbahn tragenden Teilschicht bzw. der sie abdeckenden Teilschicht eine leitende Verbindung zu ei­ ner Leitbahn erhalten, die sich in einer höheren oder einer niedrigerem Ebene der zusammengesetzten Isolierschicht er­ streckt.

Im Interesse einer möglichst einfachen Technologie bei der Herstellung von integrierten Schaltungen wird man für die Leitbahnen ein und dasselbe Material, insbesondere Alumi­ nium oder dotiertes Silicium verwenden. Außerdem wird man aus denselben Gründen dafür sorgen, daß die Halbleiterober­ fläche an den Kontaktstellen in gleicher Weise dotiert wird, so daß die die Anschlußbereiche an der Halbleiteroberfläche jeweils umgebenden pn-Übergänge in einem einzigen gemeinsa­ men Dotierungsprozeß erzeugt werden. Dies gilt insbesondere für integrierte Schaltungen, deren Transistoren vom selben Typ, also nur n-Kanal-MOS-FET's oder nur p-Kanal-MOS-FET's sind.

Ein weiterer Gesichtspunkt, der bei der Herstellung von monolithisch integrierten Halbleiterschaltungen allgemein beachtet wird, besteht darin, möglichst wenig Platz für die einzelnen Elemente einer integrierten Schaltung zu ver­ brauchen, um auf diese Weise Schaltungen mit möglichst gro­ ßer Packungsdichte zu erreichen. Aus diesem Grund wird man auch bei der Herstellung der Kontaktfenster und der durch deren Geometrie festgelegten Anschlußstellen dafür sorgen, daß diese möglichst wenig Halbleiteroberfläche verbrauchen und dementsprechend möglichst klein bemessen werden. Übli­ che Dimensionierungen sind z. B. bei einem 16 K RAM 1,5 µm, bei einem 64 K RAM 1,5 µm, bei einem 256 K RAM 0,8-1,0 µm. Außerdem wird man im Interesse der Arbeitsökonomie bei der Maskenherstellung dafür sorgen, daß die Geometrie bei allen Kontaktfenstern in der Isolierschicht möglichst gleich ist, gleichgültig, ob es sich um eine extern zu beaufschlagende Kon­ taktstelle oder um eine ausschließlich interne Kontaktstelle handelt.

Die Erfahrung zeigt nun, daß integrierte Schaltungen, insbeson­ dere solche auf MOS-Basis, leicht aufgrund elektrostatischer Aufladungen geschädigt oder gar zerstört werden. Es sind also Maßnahmen erforderlich, die dieser Gefahr begegnen. Üblich sind zu diesem Zweck Schutzschaltungen, z. B. eine Schutzschaltung, wie sie in Fig. 3 dargestellt ist. Diese Schutzschaltungen sind mit der eigentlichen integrierten Schaltung monolithisch zusam­ mengefaßt und sorgen beim Auftreten solcher elektrostatischer Ladungen dafür, daß deren Einflüsse von der eigentlichen Schal­ tung fernbleiben bzw. daß diese Ladungen neutralisiert werden.

Aber auch Schutzschaltungen sind erfahrungsgemäß in vielen Fäl­ len nicht ausreichend, um einen Durchbruch an denjenigen pn-Über­ gängen auszuschalten, die in der integrierten Schaltung unmit­ telbar einen Kontaktanschluß umgeben, der unmittelbar durch ein externes Schaltungselement beaufschlagt ist.

Aus der US-PS 33 02 076, der DE-OS 24 06 807 und der US-PS 39 42 187 sind Maßnahmen hinsichtlich der Anordnung und der Geometrie von auf einer Isolierschicht aufgebrachten Kontaktierungselektroden bekannt, die der Vermeidung von Oberflächendurchbrüchen von pn- Übergängen an den Anschlußstellen dienen.

Aus der EP-A-00 32 025 ist ein Halbleiterplättchen mit einer Anzahl von Anschlußstellen bekannt, die alle dieselbe Dotierung aufweisen. Alle der beschriebenen Anschlußstellen dienen aus­ schließlich der externen Beaufschlagung und weisen unterschied­ lich große Abstände der pn-Übergänge vom Rand der die Anschluß­ stellen umgebenden Isolierschicht auf.

Aufgabe der Erfindung ist es, eine weitere Möglichkeit zur Ver­ hinderung von Oberflächendurchbrüchen anzugeben und zur Lösung des Problems beizutragen, daß von der metallischen Kontaktelek­ trode über die Diffusion ins Substrat Überschläge stattfinden.

Die Lösung dieser Aufgabe erfolgt gemäß den Merkmalen des Patentanspruchs 1.

Vorteilhafte Weiterbildungen sind in den Unteransprüchen 2 bis 4 angegeben.

Insbesondere ist dabei vorgesehen, daß die auf diese Weise bedingte Überlappung des durch den jeweiligen pn- Übergang umgrenzten und dadurch geometrisch definierten Kontaktierungsbereiches an der betreffenden Anschluß­ stelle durch die als Schutzschicht dienende Isolier­ schicht im Falle einer der externen Beaufschlagung die­ nenden Anschlußstelle auf eine Breite von 9 µm einge­ stellt ist, während diese Überlappung bei ausschließlich der internen Verbindung in der integrierten Schaltung dienenden Anschlußstellen nur auf höchstens 0,8-1,5 µm eingestellt ist.

Die von der Erfindung vorgeschlagene Ausgestaltung der Anschlußstellen führt dazu, daß die kritischen Eingänge der integrierten Schaltung Spannungsstößen bis zum Be­ trage von 1,2 kV (z. B. bei einem 16 K RAM) bis 2,2 kV (z. B. bei einem 6 K RAM) ohne weiteres standhalten. Die kritischen Eingänge sind die über die auf der Isolier­ schicht aufgebrachten Eingangselektroden, d. h. also den Pads des Halbleiterplättchens, gesteuerten Anschlußstel­ len der integrierten Schaltung. Die lediglich der Ver­ bindung zwischen zwei Stellen innerhalb der integrier­ ten Schaltung dienenden Anschlußstellen sind hingegen der besagten Gefährdung nicht ausgesetzt, so daß die Überlappungsbereiche zwischen der Kontaktierungszone und dem Rand der Isolierschicht an dem die betreffende Anschlußstelle umgebenden Kontaktierungsfenster ent­ sprechend schmäler eingestellt werden kann. Letzteres ist aber gerade im Interesse der Ersparnis an Chipfläche erwünscht.

Ein Ausführungsbeispiel der Erfindung wird nun anhand der Fig. 1-3 näher beschrieben. Dabei stellt

Fig. 1 das Layout für eine extern zu beaufschlagende Anschlußstelle und einer der internen Verbindung dienenden Anschlußstelle dar, wäh­ rend in

Fig. 2 ein Teil der Anordnung im Schnitt darge­ stellt ist.

Fig. 3 zeigt die bereits aus Fig. 1 ersicht­ liche und vorzugsweise anzuwendende Kombination der Erfin­ dung und einer für MOS-Schaltungen, z. B. dynamische RAM- Speicher, üblichen Schutzschaltung.

Die auf der die Oberfläche des Haltleiterplättchens, insbesondere eines monokristallinen Siliciumplättchens bedeckenden und vorzugsweise aus thermisch erzeugtem SiO₂ bestehenden Isolierschicht aufgebrachte Metallisierung besteht im Falle einer für die externe Beaufschlagung vorgesehenen Kontaktstelle K 1 aus einer Anschlußelektro­ de, also einem Pad P, und einer Leitbahn L 1, die in dem die Anschlußstelle K 1 definierenden Kontaktierungsfenster in der Isolierschicht einen sperrfreien Kontakt mit der Oberfläche des Halbleiterplättchens H bildet, wie dies aus Fig. 2 ersichtlich ist. Das Halbleiterplättchen H ist im Beispielsfall p-leitend und am Ort der Kontaktie­ rungsstellen K 1, K 2 und K 3 n⁺-dotiert. Im allgemeinen wird das Material der Leitbahn L 1 bzw. L 2 die Kontaktie­ rungsfenster in der Isolierschicht an den Anschlußstel­ len K 1, K 2, K 3 völlig ausfüllen. Im allgemeinen setzt sich bei den der externen Beaufschlagung dienenden Kon­ taktstellen K 1 der integrierten Schaltung der aufgrund lokaler Dotierungsprozesse entstandene und die Anschluß­ stelle K 1 umgebende pn-Übergang 1 in einen vom selben pn-Übergang 1 umgebenden leitenden Kanal im Halbleiter­ kristall fort, der dann zu weiteren Stellen der inte­ grierten Schaltung führt. Beispielsweise sind dies die mit den extern zugeführten Versorgungspotentialen bzw. mit extern zugeführten Verarbeitungs- bzw. Steuersignalen zu beaufschlagenden Stellen der Dotierungsstruktur der integrierten Schaltung.

Weitere Teile der auf der Isolierschicht aufgebrachten Metallisierungen sind die ausschließlich der internen Verbindung in der integrierten Schaltung dienenden Leit­ bahnen L 2, deren Kontaktierungsstellen K 2 und K 3 nach bisher üblichen Gesichtspunkten eingestellt werden. Dabei ist die Kontaktierungsstelle K 2 vom selben pn- Übergang 1 wie die extern beaufschlagte Kontaktierungs­ stelle K 1 umgeben, während die Kontaktierungsstelle K 3 von einem anderen pn-Übergang 4 umgeben ist. Die Kon­ taktstelle K 2 stellt also eine Abzweigung des extern be­ aufschlagten und vom pn-Übergang 1 begrenzten leitenden Kanal im Halbleiterplättchen dar, welche über eine Leit­ bahn L 2 zu der von einem anderen pn-Übergang 4 umgrenzten Kontaktstelle K 3 führt. Ebenso wie die Kontaktierungsstel­ le K 3 ist die Abzweigungskontaktierungsstelle K 2 unkritisch. Sie kann also nach üblichen Gesichtspunkten definiert wer­ den.

Zwischen dem extern zu beaufschlagenden Anschluß K 1 und den durch den leitenden Kanal 1 (d. h. den durch den pn- Übergang 1 begrenzten Kanal im Halbleiterplättchen) ist bevorzugt eine in üblicher Weise ausgestaltete Schutz­ schaltung SC wirksam, die anhand der Fig. 3 noch näher beschrieben wird.

Gemäß der Erfindung ist nun der pn-Übergang 1, der zur extern beaufschlagten Anschlußstelle K 1 gehört, längs sei­ nes ganzen Verlaufs nicht nur von der Isolierschicht völ­ lig abgedeckt, sondern auch von dem Rand des Kontaktfen­ sters in der Isolierschicht, welches die Abmessungen der Kontaktstelle 1 bestimmt, mindestens um den Betrag d ≧ 3d′ überlappt. d′ ist dabei der kleinste Abstand der pn-Über­ gänge 4 von dem Rand des jeweils zugeordneten Kontaktfen­ sters in der Isolierschicht bei allen lediglich der inter­ nen Verbindung in der integrierten Schaltung dienenden Anschlußstellen K 3. Bei der Kontaktstelle K 2, von der die Leitbahn L 2 zu der Kontaktstelle K 3 abzweigt, ist zwar in dem gezeichneten Beispiel die Überlappung ebenfalls sehr groß. Man könnte jedoch an dieser Stelle den durch den pn-Übergang 1 begrenzten leitenden Verbindungskanal entsprechend schmäler ausgestalten, sobald die Entfernung von der Kontaktierungsstelle K 1 größer als 3d′ geworden ist.

In Weiterbildung der Erfindung ist außerdem vorgesehen, daß die Kontaktflächen der extern zu beaufschlagenden Anschlußstellen A 1 größer als die Kontaktflächen der lediglich der internen Verbindung in der integrierten Schaltung dienenden Anschlußstellen K 3 bzw. K 2 sind. Darunter fällt auch die Möglichkeit, zwei derselben exter­ nen Beaufschlagung dienende Kontaktstellen K 1 parallel zueinander durch eine gemeinsame oder auch durch zwei Leit­ bahnen L 1 zu beaufschlagen, wobei ggf. für die beiden Kontaktstellen lediglich ein diese gemeinsam umgebender pn-Übergang vorgesehen sein kann. Gleichgültig ob dies der Fall ist oder ob jeder dieser identisch beaufschlagten externen Anschlußstellen K 1 ein eigener pn-Übergang 1 zu­ geordnet ist, muß auf jeden Fall darauf geachtet werden, daß keine der Kontaktöffnungen näher an den pn-Übergang herankommt, als die aufgrund der obengenannten De­ finition der Erfindung zulässig ist.

Die Erfindung berücksichtigt somit zwei Gesichtspunkte:

• a) Einerseits ist es erwünscht, daß die in die inte­ grierte Schaltung führenden Leitbahnen bzw. die zwischen zwei Stellen der integrierten Schaltung eine Verbindung bildenden Leitbahnen in möglichst platzsparender Weise ausgebildet sind. Dasselbe gilt auch für die elektrischen Anschlußstellen.
• b) Die Sicherheit der von den Anschlußpads in die inte­ grierte Schaltung führenden Anschlüsse K 1 verlangt jedoch andererseits, daß der in a) dargelegte Gesichtspunkt bei Anschlüssen dieser Art zurückgestellt werden muß, was al­ lerdings weniger für die Abmessungen der Metallisierung und die Breite des von solchen Eingangsstellen in das Innere der Schaltung führenden und von dem zu der be­ treffenden Anschlußstelle K 1 gehörenden pn-Übergang 1 begrenzten leitenden Kanal als vielmehr in bezug auf das Mindestmaß d der Überlappung dieses Kanals durch die Isolierschicht am Rande der betreffenden Anschluß­ stelle K 1 gilt.

Von pn-Übergängen begrenzte leitende Kanäle sind vor allem durch in der Technologie für Matrixspeicher, z. B. für die Ausgestaltung von Bitleitungen oder auch von Wortleitungen, üblich. Falls eine solche Leitung extern beaufschlagt werden soll, ist die betreffende Kontaktie­ rungsstelle an der Halbleiteroberfläche entsprechend der Lehre der Erfindung hinsichtlich der Überlappung des zu­ gehörigen pn-Übergangs durch die die Halbleiteroberfläche abdeckende Oxidschicht auszugestalten, während man bei den lediglich der internen Verbindung bildenden Kontakt­ stellen K 1 bzw. K 2 das Überlappungsmaß merklich knapper bemißt.

Da man aus bekannten Gründen auch bei Ausgestaltung ei­ ner intergrierten Schaltung gemäß der Erfindung bestrebt ist, die in allen Kontaktierungsstellen liegenden pn- Übergänge 1 bzw. 4 in einem gemeinsamen Dotierungspro­ zeß herzustellen, wird man die zur Erzeugung der pn-Über­ gänge 1 an der externen Beaufschlagung dienenden Kontaktstellen K 1 jeweils erforderlichen Dotierungs­ fenster (Diffusionsfenster bzw. Implantationsfenster) größer als die zur Erzeugung der pn-Übergänge 4 an den der internen Verbindung dienenden Anschlußstellen K 3 (bzw. K 2) erforderlichen Diffusionsfenster in der aus der Isolierschicht bestehenden Dotierungsmaske einstel­ len. Die an den Kontaktstellen K 1 jeweils vorhandenen Dotierungsfenster in der Isolierschicht werden dann durch Aufbringung von weiterem Isoliermaterial soweit verkleinert, daß die auf diese Weise erhaltenen Kontakt­ öffnung in der nunmehr vorliegenden Isolierschicht den Erfordernissen der Erfindung genügt. An den lediglich der internen Verbindung in der integrierten Schaltung dienenden Kontaktstellen K 3 ist hingegen eine derartige Verkleinerung des Kontaktfensters in der Isolierschicht nicht vorgesehen.

Die Durchführung des angedeuteten Verfahrens ist aus Fig. 2 ersichtlich. Sie besteht darin, daß man die nach­ her mit einem Pad P über eine Leitbahn L 1 zu kontaktie­ rende Anschlußstelle K 1 der Siliciumoberfläche zunächst in einem durch die gestrichelte Linie 2 angedeuteten Aus­ maß dem der Herstellung der pn-Übergänge 1 und 4 dienen­ den gemeinsamen Umdotierungsprozeß aussetzt. Dies geschieht unter Verwendung einer aus SiO₂ bestehenden ersten Dotie­ rungsmaske Ox, die dann als Schutzschicht auf der Oberflä­ che der fertigen Anordnung verbleibt. Nach dem Dotierungs­ prozeß wird auf der behandelten Oberfläche eine im Ver­ gleich zur Dotierungsmaske Ox dünne zweite Oxidschicht O bei möglichst niedriger Temperatur erzeugt. Dann wird die zweite Oxidschicht O am Ort aller für die externe Beauf­ schlagung der integrierten Schaltung vorgesehenen Anschluß­ stellen K 1 nur zum Teil (und zwar nur in dem gemäß der Er­ findung zulässigen Ausmaß) und bei den übrigen Anschluß­ stellen K 3 (bzw. K 2), die ausschließlich der internen Ver­ bindung dienen, vollständig wieder von der Halbleiterober­ fläche entfernt. An den der externen Beaufschlagung die­ nenden Anschlußstellen K 1 wird darauf geachtet, daß das mit dem durch das Ende der Leitbahn L 1 gegebene Kontakt­ material auszufüllende Kontaktfenster ausschließlich von dem nachträglich aufgebrachten Isoliermaterial O begrenzt ist. Die Breite des Restes dieser zweiten Isolierschicht O wird dabei so eingestellt, daß der aufgrund der ehemali­ gen Dotierungsmaske Ox entstandene pn-Übergang 1 an keiner Stelle näher am Rand des entstehenden Kontaktierungsfen­ sters liegt, als die gemäß der Erfindung im Interesse der Sicherheit der Schaltung gefordert ist. Das für die ex­ tern zu beaufschlagende Anschlußstelle K 1 vorgesehene Kontaktfenster 3 ist sowohl aus der linken Hälfte der Fig. 2 erkennbar, als auch in Fig. 1 angedeutet. Das Kontaktfenster für die der internen Verbindung ausschließ­ lich dienenden Anschlußstelle K 3 (und ggf. auch K 2) ist mit dem Rand der ersten Oxidschicht Ox am Ort der Kontakt­ stelle K 3 (bzw. K 2) identisch.

Wohl in den meisten Fällen besteht der die Schaltung aufnehmende Halbleiterkörper aus monokristallinem Sili­ cium, in dem in bekannter Weise die Dotierungsstrukturen der integrierten Schaltung erzeugt worden sind, bei der Herstellung solcher Schaltungen ist ein der Herstellung der die einzelnen Kontaktstellen jeweils umgebenden pn- Übergang dienender - abschließender - Dotierungsprozeß vorgesehen. An diesem schließen sich die der Verkleine­ rung der Kontaktierungsfenster an den extern zu beauf­ schlagenden Kontaktstellen K 1 dienenden Maßnahmen an, wie sie bereits beschrieben worden sind. Da man im allgemeinen, wie bereits angedeutet, die Fläche der Kon­ taktstellen K 1 für die externe Beaufschlagung zweckmäßi­ gerweise größer als die Fläche der Kontaktstellen K 3 für die interne Verbindung einstellt, sind die Öffnungen in der Dotierungsmaske Ox für die Kontaktstellen K 1 erst­ recht merklich größer als die Öffnungen für die Kontakt­ stellen K 3 bzw. K 2 zu bemessen.

Der abschließende Herstellungsprozeß einer Anordnung gemäß der Erfindung besteht in dem Aufbringen einer insbesondere aus Aluminium bestehenden Metallisierung, welche die Grundlage für die Leitbahnen L 1 und L 2 so­ wie für die Anschlußpads P bildet. Diese werden durch maskiertes Ätzen in üblicher Weise aus der Metallisie­ rung hergestellt. Die n⁺-Dotierung am Ort der mit dem Kontaktierungsmetall in Berührung kommenden Kontaktstel­ len sichert bei der Verwendung von Al als Kontaktmate­ rial einen einwandfreien sperrenden Kontakt.

Wie bereits angedeutet, ist die Kombination der erfin­ dungsgemäßen Maßnahme mit einer Schutzschaltung SC an­ gebracht, wobei sich dann z. B. das aus Fig. 3 ersicht­ liche Schaltbild ergibt. Ein mit einem Dickoxidgate versehener selbstsperrender Feldeffekttransistor ST ist über seine Source-Drainstrecke einerseits mit dem Versorgungspotential V _CC der integrierten Schaltung und andererseits mit dem durch den pn-Übergang 1 der extern zu beaufschlagenden Anschlußstelle K 1 n⁺-dotierten lei­ tenden Kanal verbunden. (Der innere Widerstand des lei­ tenden Kanals ist durch die mit "1" bezeichneten Wider­ stände angedeutet.) Der leitende Kanal ist außerdem über eine in Sperrichtung gepolte Schutzdiode SD mit dem Substratpotential V _BB verbunden. Die Gateelektrode des Schutztransistors ST ist unmittelbar durch die Leit­ bahn L 1 bzw. den Anschlußpad P beaufschlagt.

Andere übliche Schutzschaltungen können ebenfalls ange­ wendet werden. Die erfindungsgemäße Maßnahme stellt einen zusätzlichen Schutz für die integrierte Schal­ tung dar, der auch dann noch wirksam bleibt, wenn die Schutzschaltung aus irgendeinem Grund versagen sollte.

Claims (4)

1. Integrierte Schaltung mit einem die Dotierungsstruktur der integrierten Schaltung enthaltenden und mit einer anorganischen Isolierschicht (Ox, O) bedeckten Halbleiterplättchen (H), des­ sen Oberfläche mit einerseits der externen Beaufschlagung der integrierten Schaltung dienenden Anschlußstellen (K 1) und an­ dererseits mit - ausschließlich der internen Verbindung zweier Teile der integrierten Schaltung dienenden - Anschlußstellen (K 2, K 3) versehen ist, bei der in der Isolierschicht (Ox, O) Kon­ taktfenster vorgesehen sind, die in dieser einen die Anschluß­ stellen (K 1, K 2, K 3) umgebenden Rand festlegen, bei der die ge­ nannten Anschlußstellen - höchstens mit Ausnahme einer der Substratkontaktierung dienenden Anschlußstelle - durch über die Isolierschicht geführten Leitbahnen (L 1, L 2) kontaktiert sind, welche im Falle der der externen Beaufschlagung dienenden An­ schlußstellen (K 1) zu den die externe Verbindung vermittelnden und auf der Isolierschicht aufgebrachten Kontaktierungselektro­ den (P) und im Falle der ausschließlich der internen Verbindung dienenden Anschlußstellen zu einer anderen dieser Anschluß­ stellen (K 3) führen, bei der außerdem die Halbleiteroberfläche an allen diesen Anschlußstellen dieselbe Dotierung (n⁺) auf­ weist und jede der Anschlußstellen von einem pn-Übergang (1, 4) umgeben ist, der längs des der betreffenden Anschlußstelle zugehörigen Kontaktfenster in der Isolierschicht völlig von dieser abgedeckt ist, bei der der kleinste seitliche Abstand (d, d′) der an den einzelnen Anschlußstellen (K 1, K 2, K 3) der Halb­ leiteroberfläche vorgesehenen und diese jeweils umgebenden pn-Übergänge (1, 4) vom Rand der die Anschlußstelle umgeben­ den Isolierschicht im Falle aller mit einer der externen Be­ aufschlagung der Schaltung dienenden und auf der Isolierschicht aufgebrachten Kontaktierungselektrode (P) in Verbindung stehen­ den Anschlußstellen (K 1) mindestens dreimal so groß wie der kleinste seitliche Abstand (d′) der entsprechenden pn-Übergän­ ge (4) an den ausschließlich der internen Verbindung in der integrierten Schaltung dienenden Anschlußstellen (K 2, K 3) von dem die betreffende Anschlußstelle jeweils umgebenden Rand der Iso­ lierschicht (Ox, O) eingestellt ist.

2. Anordnung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die integrierte Schaltung in einem mono­ kristallinen Siliciumplättchen (H) untergebracht ist, daß die Anschlußstellen (K 1, K 2, K 3) der integrierten Schaltung von ei­ ner aus SiO₂ bestehenden Isolierschicht auf der Oberfläche des Siliciumplättchens (H) umgeben sind und daß die Leitbahnen (L 1, L 2) sowie die Kontaktierungselektroden (P) aus Aluminium be­ stehen.

3. Anordnung nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß der seitliche Mindestabstand (d, d′) des die einzelnen Anschlußstellen (K 1, K 2, K 3) jeweils um­ gebenden pn-Übergangs (1, 4) vom Rand der die Anschlußstellen umgebenden Isolierschicht (Ox, O) im Falle aller extern zu be­ aufschlagenden Anschlußstellen (K 1) auf 9 µm und im Fall aller ausschließlich der internen Verbindung dienenden Anschlußstel­ len (K 3, K 2) auf 0,8 bis 1,5 µm eingestellt ist.

4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Fläche der einzelnen der externen Beaufschlagung dienenden Anschlußstellen (K 1) größer als die Fläche der einzelnen der internen Verbindung in der integrierten Schaltung dienenden Anschlußstellen (K 3, K 2) bemessen ist.