DE3140890C2 - Photolithographisches Verfahren zum Herstellen einer integrierten Schaltungsvorrichtung - Google Patents

Photolithographisches Verfahren zum Herstellen einer integrierten Schaltungsvorrichtung

Info

Publication number
DE3140890C2
DE3140890C2 DE3140890A DE3140890A DE3140890C2 DE 3140890 C2 DE3140890 C2 DE 3140890C2 DE 3140890 A DE3140890 A DE 3140890A DE 3140890 A DE3140890 A DE 3140890A DE 3140890 C2 DE3140890 C2 DE 3140890C2
Authority
DE
Germany
Prior art keywords
layer
chamber
etching step
resist
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3140890A
Other languages
English (en)
Other versions
DE3140890A1 (de
Inventor
Nadia Lifshitz
Joseph Michael Moran
David Nin-Kou Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Technologies Inc filed Critical AT&T Technologies Inc
Publication of DE3140890A1 publication Critical patent/DE3140890A1/de
Application granted granted Critical
Publication of DE3140890C2 publication Critical patent/DE3140890C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer integrierten Schaltungsvorrichtung der im Oberbegriff des Anspruches 1 angegebenen Art.
Ein besonders vorteilhaftes gattungsgemäßes Herstellungsverfahren für höchst­ integrierte Schaltungsvorrichtungen, mit dem Submikrometer-Auflösung bei ausgezeichneter Linienbreitensteuerung und Stufenbedeckung realisierbar ist, ist als das Dreiniveau-Verfahren bekannt. Siehe die Arbeit von J. M. Moran und D. Maydan "High Resolution, Steep Profile, Resist Patterns", The Bell System Technical Journal, Bd. 58, Nr. 5, Mai-Juni 1979, Seiten 1027-1036. Beim Dreiniveau-Verfahren muß eine relativ dünne Schicht selektiv geätzt werden, und zwar un­ ter Verwendung eines dünnen Resistmusters mit hoher Auf­ lösung als Maske hierfür. Die relativ dünne Schicht ist bei­ spielsweise eine 0,12 µm dicke Schicht aus Siliziumdioxid (SiO₂).
Wenn der Dreiniveau-Prozeß zur Übertragung von Mikrometer- und Submikrometermuster verwendet wird, dann ist das Mate­ rial, das zur Erzeugung des erforderlichen dünnen Hochauf­ lösungsresistmusters hierin benutzt wird, typischerweise ein elektronenstrahlungsempfindlicher polymerer Resist wie Poly(glycidylmethacrylat-co-äthylacrylat), das auch als COP bekannt ist, oder Poly(olefinsulfon), das auch als PBS bekannt ist, oder ein röntgenstrahlungsempfindlicher Resist wie eine Mischung aus Poly(2,3-dichloro-1-propylacrylat) und Poly(glycidylmethacrylat-co-äthylacrylat), das auch als DCOPA bekannt ist. Als Maskiermaterialien haben aber diese Hochauflösungsresists nicht immer eine ausreichend hohe Beständigkeit gegenüber den Trockenätz-Verfahren, die üb­ licherweise zur Ätzung der darunterliegenden SiO₂-Schicht benutzt werden. Wenn daher beispielsweise resistmaskiertes SiO₂ in einem reaktiven Zerstäubungsätzschritt in einem CHF₃-Plasma bemustert wird, dann ist das SiO₂ : Resist-Ätz­ verhältnis (Ätzselektivität) in der Praxis manchmal so nied­ rig, daß der Linienbreiten-Verlust, der von einer Resist­ erosion während der Musterübertragung herrührt, bei der Herstellung bestimmter höchst integrierter Schaltungsvor­ richtungen (sogenannte VLSI-Bauelemente) nicht mehr akzep­ tabel ist.
Aus dem Artikel "Dry etching for pattern transfer" von H. W. Lehmann und R. Widmer, J. Vac. Sci. Technol., Vol. 17(5), Sept./Oct. 1980, ist es bekannt, daß es bei einem gattungsgemäßen Verfahren bei der Verwendung eines Plasmas, das Fluor- und Wasserstoffkomponenten aufweist, zur Bildung von erwünschten und unerwünschten Polymeren kommt. Derartige Polymere bilden sich unter anderem auf den Seiten­ wänden der gemusterten Resistschicht. Die Reproduzierbarkeit des Vorganges ist nicht gut, so daß von einer gezielten Verwendung abgeraten wird.
Demgemäß sind fortlaufend Anstrengungen auf dem Gebiet der VLSI-Bauelementherstellung dahingehend gemacht worden, diese Ätzselektivität zu verbessern. Es wurde erkannt, daß, wenn jene Anstrengungen erfolgreich wären, es dadurch mög­ lich wird, extrem dünne Resistmasken bei der Herstellung integrierter Schaltungsvorrichtungen mit Hochauflösungs­ merkmalen bei ausgezeichneter Linienbreitenkontrolle zu verwenden.
Diese Aufgabe ist erfindungsgemäß mit den kennzeichnenden Merkmalen des Anspruches 1 gelöst.
Nachstehend ist die Erfindung an Hand der Zeichnung be­ schrieben; es zeigen:
Fig. 1 eine schematische Schnittansicht eines Teils eines bekannten integrierten Schaltungs­ aufbaues, der eine zu ätzende, resistmaskierte Schicht aufweist,
Fig. 2 die Anordnung nach Fig. 1 nach der Ätzung der resistmaskierten Schicht in einem üblichen Verfahren,
Fig. 3 eine schematische Ansicht einer Apparatur zum Ätzen von integrierten Schaltungsstrukturen, insbesondere VLSI-Bauelementen, und
Fig. 4 die Anordnung nach Fig. 1 nach Ätzen deren resistmaskierter Schicht im vorliegenden Verfahren.
Fig. 1 zeigt (in nicht maßstabsgerechter Darstellung) einen Teil einer üblichen integrierten Schaltungsanord­ nung in einem Herstellungszwischenstadium, in dessen Ver­ lauf das erwähnte Dreiniveau-Verfahren angewandt wird.
Eine dicke organische Schicht 10 ist auf einem Silizium­ substrat 12 aufgebracht. Beispielsweise ist die Schicht 10 eine 2,6 µm dicke Schicht eines üblichen polymeren Foto­ resists, z. B. HPR-206 der Hunt Chemical Company. Auf der Schicht 10 befindet sich eine relativ dünne Zwischen­ schicht beispielsweise aus einer 0,12 µm dicken im Plasma niedergeschlagenen Siliziumdioxidschicht. Schließlich be­ findet sich ein Maskierungsmuster aus Elementen 16 und 18 auf der Zwischenschicht.
Die zu ätzenden Zonen der Zwischenschicht 14 sind nicht vom Resistmaterial bedeckt. Wie in Fig. 1 dargestellt, ist eine solche zu ätzende Zone zwischen den Resistelementen 16 und 18 definiert. Diese Zone hat eine vorgeschriebene Breite w. Im Idealfall sollten die anisotrop in die Schicht 14 zu ätzende Zone und nachfolgend der anisotrop in die relativ dicke Schicht 10 zu ätzende Teil je dieselbe Breite w haben. Wenn Abweichungen von dieser Breite auftreten, wird die in solcher Art hergestellte integrierte Schaltungsvor­ richtung von vorgeschriebenen Kennwerten abweichen.
Beispielsweise wird das die Elemente 16 und 18 umfassende Muster hergestellt durch anfängliches Niederschlagen einer 0,7 m dicken Schicht eines üblichen Hochauflösungsresists wie DCOPA auf die Schicht 14. Nach üblicher mustermäßiger Belichtung und Entwicklung ist die Dicke des anfänglich niedergeschlagenen Resists reduziert auf beispielsweise 0,35 µm. Darüberhinaus verbleiben nach diesen Verfahrens­ schritten nur die Maskierungselemente 16 und 18 (Fig. 1) auf der Schicht 14.
In der Praxis sind die Kanten der Elemente 16 und 18, die das beschriebene Resistmuster bilden, typischer­ weise abgeschrägt. Bei einem Resist wie DCOPA beträgt der Winkel a in Fig. 1 etwa 45°. Die Ätzbeständig­ keit von DCOPA und einigen anderen Hochauflösungsresists wie PBS und COP im Vergleich zu der von SiO₂ in einem üblichen Ätzplasma aus beispielsweise CHF₃ ist relativ niedrig. Folglich werden, während die Zwischenschicht 14 in einem solchen Plasma anisotrop geätzt wird, Seitenteile der Resistelemente ebenfalls entfernt. Dieses führt natürlich zu einer unerwünschten Verringerung des Linien- oder Leitungs­ breitenbeibehaltungsvermögens.
Fig. 2 zeigt die Art und Weise, auf die das Ätzen der Seitenteile der Resistelemente 16 und 18 verursacht, daß die von der Schicht 14 zwischen den Elementen entfernte Zone eine Breite W erhält, die größer als die vorgeschriebene Breite w (Fig. 1) ist. (Die anderen Zonen, die durch die Resistmaske in der Schicht 14 definiert sind, sind natur­ gemäß in ähnlicher Weise beeinträchtigt.) In einem tatsäch­ lichen Beispiel war die vorgeschriebene Breite w = 0,7 µm, während die in der Schicht 14 als Ergebnis der Plasma­ ätzung erhaltene Breite W = 1,0 µm war. In Fig. 2 sind die Seitenteile 19, 20, 21 und 22, die von den Elementen 16 bzw. 18 abgeätzt sind, gestrichelt dargestellt.
Entsprechend dem vorliegenden Verfahren erodiert praktisch nichts von der gemusterten Resistschicht im Verlauf der Trockenätzung der durch die Maske definierten Zonen der Schicht. Dieses erfolgt in neuartiger Weise durch Aus­ bilden und Beibehalten einer Schutzschicht nur auf der Oberseite des Resistmusters während des Ätzvorganges. Die freiliegenden Teile der Schicht 14 sind nicht so geschützt und werden demgemäß weggeätzt. Im Ergebnis ist das von der Resistmaskenschicht in die Schicht 14 tatsächlich über­ tragene Muster ein getreueres Replikat des im Resist de­ finierten Musters als dieses bisher in der Praxis erreichbar war.
Beispielsweise wird der vorliegende Ätzprozeß ausgeführt in einem Reaktivzerstäubungsätzsystem mit parallelen Platten der in Fig. 3 schematisch dargestellten Art. Das darge­ stellte System umfaßt eine Ätzkammer 22 mit einem zylind­ rischen leitenden Glied 24 und zwei leitenden Endplatten 26 und 28. Eine wassergekühlte leitende Werkstückhalterung oder Kathode 30 ist in der Kammer 22 befestigt. Wafer 32, deren untere Oberflächen zu ätzen sind, sind auf der Unter­ seite einer leitenden Platte 34 befestigt, die ihrerseits an der Kathode 30 mit Hilfe des üblichen Instrumentariums (nicht dargestellt) wie Klemmen oder Schrauben befestigt ist. Die Wafer 32 werden auf der Platte 34 durch eine mit Öffnungen versehene Abdeckplatte 36 in Stellung gehalten.
Vorteilhaft ist die Platte 36 aus einem schwer zu zerstäubenden Material, das mit dem Ätzgas chemisch nicht reagiert, um ein nicht flüchtiges Material zu bilden. Geeignete Materialien sind Quarzglas und Plexi­ glas (Acrylglas). Die Platte 36 kann auch ein metalli­ sches Glied sein, beispielsweise siliziumbeschichtetes Aluminium.
Die Öffnungen in der Platte 36 sind mit den Wafern 32 ausgerichtet und im Durchmesser je etwas kleiner als die Wafers. Auf diese Weise liegt der Hauptteil der Ober­ fläche jedes Wafers für die Ätzung frei. Die Platte 36 ist an der Platte 34 mit üblichen Mitteln festgelegt.
In der Ätzkammer 32 befindet sich ebenfalls eine lei­ tende Anode 35. Die Anode 35 wird mechanisch von der Endplatte 26 getragen und ist zugleich mit dieser elek­ trisch verbunden durch einen leitenden Bolzen 37.
Die Kathode 30 ist über eine Hochfrequenz-Abstimmschal­ tung 38 mit einem Hochfrequenzgenerator 40 kapazitiv gekoppelt, der beispielsweise dafür vorgesehen ist, die Kathode 30 bei einer Frequenz von 13,56 MHz zu treiben. Desweiteren ist die Kathode 30 über eine Filterschaltung aus einer Induktivität 42 und einer Kapazität 44 mit einem Meßgerät 46 verbunden, das den Spitzenwert der der Kathode 30 zugeführten HF-Spannung anzeigt.
Die Endplatten 26 und 28 sind in Fig. 3 mit Bezugs­ potential, beispielsweise Erde, verbunden. Demgemäß ist auch die Anode 35 geerdet. Der sich durch die Platte 28 erstreckende Ortsteil der Kathode 30 ist gegen die Platte 28 durch eine nichtleitende Buchse 50 elektrisch isoliert. Zusätzlich ist eine nach unten offene zylind­ rische Abschirmung 34 vorgesehen, die die Kathode 30 umgibt und mit der Platte 28 verbunden und damit geerdet ist.
Bei einer speziellen Ausführungsform der Apparatur nach Fig. 3 zur Durchführung des vorliegenden Verfahrens war der Anoden-Kathoden-Abstand etwa 10 cm. Bei jenem Reaktor war der Durchmesser der Platte 34 etwa 25 cm und betrug der Durchmesser der Anode 35 etwa 43 cm. Die Unterseite der Platte 34 war zur Aufnahme von sieben zu ätzenden Plättchen eines Durchmessers von etwa 7,6 cm ausgebildet.
In der Kammer nach Fig. 3 wird eine vorgeschriebene Gas­ atmosphäre hergestellt. Eine Gaszufuhr 52 liefert eine gesteuerte Gasströmung in die Kammer. Zusätzlich wird ein vorgeschriebener niedriger Druck in der Kammer mit Hilfe eines üblichen Pumpensystems 54 aufrecht erhalten.
Durch Einführen eines bestimmten Gases oder einer bestimmten Gasmischung in die Kammer 22 und Erzeugen eines elektrischen Feldes zwischen Kathode 30 und Anode 35 entsprechend den nachstehend angegebenen Details wird ein reaktives Plasma in der Kammer 22 erzeugt. Während des Ätz­ prozesses an den Werkstückoberflächen erzeugte flüch­ tige Produkte werden aus der Kammer durch das System 54 abgezogen.
Entsprechend dem vorliegenden Verfahren wird ein polymeres Material auf den vorstehend beschriebenen Resistelementen 16 und 18, jedoch nicht auf den freiliegenden Zonen der Schicht 14, erzeugt und aufrecht erhalten während der Plasmaätzung. Dieses geschieht durch Einstellen spezieller Prozeßbedingungen in der Reaktionskammer.
Bei einem Ausführungsbeispiel erfolgte die Plasmaätzung einer resistmaskierten SiO₂-Schicht mit vernachlässigbarer Erosion des Resistmusters. Die SiO₂-Schicht war etwa 0,12 µm dick und die Resistmaskierelemente waren aus annähernd 0,35 µm dickem DCOPA oder PBS oder COP. Beispielsweise um­ faßten die in die Kammer 22 von der Gaszufuhr 52 einge­ führten Gase eine Mischung von CHF₃, H₂ und N₂. In einem speziellen Beispiel betrugen die in die Kammer 22 einge­ führten Gasdurchsätze
11,6 cm³/min. CHF₃
2,4 cm³/min. H₂
0,6 cm³/min. N₂.
Weiterhin war der Druck in der Kammer 22 auf etwa 0,93 Pa (= 7 Millitorr) eingestellt, und die Eingangsleistung bei der Kathodenoberfläche betrug etwa 0,2 Watt/cm². Unter diesen Bedingungen wurde die SiO₂-Schicht mit einer Geschwindigkeit von etwa 21,5 nm/min. geätzt. Bezeich­ nenderweise blieben die Resistelemente während des Ätz­ vorgangs dimensionell praktisch intakt.
Der selektive Niederschlag einer polymeren Schicht auf die Resistelemente während des vorliegenden Ätzverfahrens ist in Fig. 4 dargestellt. Dünne, typischerweise etwa 40-50 nm (400-500 Angström) dicke Schutzschichten 60 und 62 befinden sich, wie dargestellt, auf den Oberseiten der oben beschriebenen Resistelemente 16 und 18. In der Mitte während des anisotropen Ätzprozesses ist etwa die Hälfte der niedergeschlagenen SiO₂-Schicht 14 von der zu bearbeitenden Struktur entfernt worden. Diese teilweise entfernten Zonen der Schicht 14 sind in Fig. 4 mit 14a, 14b und 14c bezeichnet. Wie in Fig. 4 dargestellt, existiert keine polymere Schicht auf den unmaskierten Zonen 14a, 14b und 14c während des Ätzens.
Nachfolgend werden als Ergebnis des oben angegebenen Ätzprozesses die SiO₂-Zonen 14a, 14b und 14c vollständig entfernt, wodurch die Oberflächen der vorgesehenen Zonen der darunterliegenden Schicht 10 zur Bearbeitung frei­ liegen. Wesentlich ist, da das die Resistelemente 16 und 18 umfassende Maskenmuster praktisch keinem Abmessungs­ abbau während des Ätzens unterliegt, daß die SiO₂-Zonen, die unter diesen Maskierungselementen liegen, praktisch keiner seitlichen Erosion unterworfen sind. Demgemäß entsprechen die Breiten der freiliegenden Zonen der Schicht 10 praktisch genau den Abmessungen, wie diese ursprünglich durch das Resistmuster definiert sind. Folglich wird, wenn das Ätzen der Schicht 10 nachfolgend unter Verwendung der restlichen SiO₂-Zonen als eine Maske ausgeführt wird, das in die Schicht 10 übertragene Muster ein hochgetreues Replikat des ursprünglich vorgegebenen Resistmusters sein.
Das anisotrope Ätzen der Schicht 10 von Fig. 4 erfolgt beispielsweise in einem üblichen reaktiven Zerstäubungs­ ätzschritt unter Verwendung einer reinen Sauerstoffatmos­ phäre bei einem Druck von etwa 0,67 Pa (= 5 Millitorr), einem Sauerstoffgasdurchsatz von etwa 12 cm³/min. und einer Eingangsleistung zum oben erwähnten Reaktor von etwa 0,2 Watt/cm². Bei diesem Schritt wird das Resistmuster mit den Elementen 16 und 18 und den Schutzschichten 60 und 62 hierauf entfernt, während das durch die SiO₂-Schicht 14 definierte Muster in die relativ dicke Schicht 10 über­ tragen wird. Hierdurch wird eine Submikrometerauflösung mit im wesentlichen vertikalen Wänden in der Schicht 10 erreicht. Die sich anschließende Weiterbearbeitung des Substrates 12 (oder einer nicht dargestellten, zwischen Schicht 10 und Substrat 12 gelegenen Schicht) erfolgt unter Verwendung der gemusterten dicken Schicht 10 als Maske hierfür in üblicher Weise. Eine solche Weiterbearbeitung umfaßt beispielsweise Ionenimplantation, Diffusion, Ätzen, Metallisieren usw.
Eine genaue Theorie, die die Grundlage für das vorliegend gefundene Phänomen eines selektiven Niederschlages erklärt, ist noch nicht formuliert worden. Eine mögliche Erklärung für dieses Phänomen liegt darin, daß während des Ätzens eine polymere Schicht, die aus Fluor- und Wasserstoff­ komponenten im Plasma erhalten wird, tatsächlich auf sowohl den Maskierresistelementen als auch den unmaskierten oder exponierten SiO₂-Zonen entsteht. Die Schicht aber, die sich auf dem SiO₂ auszubilden sucht, wird kontinuierlich von den exponierten Zonen durch reaktives und nicht-reaktives Zerstäuben abgeätzt, wodurch die SiO₂-Zonen dem Plasmaätz­ prozeß ausgesetzt sind. Andererseits tritt auf der Ober­ fläche des Resistmaterials (das selbst ein Polymer ist) eine verstärkte Schichtbildung auf, so daß eine resultierende Schichtdicke trotz des Umstandes zurückbleibt, daß auch ein reaktives oder nicht-reaktives Zerstäuben der Schicht während des Ätzens fortlaufend auftritt. Die auf dem Resistmuster verbleibende Polymerschichtdicke dient dann ihrerseits als eine effektive Schutzschicht hierfür.
Die Erfindung ist jedoch nicht von der vorstehend gegebenen Erklärung abhängig. Gleichgültig, ob sich jene Erklärung als tatsächlich zutreffend herausstellt oder nicht, beruht die Erfindung auf der Tatsache, daß selektive Polymer­ bildung und -aufrechterhaltung defacto auftreten und in der Praxis zuverlässig und reproduzierbar zur signifikanten Verbesserung eines wichtigen Verfahrensablaufes bei der Herstellung integrierter Schaltungsvorrichtungen verwen­ det werden kann.
Der fundamentale Gesichtspunkt des vorliegenden Ver­ fahrens ist die Erzeugung sowohl von Fluor- als auch von Wasserstoffkomponenten in einem Ätzplasma unter gesteuerten Bedingungen, die dahingehend entworfen sind, eine schützende polymere Schicht nur auf den Oberflächen eines maskierenden Resistmusters niederzuschlagen und aufrecht zu halten. Sonach ist, obgleich die Einführung von Stickstoff in die Ätzkammer aus der Gaszufuhr generell als vorteilhaft angesehen wird, die Gegenwart von Stickstoff in der Gasmischung nicht not­ wendig. Tatsächlich reicht CHF₃ allein aus, um einen selek­ tiven polymeren Niederschlag der in Rede stehenden Art bei Verwendung von Resists wie beispielsweise DCOPA, PBS oder COP, zu erhalten. Für CHF₃ allein ist es vorteilhaft, die folgenden Bedingungen in der Reaktionskammer nach Fig. 3 für den Erhalt eines solchen Niederschlages einzustellen:
  • - einen Druck von etwa 1,33 Pa (10 Millitorr),
  • - einen Gasdurchsatz von etwa 14 cm³/min. und
  • - eine Eingangsleistung von etwa 0,15 Watt/cm².
Alternativ können CHF₃ + H₂ oder CHF₃ + N₂ in einer Anordnung nach Fig. 3 benutzt werden, um das beschriebene Phänomen eines selektiven Polymerniederschlages zu erhalten. Für CHF₃ + H₂ sind die folgenden Bedingungen vorteilhaft:
  • - ein CHF₃-Gasdurchsatz von etwa 11,6 cm³/min.,
  • - ein H₂-Gasdurchsatz von etwa 2,4 cm³/min.,
  • - ein Druck von etwa 0,93 Pa (= 7 Millitorr) und
  • - eine Eingangsleistung von etwa 0,2 Watt/cm².
Für CHF₃ + N₂ sind die entsprechenden Parameter
  • - CHF-Gasdurchsatz von 14 cm³/min.,
  • - N₂-Durchsatz von 2 cm³/min.,
  • - Druck von 2 Pa (= 15 Millitorr)
  • - Eingangsleistung von 0,2 Watt/cm².
Zahlreiche Abwandlungen sind möglich. Beispielsweise ver­ steht es sich, obgleich im Vorstehenden das Hauptgewicht auf der Verbesserung der Ätzselektivität zwischen einem Resistmaskenmuster und einer darunterliegenden SiO₂-Schicht liegt, daß das vorliegende Verfahren auch zum Ätzen einer darunterliegenden Schicht aus einem anderen Material, bei­ spielsweise Siliziumnitrid, Bornitrid oder bordotiertes Polysilizium geeignet ist. Desweiteren versteht es sich, obgleich das Hauptanwendungsgebiet des vorliegenden Ver­ fahrens das erwähnte Dreiniveau-Verfahren sein wird, daß das Verfahren auch für andere Zwecke eingesetzt werden kann. Beispielsweise kann das vorliegende selektive Polymer­ niederschlagsverfahren immer dort angewandt werden, wo eine resistmaskierte Schicht aus SiO₂ oder einem der anderen angegebenen alternativen Materialien mit hoher Auflösung in einem plasmaunterstützten Prozeß zu ätzen ist. Das be­ schriebene Verfahren ist auch nicht auf die als Beispiel speziell angegebenen elektronenstrahlungsempfindliche und röntgenstrahlungsempfindliche Resists beschränkt. Das Verfahren ist generell bei jedem Herstellungsverfahren für sehr hochintegrierte Bauelemente anwendbar, wenn immer ein dünnes Hochauflösungsresistmaterial zur Bildung einer Ätzmaske selektiv bestrahlt und bemustert wird.

Claims (8)

1. Verfahren zur Herstellung einer integrierten Schaltungs­ vorrichtung mit den Verfahrensschritten
  • - Erzeugen einer zu bemusternden Schicht (14)
  • - Aufbringen einer polymeren Resistschicht auf die zu bemusternde Schicht,
  • - Bemustern der Resistschicht zur Definition von Merkmalen hierin und
  • - Trockenätzen der zu bemusternden Schicht in einem plasmaunterstützten Ätzschritt unter Verwendung der gemusterten Resistschicht als Maske,
dadurch gekennzeichnet, daß
  • - im Verlauf des Ätzschrittes eine polymere Schutzschicht (60, 62) erzeugt und
  • - während der der Vorrichtungsmerkmaldefinition dienenden Ätzung
  • - nur auf der Oberseite der gemusterten Resistschicht beibehalten wird, wobei im Verlauf des Ätzschrittes in einer Reaktionskammer ein Plasma, das Fluor- und Wasserstoff-Komponenten aufweist, gebildet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß im Verlauf des Ätzschrittes in die Kammer gasförmiges CHF₃ oder gasförmiges CHF₃ + H₂ eingeführt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß im Verlauf des Ätzschrittes in der Kammer desweiteren eine Stickstoffkomponente gebildet wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß im Verlauf des Ätzschrittes gasförmiges CHP₃ + N₂ oder gasförmiges CMF₃ + H₂ + N₂ eingeführt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß
  • - die herzustellende Vorrichtung auf einer Kathodenelektrode innerhalb der Kammer montiert wird,
  • - die zu bemusternde Schicht aus SiO₂ hergestellt wird und
  • - im Verlauf des Ätzschrittes CHF₃ + H₂ + N₂ in die Kammer eingeführt wird, wobei
  • - folgende Gasdurchsätze in der Kammer erzeugt werden:
    etwa 11,6 cm³/min CHF₃
    etwa 2,4 cm³/min H₂ und
    etwa 0,6 cm³/min N₂,
  • - ein Druck von etwa 0,93 Pa in der Kammer erzeugt wird und
  • - eine Leistungsdichte von etwa 0,2 Watt/cm² an der Oberfläche der Vorrichtung durch Treiben der Kathodenelektrode über einen kapazitiv angekoppelten Hochfrequenzgenerator erzeugt wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß
  • - die SiO₂-Schicht etwa 0,12 µm dick ist,
  • - die Resistschicht etwa 0,35 µm dick ist und aus der Resistmaterialgruppe DCOPA, PBS, COP ausgewählt wird und
  • - die Schutzschicht etwa 40-50 nm dick ist.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß
  • - die SiO₂-Schicht auf einer etwa 2,6 µm dicken organischen Schicht angeordnet ist und
  • - auf den Ätzschritt folgend, die organische Schicht in der Kammer in einem reinen Sauerstoffplasmaätzschritt anisotrop geätzt wird, um die in der SiO₂-Schicht definierten Vorrichtungsmerkmale in die organische Schicht zu übertragen.
DE3140890A 1980-10-20 1981-10-15 Photolithographisches Verfahren zum Herstellen einer integrierten Schaltungsvorrichtung Expired - Fee Related DE3140890C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/199,023 US4333793A (en) 1980-10-20 1980-10-20 High-selectivity plasma-assisted etching of resist-masked layer

Publications (2)

Publication Number Publication Date
DE3140890A1 DE3140890A1 (de) 1982-06-16
DE3140890C2 true DE3140890C2 (de) 1997-08-21

Family

ID=22735887

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3140890A Expired - Fee Related DE3140890C2 (de) 1980-10-20 1981-10-15 Photolithographisches Verfahren zum Herstellen einer integrierten Schaltungsvorrichtung

Country Status (13)

Country Link
US (1) US4333793A (de)
JP (1) JPS5799745A (de)
BE (1) BE890772A (de)
CA (1) CA1160759A (de)
DE (1) DE3140890C2 (de)
ES (1) ES506354A0 (de)
FR (1) FR2492591A1 (de)
GB (1) GB2085809B (de)
HK (1) HK6786A (de)
IE (1) IE52530B1 (de)
IT (1) IT1139988B (de)
NL (1) NL191587C (de)
SE (1) SE455743B (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0050973B1 (de) * 1980-10-28 1986-01-22 Kabushiki Kaisha Toshiba Verfahren zur Maskierung von Halbleiteranordnungen unter Verwendung einer Polymerschicht
US4397724A (en) * 1981-08-24 1983-08-09 Bell Telephone Laboratories, Incorporated Apparatus and method for plasma-assisted etching of wafers
US4375385A (en) * 1982-03-25 1983-03-01 Rca Corporation Plasma etching of aluminum
US4372807A (en) * 1982-03-25 1983-02-08 Rca Corporation Plasma etching of aluminum
JPS58204537A (ja) * 1982-05-24 1983-11-29 Hitachi Ltd プラズマエツチング方法
US4422897A (en) * 1982-05-25 1983-12-27 Massachusetts Institute Of Technology Process for selectively etching silicon
US4451349A (en) * 1983-04-20 1984-05-29 International Business Machines Corporation Electrode treatment for plasma patterning of polymers
JPH0622212B2 (ja) * 1983-05-31 1994-03-23 株式会社東芝 ドライエッチング方法
US4452665A (en) * 1983-10-12 1984-06-05 International Business Machines Corporation Polymeric halocarbons as plasma etch barriers
US4470871A (en) * 1983-12-27 1984-09-11 Rca Corporation Preparation of organic layers for oxygen etching
US4534826A (en) * 1983-12-29 1985-08-13 Ibm Corporation Trench etch process for dielectric isolation
US4601913A (en) * 1984-06-27 1986-07-22 International Business Machines Corporation Underlay surface modification to control resin glass polymerization
US4528066A (en) * 1984-07-06 1985-07-09 Ibm Corporation Selective anisotropic reactive ion etching process for polysilicide composite structures
US4613400A (en) * 1985-05-20 1986-09-23 Applied Materials, Inc. In-situ photoresist capping process for plasma etching
DE3615519A1 (de) * 1986-05-07 1987-11-12 Siemens Ag Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten
US5332653A (en) * 1992-07-01 1994-07-26 Motorola, Inc. Process for forming a conductive region without photoresist-related reflective notching damage
US5562801A (en) * 1994-04-28 1996-10-08 Cypress Semiconductor Corporation Method of etching an oxide layer
JP3073906B2 (ja) * 1995-03-27 2000-08-07 財団法人国際超電導産業技術研究センター 超電導デバイスの製造方法
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
US6699792B1 (en) * 2001-07-17 2004-03-02 Advanced Micro Devices, Inc. Polymer spacers for creating small geometry space and method of manufacture thereof
CN100451831C (zh) * 2001-10-29 2009-01-14 旺宏电子股份有限公司 减小图案间隙或开口尺寸的方法
US6573177B1 (en) * 2002-02-19 2003-06-03 Macronix International Co., Ltd. Protection layer to prevent under-layer damage during deposition
US9159561B2 (en) * 2013-12-26 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method for overcoming broken line and photoresist scum issues in tri-layer photoresist patterning

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3692655A (en) * 1971-04-05 1972-09-19 Rca Corp Method of radiofrequency sputter etching
US3816196A (en) * 1971-06-07 1974-06-11 Gen Electric Passivation of photoresist materials used in selective plasma etching
GB1417085A (en) * 1973-05-17 1975-12-10 Standard Telephones Cables Ltd Plasma etching
DE2862150D1 (en) * 1977-10-06 1983-02-17 Ibm Method for reactive ion etching of an element
JPS5454578A (en) * 1977-10-11 1979-04-28 Fujitsu Ltd Gas plasma etching method
JPS5470772A (en) * 1977-11-16 1979-06-06 Cho Lsi Gijutsu Kenkyu Kumiai Dry etching method
US4226896A (en) * 1977-12-23 1980-10-07 International Business Machines Corporation Plasma method for forming a metal containing polymer
US4244799A (en) * 1978-09-11 1981-01-13 Bell Telephone Laboratories, Incorporated Fabrication of integrated circuits utilizing thick high-resolution patterns
US4275286A (en) * 1978-12-04 1981-06-23 Hughes Aircraft Company Process and mask for ion beam etching of fine patterns

Also Published As

Publication number Publication date
US4333793A (en) 1982-06-08
CA1160759A (en) 1984-01-17
NL191587C (nl) 1995-10-03
GB2085809A (en) 1982-05-06
HK6786A (en) 1986-02-07
IE812455L (en) 1982-04-20
ES8207386A1 (es) 1982-09-01
NL191587B (nl) 1995-06-01
FR2492591B1 (de) 1984-12-21
ES506354A0 (es) 1982-09-01
FR2492591A1 (fr) 1982-04-23
NL8104741A (nl) 1982-05-17
SE455743B (sv) 1988-08-01
GB2085809B (en) 1984-06-20
DE3140890A1 (de) 1982-06-16
IT8124559A0 (it) 1981-10-19
IT1139988B (it) 1986-09-24
IE52530B1 (en) 1987-12-09
SE8105859L (sv) 1982-04-21
JPS5799745A (en) 1982-06-21
BE890772A (fr) 1982-02-15

Similar Documents

Publication Publication Date Title
DE3140890C2 (de) Photolithographisches Verfahren zum Herstellen einer integrierten Schaltungsvorrichtung
DE3609681C2 (de) Verfahren zur Dünnfilmerzeugung
DE10328578B4 (de) Verfahren zum reaktiven Ionenätzen unter Verwendung einer Hartmaske aus einer amorphen Kohlenstoff-Wasserstoff-Schicht
DE69825630T2 (de) Fokusringe
DE2754396C2 (de)
EP0015403B1 (de) Verfahren zum reaktiven Ionenätzen von Silicium
EP0865664B1 (de) Verfahren zum anisotropen plasmaätzen verschiedener substrate
DE60025072T2 (de) Verfahren zur Nachbehandlung einer abgeschiedenen, kohlenstoffhaltigen Schicht auf einem Substrat
DE69909248T2 (de) Verfahren zur verminderung der erosion einer maske während eines plasmaätzens
DE69724192T2 (de) Verfahren zum Ätzen von Polyzidstrukturen
EP2506294B1 (de) Verfahren zum elektronenstrahlinduzierten Ätzen
EP2313913B1 (de) Verfahren zum elektronenstrahlinduzierten ätzen von mit gallium implantierten schichten
EP1444724A2 (de) Photolithographisches strukturierungsverfahren mit einer durch ein plasmaverfahren abgeschiedenen kohlenstoff-hartmaskenschicht mit diamantartiger härte
DE3103177A1 (de) Verfahren zum herstellen von polysiliziumstrukturen bis in den 1 (my)m-bereich auf integrierte halbleiterschaltungen enthaltenden substraten durch plasmaaetzen
DE3925070C2 (de) Verfahren zum Erhalt einer sauberen Siliziumoberfläche
DE69819023T2 (de) Methode, eine leitende schicht zu ätzen
DE4130391C2 (de) Verfahren zum selektiven entfernen einer schicht und dessen verwendung
DE19746425A1 (de) Heliconwellenerregung zum Erzeugen energiereicher Elektronen zur Herstellung von Halbleitern
EP0338102A1 (de) Verfahren zur Herstellung von integrierten Halbleiterstrukturen welche Feldeffekttransistoren mit Kanallängen im Submikrometerbereich enthalten
DE112007001243B4 (de) Verfahren zum Trockenätzen einer Zwischenisolierschicht
DE10037957C1 (de) Verfahren zum anisotropen Trockenätzen organischer Antireflexionsschichten
DE3219284C2 (de)
DE4135033C1 (de)
EP0325939B1 (de) Verfahren zum Planarisieren von Halbleiteroberflächen
DE2224468A1 (de) Verfahren zum aetzen von vorzugsweise glas- bzw. siliciumdioxydschichten

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: AT & T TECHNOLOGIES, INC., NEW YORK, N.Y., US

8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/306

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee