DE3129487C2 - - Google Patents
Info
- Publication number
- DE3129487C2 DE3129487C2 DE19813129487 DE3129487A DE3129487C2 DE 3129487 C2 DE3129487 C2 DE 3129487C2 DE 19813129487 DE19813129487 DE 19813129487 DE 3129487 A DE3129487 A DE 3129487A DE 3129487 C2 DE3129487 C2 DE 3129487C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- silicon layer
- silicon
- region
- vertical transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 230000000873 masking effect Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000004020 conductor Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zur Herstel
lung einer oxidisolierten, integrierten Injektionsschal
tungsanordnung, die einen lateralen und eine Anzahl ver
tikaler Transistoren in einem Elementgebiet vom ersten
Leitfähigkeitstyp an der Oberfläche eines Siliziumkörpers
aufweist, bei dem die Verfahrensschritte a), b), f), h) und
i) des Anspruchs 1 durchgeführt werden.
Ein solches Verfahren ist aus "IBM Technical Disclosure
Bulletin", Bd. 22, Nr. 7, Dezember 1979, Seiten 2786 bis
2788 bekannt und ergibt eine integrierte Injektionsschal
tungsanordnung (I2L), bei der die erste polykristalline
Siliziumschicht der wechselseitigen Verbindung der Basis
gebiete einer Anzahl von vertikalen npn-Transistoren unter
einander und mit dem Kollektor des lateralen pnp-Transistors
dient. Diese Verbindung wird bei der bekannten Struktur der
art gefertigt, daß sie sich nicht über Transistorgebieten,
sondern zwischen Transistorgebieten befindet, so daß sie
neben den Transistorgebieten Platz benötigt.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Ver
fahren zur Herstellung einer integrierten Injektionsschal
tungsanordnung der eingangs genannten Art zu schaffen, welche
einen geringeren Raumbedarf als die eingangs genannte An
ordnung hat.
Diese Aufgabe wird gelöst durch das Verfahren gemäß Anspruch 1.
Dies hat den Vorteil, daß die die Basisgebiete der verti
kalen Transistoren und den Kollektor des lateralen Transi
stors verbindende polykristalline Siliziumschicht direkt
über die Kollektoren der vertikalen Transistoren geführt wird
und somit Platz gespart werden kann. Diese Tatsache ist an
sich aus IBM Technical Disclosure Bulletin, Bd. 22, No. 7,
Dezember 1979, S. 2948 bis 2951 bekannt.
Aus der DE-OS 31 00 839 und der EP-OS 21 403 sind Verfahren zur
Herstellung einer oxidisolierten integrierten Injektionsschaltungs
anordnung bekannt, die einen lateralen und eine Anzahl verti
kaler Transistoren in einem Elementgebiet vom ersten Leitungs
typ an der Oberfläche eines Siliziumkörpers aufweisen, bei
denen die Verfahrensschritte a) bis h) des Anspruchs 1 durchge
führt werden. Diese Schriften waren jedoch am Prioritätstag der
vorliegenden Anmeldung der Öffentlichkeit noch nicht zugänglich.
Die Erfindung wird im folgenden anhand der Zeichnung näher er
läutert. In dieser zeigt
Fig. 1 eine Draufsicht auf eine Ausführungsform einer
I2L-Schaltungsanordnung und
Fig. 2 bis 7 in Seitenansicht Schnittbilder zur Darstellung
verschiedener Verfahrensstufen der Herstellung
einer I2L-Schaltungsanordnung.
In Fig. 1 ist eine Ausführungsform einer I2L-Schaltungsanord
nung, im folgenden I2L-Zelle genannt, dargestellt, bei der ein
elektrisch leitfähiger Pfad über der Oberfläche der Zelle ange
ordnet ist, welcher die Basisgebiete der Vertikaltransistoren
verbindet. Mehrere Leiter 63, 64 und 65 liegen über n⁺-Gebieten
66, 68 und 70 und sie stehen mit diesen Gebieten in elektrischem
Kontakt. Die Leiter 63, 64 und 65 bestehen aus dotiertem, poly
kristallinen Silizium, durch welches Störstoff hindurchdiffun
diert ist, um die n⁺-Gebiete 66, 68 und 70 von drei vertikalen
Transistoren in der nachfolgend noch zu beschreibenden Weise
auszubilden. Eine weitere, leitfähige Schicht 80 ist über einer
Zelle 84, 86 und den Leitern 63, 64 und 65 angeordnet, wobei
ein dieelektrisches Material, z. B. Siliziumoxid, die Leiter
63, 64 und 65 isoliert. Diese leitfähige Schicht 80 ist
p-dotiertes, polykristallines Silizium, welches elek
trisch in Kontakt steht mit dem p⁺-Gebiet 86 des lateralen Tran
sistors und auch in Kontakt steht mit der Oberfläche der Zelle
84, 86 und stark dotierten p⁺-Gebieten 88, 90, 92, welche in
der dargestellten Weise zwischen den n⁺-Gebieten 66, 68 und 70
angeordnet sind. Die p⁺-Gebiete 88, 90 und 92 werden zusammen
mit dem p⁺-Gebiet 86 dadurch ausgebildet, daß ein p-Dotierungs
mittel durch die polykristalline Schicht 80 in noch zu beschrei
bender Weise hindurchdiffundiert wird. Hierdurch bildet die hoch
dotierte leitfähige Schicht 80 einen Pfad mit niedrigem Wider
stand, welcher die niedrig dotierten p-Gebiete der vertikalen
Transistoren in Serie verbindet.
Ein Verfahren zur Herstellung von Strukturen der integrierten
Injektionslogik gemäß Fig. 1 unter einer neuartigen Anwendung
an sich bekannter Schritte der Halbleiterbearbeitung wird an
hand der Schnittdarstellungen von Zellstrukturen in den Fig.
2 bis 7 beschrieben.
Entsprechend der Darstellung in Fig. 2 wird eine I2L-Zelle
in einem Halbleiterkörper ausgebildet, welcher ein p-dotier
tes Substrat 50 (z. B. 1016 Bor-Atome/cm3) aufweist, in dessen
Oberfläche ein stark dotiertes n⁺-Gebiet 52 (z. B. 1019 Arsen-
Atome/cm3) angeordnet ist, auf dem sich eine n- Epitaxialschicht
54 (z. B. 1016 Arsen-Atome/cm3) befindet, die auf der Oberfläche
des Substrats 50 aufgewachsen ist und das stark dotierte n⁺-Ge
biet 52 überlagert. Eine Schicht aus Siliziumoxid 56 erstreckt
sich über die epitaktische Schicht und umgibt das epitaktische
Material über dem n⁺-Gebiet 52, welches das Elementgebiet in
dem Halbleiterkörper umfaßt, das für die I2L-Zelle bestimmt ist.
P-Ionen (z. B. Bor), werden in die epitaktische Schicht 54 im
plantiert, so daß das niedrig dotierte Basisgebiet 58 des verti
kalen npn-Transistors entsteht. Eine Dosis in der Größenordnung
von 1012 Bor-Atome/cm2 wird bei einer Spannung von 190 KeV implan
tiert.
Wie Fig. 3 zeigt, wird eine eigenleitende Schicht aus polykristallinem Sili
zium 60 über der Oberfläche des Halbleiterkörpers ausgebildet,
und anschließend wird eine Maskierungsschicht 62 aus Silizium
nitrid über der Oberfläche der polykristallinen Siliziumschicht
60 hergestellt. Unter Anwendung der bekannten Technik der Foto
resistmaskierung und der chemischen Ätzung werden Fenster dadurch
hergestellt, daß Teile der Siliziumnitridschicht 62 derart ent
fernt werden, daß die für die Leiter 63, 64 und 65 gemäß Fig. 1
vorzusehenden Stellen definiert werden, und es wird ein n-Dotie
rungsmittel, z. B. Arsen, durch polykristalline Silizium-Gebiete
63, 64 und 65 derart diffundiert, daß n⁺-Gebiete 66, 68 und 70
in der Oberfläche der epitaktischen Schicht 54 gebildet werden.
Die zuvor implantierten Borionen im p-Basisgebiet 58 trennen
die n⁺-Gebiete und das darunter befindliche n-Gebiet der epi
taktischen Schicht 54.
Nach dem Eindiffundieren des n-Dotierungsmittels in die Gebiete
66, 68 und 70 wird die freigelegte Oberfläche der polykristallinen
Schicht 60 oxidiert, und es bilden sich obere Abdeckungen 72, 74
und 76 aus Siliziumoxid. Anschließend wird die Maskierungsschicht
62 entfernt, und die freigelegte Oberfläche der polykristallinen
Siliziumschicht 60 wird durch eine selektive Ätzung entfernt,
welche nicht die oberen Abdeckungen 72, 74 und 76 angreift. Die
Ätzung des polykristallinen Siliziums unterschneidet die oberen
Abdeckungen 72, 74 und 76 in Form von Siliziumoxidkappen und re
duziert die Breite des n⁺-polykristallinen Siliziums über den
diffundierten Gebieten 66, 68 und 70. Anschließend werden die
freigelegte Oberfläche der epitaktischen Schicht 54 und die frei
gelegten Seitenwandungen des n⁺-polykristallinen Siliziums oxi
diert, wobei das Siliziumoxid die n⁺-polykristallinen Silizium
gebiete 63, 64, 65 über den n⁺-Gebieten 66, 68 und 70 einschließt.
Dann wird durch selektive Ätzung, z. B. Plasmaätzung, das Sili
ziumoxid von der Oberfläche der epitaktischen Schicht 54 entfernt,
und es bleibt Siliziumoxid 73, 75 und 77 um das n⁺-polykristalline
Silizium über den n⁺-Gebieten 66, 68 und 70 erhalten, wie Fig. 4
zeigt.
Entsprechend der Darstellung in Fig. 5 wird eine zweite eigen
leitende polykristalline Siliziumschicht 80 über der Oberfläche
des Halbleiterkörpers ausgebildet, und eine Siliziumnitridschicht
auf der Oberfläche der zweiten polykristallinen Siliziumschicht
80 gebildet. Anschließend wird das Siliziumnitrid mit Ausnahme
des Gebietes 82, welches sich über der Elementzelle dort befindet,
wo das Basisgebiet des lateralen pnp-Transistors auszubilden ist,
entfernt. Wie Fig. 6 zeigt, wird ein p-Dotierungsmittel, z. B.
Bor, anschließend durch die freie Oberfläche der polykristallinen
Siliziumschicht 80 während einer Oxidation hindurchdiffundiert,
und es wird ein p⁺-Emitter 84 und ein p⁺-Kollektor 86 des lateralen
pnp-Transistors sowie eine Oxidschicht 83 gebildet. Das p-Do
tierungsmittel diffundiert auch durch die polykristalline Silizium
schicht 80 in die Oberfläche der epitaktischen Schicht zwischen
den n⁺-Gebieten 66, 68 und 70, so daß p⁺-Gebiete 88, 90 und 92
entstehen. Die p-dotierte polykristalline Schicht 80 verbindet
daher den Kollektor 86 des pnp-Transistors mit den niedrig do
tierten Basisgebieten des vertikalen npn-Transistors durch die
Kontaktgebiete 88, 90 und 92, welche zwischen den Kollektoren 66,
68 und 70 der vertikalen npn-Transistoren angeordnet sind.
Die vollständige Transistorstruktur ist in Fig. 7 dargestellt,
welche zeigt, daß die Basismaskierungsschicht 82 und das darunter
befindliche polykristalline Silizium entfernt sind und eine passi
vierende Siliziumoxidschicht 94 thermisch aufgewachsen ist, welche
an die Oxidschicht 83 über der Oberfläche des I2L-Elements an
schließt. Durch die Siliziumoxidschicht 83 wird ein Injektorkon
takt 96 zu dem p-dotierten polykristallinen Silizium 80 über dem
p⁺-Gebiet 84 hergestellt. Die Kontakte zu den n⁺-Kollektoren der
vertikalen npn-Transistoren werden gebildet durch Leiter 63, 64
und 65.
Claims (3)
1. Verfahren zur Herstellung einer oxidisolierten integrierten
Injektionsschaltungsanordnung, die einen lateralen und eine
Anzahl vertikaler Transistoren in einem Elementgebiet vom er
sten Leitungstyp an der Oberfläche eines Siliziumkörpers auf
weist, gekennzeichnet durch den Ablauf folgender Verfahrens
schritte:
- a) Einbringen eines ersten Dotierstoffes vom zweiten Leitungs typ in einen Teil des Elementgebietes (54) an der Oberfläche des Siliziumkörpers (50) zur Bildung eines dotierten Basis gebietes (58) für die vertikalen Transistoren,
- b) Ausbildung einer eigenleitenden ersten polykristallinen Siliziumschicht (60) auf der Oberfläche des Siliziumkör pers (50),
- c) Aufbringen einer Maskierungsschicht (62) auf der Ober fläche der ersten Siliziumschicht (60),
- d) Entfernung der Maskierungsschicht (62) und Freilegung der ersten Siliziumschicht (60) oberhalb der Bereiche des Ele mentgebietes (54), in denen die Kollektorzonen (66, 68, 70) der vertikalen Transistoren ausgebildet werden sollen,
- e) Eindiffusion eines Dotierstoffes vom ersten Leitungstyp in die freigelegten Bereiche der ersten Siliziumschicht (60), so daß die Kollektorzonen (66, 68, 70) der vertikalen Transistoren gebildet werden,
- f) Oxidation der freiliegenden Bereiche der ersten Silizium schicht (60) zur Erzeugung einer oberen Abdeckung (72, 74, 76),
- g) Entfernung der restlichen Maskierungsschicht (62) und der unter ihr liegenden Teile der ersten Siliziumschicht (60),
- h) Oxidation der freiliegenden Bereiche der ersten Silizium schicht zur Erzeugung einer seitlichen Abdeckung (73, 75, 77),
- i) Ausbildung einer eigenleitenden zweiten polykristallinen Si liziumschicht (80) auf den Abdeckungen (72, 73, 74, 75, 76, 77) und den freigelegten Teilen der Oberfläche des Silizium körpers (50),
- j) Ausbildung einer Basismaskierungsschicht (82) auf der zweiten Siliziumschicht (80) oberhalb des auszubildenden Basisgebietes des Lateraltransistors, und
- k) Eindiffusion eines Dotierstoffes vom zweiten Leitungstyp in die nicht von der Basismaskierungsschicht (82) bedeckten Teile der zweiten Siliziumschicht (80), so daß im Element gebiet (54) die Emitter- (84) und die Kollektorzone (86) des lateralen Transistors und Kontaktgebiete (88, 90, 92) für das dotierte Basisgebiet (58) der vertikalen Transis toren entstehen und die Kollektorzone (86) des late ralen Transistors und die Kontaktgebiete (88, 90, 92) für das dotierte Basisgebiet (58) der vertikalen Transistoren über der Oberfläche der Kollektorzonen (66, 68, 70) der vertikalen Transistoren durch die zweite Siliziumschicht (80) leitend verbunden werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach
der Oxidation der freiliegenden Bereiche der ersten Silizium
schicht (60) gemäß Verfahrensschritt h die seitlichen Abdeckungen (73, 75, 77) dadurch
erzeugt werden, daß durch Plasmaätzung die seitlich der oberen
Abdeckungen (72, 74, 76) liegenden Teile des Elementgebietes
(54) freigelegt werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß für die auf die Oberfläche der ersten Siliziumschicht
(60) aufgebrachte Maskierungsschicht (62) und die Basismaskierungs
schicht (82) jeweils eine Siliziumnitridschicht verwendet
wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10642880A | 1980-08-04 | 1980-08-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3129487A1 DE3129487A1 (de) | 1982-06-24 |
DE3129487C2 true DE3129487C2 (de) | 1987-06-04 |
Family
ID=22311366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813129487 Granted DE3129487A1 (de) | 1980-08-04 | 1981-07-27 | Element der integrierten injektionslogik |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS5753973A (de) |
DE (1) | DE3129487A1 (de) |
GB (1) | GB2081508B (de) |
NL (1) | NL8103031A (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3476295D1 (en) * | 1983-09-19 | 1989-02-23 | Fairchild Semiconductor | Method of manufacturing transistor structures having junctions bound by insulating layers, and resulting structures |
JPH08213475A (ja) * | 1995-02-07 | 1996-08-20 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
US6352887B1 (en) * | 1998-03-26 | 2002-03-05 | Texas Instruments Incorporated | Merged bipolar and CMOS circuit and method |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4338622A (en) * | 1979-06-29 | 1982-07-06 | International Business Machines Corporation | Self-aligned semiconductor circuits and process therefor |
US4322882A (en) * | 1980-02-04 | 1982-04-06 | Fairchild Camera & Instrument Corp. | Method for making an integrated injection logic structure including a self-aligned base contact |
-
1981
- 1981-06-23 NL NL8103031A patent/NL8103031A/nl not_active Application Discontinuation
- 1981-07-16 GB GB8121920A patent/GB2081508B/en not_active Expired
- 1981-07-27 DE DE19813129487 patent/DE3129487A1/de active Granted
- 1981-08-04 JP JP56121512A patent/JPS5753973A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
DE3129487A1 (de) | 1982-06-24 |
JPS5753973A (de) | 1982-03-31 |
GB2081508A (en) | 1982-02-17 |
NL8103031A (nl) | 1982-03-01 |
GB2081508B (en) | 1985-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3856545T2 (de) | Halbleiterbauelement mit isoliertem Gatter | |
DE3105118C2 (de) | Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat | |
DE3789350T2 (de) | Herstellungsverfahren zur Ausbildung eines MOS-Transistors durch Selbstausrichtung der Source/Drain-Gebiete. | |
EP0001574B1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
DE3205022A1 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung | |
DE3545040C2 (de) | Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung | |
EP0001550A1 (de) | Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren | |
EP0250721B1 (de) | Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung | |
EP0006510B1 (de) | Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche | |
DE2032315A1 (de) | Halbleiteranordnung mit emitterge koppelten inversen Transistoren | |
DE2510593C3 (de) | Integrierte Halbleiter-Schaltungsanordnung | |
DE2640981C2 (de) | Verfahren zur Herstellung von Halbleiteranordnungen durch Ionenimplantation | |
DE3002740A1 (de) | Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation | |
DE3100839A1 (de) | Integrierte schaltungsanordnung | |
DE3020609A1 (de) | Integrierte schaltung | |
DE2954543C2 (de) | ||
DE1764570B2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren | |
DE69033647T2 (de) | Methode zur Herstellung einer Halbleiterstruktur für integrierte Hochleistungsschaltungen | |
DE69131390T2 (de) | Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen | |
DE2141695B2 (de) | Verfahren zum herstellen eines monolithischen halbleiterbauelementes | |
DE3831264C2 (de) | Verfahren zur Herstellung einer BiCMOS-Halbleiterschaltungsanordnung | |
DE3129487C2 (de) | ||
DE2507038C3 (de) | Inverser Planartransistor und Verfahren zu seiner Herstellung | |
DE2738049A1 (de) | Integrierte halbleiterschaltungsanordnung | |
DE2403816C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |