DE3121449A1 - Halbleiter-festspeicher - Google Patents
Halbleiter-festspeicherInfo
- Publication number
- DE3121449A1 DE3121449A1 DE19813121449 DE3121449A DE3121449A1 DE 3121449 A1 DE3121449 A1 DE 3121449A1 DE 19813121449 DE19813121449 DE 19813121449 DE 3121449 A DE3121449 A DE 3121449A DE 3121449 A1 DE3121449 A1 DE 3121449A1
- Authority
- DE
- Germany
- Prior art keywords
- fusible link
- zone
- resistor
- fusible
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910001120 nichrome Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Be sehre ibung
Halbleiter-Festspeicher
Die Erfindung betrifft einen Halbleiter-Festspeicher nach dem Oberbegriff des Anspruchs 1, das heißt
einen Festspeicher, der mit Hilfe von Schmelzbrücken
Ί0 programmierbar ist und nachfolgend in der üblichen
Weise PROM genannt werden soll. Bei einem solchen PROM verwendet man normalerweise polykristallines Silicium,
Aluminium, Nichrom, Molybdän etc. als Schmelzbrückenmaterial.
Das Einschreiben von Daten in diesen PROM erfolgt dadurch, daß elektrische Schmelzbrücken oder
Sicherungen, die mit Transistoren verbunden sind, welche an Kreuzpunkten einer Speichermatrix angeordnet
sind, geöffnet oder kurzgeschlossen werden. Diese Schmelzbrücken werden durch ihnen zugeführte elektrische
Leistung geschmolzen und aufgeschnitten oder oxidiert
und kurzgeschlossen.
Fig. 1 zeigt ein Beispiel eines Schaltbildes eines solchen PROM für ein Bit. Die Basis 11 eines bipolaren
Transistors 1 ist über einen Basiswiderstand 2 und eine Schmelzbrücke 3 an einen Anschluß 4 für eine X-Bit-Leitung
verbunden. Der Kollektor 12 des Transistors 1 und Dioden 5 und 6 bilden einen Hauptschreibstrompfad
für einen Schreibstrom If und sind an einen Anschluß für eine Y-Bit-Leitung angeschlossen. Der Emitter 13
des Transistors 1 ist über einen Emitterwiderstand 7 mit einem Masseanschluß 9 verbunden. Die Schmelzbrücke
3 wird mittels des Stroms If geschmolzen und aufgeschnitten, wenn man den Masseanschluß 9 von der Masse
löst und die Plusspannung gegen den Anschluß 4 an den
312H49
Anschluß 8 anlegt. Wenn die Schmelzbrücke 3 geöffnet
ist, kann der Transistor 1 nicht mehr im Sättigungsbetrieb arbeiten, so daß das Ausgangssignal am Anschluß
8 ständig den Wert "1" besitzt. Dagegen können andere
Transistoren, deren zugeordnete Schmelzbrücken nicht geöffnet sind, auch AusgangsSignaIe mit dem Wert "0"
liefern.
Pig. 2 zeigt eine Schnittansicht einer die Anordnung von Fig. 1 umfassenden integrierten Schaltung. Der bipolare
Transistor 1, die Schmelzbrücke 3, der Anschluß
4 für die X-Leitung, die Dioden 5 und 6, der Emitterwiderstand 7, der Anschluß 8 für die Y-Leitung und der
Masseanschluß 9 von Fig. 1 sind in Fig. 2 gezeigt. Der Pfad zwischen der Schmelzbrücke 3 und der Basis 11
über den Widerstand 2 ist aus Gründen der einfacheren Darstellung in Fig. 2 fortgelassen.
Überdeckte (vergrabene) N -Zonen 21, 22 und 23 sind
selektiv in einem P-Silicium-Substrat 20 ausgebildet, während auf dem Substrat 20 eine epitaxiale N-Schicht
24 ausgebildet ist. Die Schicht 24 ist durch P -Dammzonen 25 unterbrochen, so daß Inselzonen 31, 32 und
gebildet werden. N -Verbindungszonen 41, 42 und 43
sind auf den überdeckten N -Zonen 21, 22 und 23 ausgebildet.
In den Inselzonen 31, 32 und 33 sind PN -Dioden
5 und 6 bzw. der NPN-Transistor 1 ausgebildet. Der
Schmelzbrückenwiderstand 3 ist unter Zwischenlage eines
Oxidfilms 26 auf der P -Dammzone 25 vorgesehen.
Der Schmelzbrückenwiderstand 3 besteht beispielsweise aus polykristallinem Silicium. Dieser Schmelzbrückenaufbau
ist besser als eine durch innere Diffusion gebildete Schmelzbrücke, da das Einschreiben einfach ist
und der Einfluß der parasitären Kapazität 10 (in Fig.
1/2
die einen Leckstrom und das Entstehen eines starken elektrischen Feldes verhindert.
Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels unter bezug auf die Zeichnungen naher erläutert.
Es zeigen:
Fig. 1 das Schaltbild eines herkömmlichen PROM für ein Bit,
Fig. 2 eine Sehnittansicht des PROM von
Fig. 1,
Fig. 3 ein Ersatzschaltbild und eine verein-•J5
fachte Schnittansicht von Fig. 2,
Fig. 4 eine Sehnittansicht einer Ausführungsform der Erfindung und
Fig. 5 ein elektrisches Ersatzschaltbild der
Anordnung von Fig. 4.
In den Fig. 4 und 5 sind die gleichen Bezugszahlen zur Bezeichnung ähnlicher oder entsprechender Teile wie
in den übrigen Figuren verwendet. Der Unterschied zwischen dem Aufbau gemäß Fig. 4 und demjenigen von
Fig. 3 liegt in einer Inselzone 53, die dem Schmelzbrückenwiderstand
3 mit den Elektroden 51 und 52 gegenüberliegend unter diesem ausgebildet ist. Die Inselzone
53 hat eine N-Leitfähigkeit, die der Leitfähigkeit der umgebenden und mit dem Masseanschluß 9 verbundenen
Zone 25 entgegengesetzt ist.
Wie in Fiq. 5 dargestellt, sind unter dem Schmelxbrückenwiderstand
3 der Oxidfilm 26 und eine parasitäre
5/6
312HA9
Diode 60 ausgebildet, die zwischen der Inselzone 53 (Fig. 4) und der P -Dammzone .25 (Fig. 4) gebildet ist.
Der Hauptstrompfad für das Einschreiben eines Bits ist
durch einen Pfeil dargestellt und verläuft vom Anschluß
4 für die X-Bit-Leitung über den Schmelzbrückenwiderstand 3 und die Dioden 5 und 6 zum Anschluß 8 für die Y-Bit-Leitung.
Bei dieser Ausführungsform ergibt sich eine Erfolgsquote
beim Dateneinschreiben von 100%, und das Verbrennen der Aluminiumverdrahtung wird völlig vermieden.
Dies beruht nicht nur auf der erhöhten Verlässlichkeit des Dateneinschreibens, die von der parasitären Diode
60 hervorgerufen ist, sondern auch auf der N-Inselzone
53, die als Pufferzone einer Metalldiffusion bei hoher
Temperatur entgegenwirkt.
Die für den Schmelzbrückenwiderstand 3 in Frage kommenden Materialien schließen Aluminium, Nichrom und Molybdän
ein. Die an den Kreuzpunkten der Speichermatrix angeordneten Halbleiterelemente können Dioden oder MOS-Transistoren
sein.
312U49
gezeigt) geringer ist. Der Widerstandswert des Schmelzbrückenwiderstands
3 wird durch den Zusatz des Dotierstoffs eingestellt. Der Schmelzbrückenwiderstand 3 ist
auf der Oberfläche des Substrats 20 gegenüber der mit dem Masseanschluß 9 verbundenen P -Dammzone 25 angeordnet.
Fig. 3 zeigt ein elektrisches Ersatzschaltbild und eine vereinfachte Schnittansicht von Fig. 2 zur Erläuterung
des Weges des Stroms If, der durch die Schreibspannung
hervorgerufen wird. An den Anschluß 4 für die X-Leitung wird ein gegenüber dem Anschluß 8 für die Y-Leitung
positives Potential Vw angelegt. Falls der Durchlaßspannungsabfall·
der parasitären Diode 10 (in Fig. 1 gezeigt), die von der P -Dammzone 25 und der Inselzone
33 gebildet wird, Vf ist, sind die Spannungen an den beiden Elektroden des Schmelzbrückenwiderstands
3 gegenüber der P -Dammzone 25 (Vw-Vf) bzw. Vf. Grundsätzlich ist (Vw-Vf) größer als Vf. Die Temperatur des
Schmelzbrückenwiderstands steigt, wenn dieser durch die Schreibspannung Vw geschmolzen und aufgeschnitten
wird, auf 1200 bis 15000C.
Das heißt, daß die Temperaturen des Schmelzbrücken-Widerstands 3 und der Umgebung der Elektroden 51 und
52 sehr hoch sind. Es gibt Fälle, wo ein dielektrischer Durchbruch zwischen der Elektrode 51 und der P -Dammzone
25 unter dem Einfluß der hohen Temperatur und des hohen elektrischen Feldes auftritt, so daß die Elektrode
51 und die Dammzone 25 kurzgeschlossen werden. Oft wird bei Zerstörung der Schmelzbrücke 3 auch die Aluminiumverdrahtung
verbrannt und aufgetrennt. Die Gründe für diese Zerstörung liegen in der Schmelzdiffusion
aufgrund der Temperatur des Schmelzbrückenwiderstands 3 und der schlechten dielektrischen Festigkeit der
2/3
312ΊΑ49
-J Aluminiumverdrahtung. Die Tendenz der Aluminiumverdrahtung
zu verbrennen, hängt eng mit ihrer dielektrischen Festigkeit zusammen. Beispielsweise wird die
Aluminiumverdrahtung nicht verbrannt und ist ein stabiles Dateneinschreiben möglich, wenn die Spannung Vw zum
Schmelzen des Schmelzbrückenwiderstands 3 nur an die Elektroden 51 und 52 angelegt wird.
Allerdings wird die Aluminiumverdrahtung oft aufgrund
IQ eines Kurzschlusses zwischen der Elektrode 51 und der
P -Dammzone 25 verbrannt und aufgebrochen, wenn ein
starkes elektrisches Feld zwischen der Elektrode 51 und der Dammzone 25 besteht. Wenn der Oxidfilm 26 eine
Dicke von 0,4 5 um aufweist, die angelegte Spannung Vw
25 Volt beträgt und Vf 0,7 Volt ist, dann erzielt man schlechte Dateneinschreibquoten von 5 bis 20%. Die
dielektrische Festigkeit des Siliciumdioxidfilms fällt
unter bestimmten Umständen hoher Temperatur auf unter 250 Volt/μΐη, obwohl sie nahezu 700 Volt/um bei Raumtemperatur
beträgt.
Dieses Problem läßt sich durch Verwendung eines dicken
Oxidfilms 26 verringern, der jedoch Schwierigkeiten bei der öffnung von Elektrodenlöchern macht und wobei
immer noch die Aluminiumverdrahtung nahe den Kanten der
Löcher im dicken Oxidfilm aufgetrennt werden.
Aufgabe der Erfindung ist es, einen PROM der eingangs angegebenen Art zu schaffen, bei dem eine Zerstörung
seiner Oberfläche verhindert ist.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale
im kennzeichnenden Teil des Anspruchs 1 gelöst.
Die hiernach vorgesehene Inselzone wirkt als Pufferzone,
3/4
Claims (2)
- 3η21449-J " Patentansprüche/ 1 Λ Halbleiter-Festspeicher umfassend ein Substrat (20) , auf dessen Oberfläche ein Isolierfilm (26) ausgebildet ist, sowie einen auf dem Isolierfilm (26) ausgebildeten Schmelzbrückenwiderstand (3), dadurch gekennzeichnet , daß auf der Oberfläche des Substrats (20) unterhalb des Schmelzbrückenwiderstands •JO (3) eine Inselzone (53) ausgebildet ist, deren Leitfähigkeit derjenigen der umgebenden Zone (25) entgegengesetzt ist.
- 2. Halbleiter-Festspeicher nach Anspruch 1, dadurch -J5 gekennzeichnet , daß der Schmelzbrückenwiderstand (3) aus polykristallxnem Silicium gebildet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55072726A JPS5834945B2 (ja) | 1980-06-02 | 1980-06-02 | ヒユ−ズ形prom半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3121449A1 true DE3121449A1 (de) | 1982-04-15 |
DE3121449C2 DE3121449C2 (de) | 1988-08-18 |
Family
ID=13497640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3121449A Expired DE3121449C2 (de) | 1980-06-02 | 1981-05-29 | Halbleiter-Festspeicher |
Country Status (3)
Country | Link |
---|---|
US (1) | US4428066A (de) |
JP (1) | JPS5834945B2 (de) |
DE (1) | DE3121449C2 (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62105494U (de) * | 1985-12-20 | 1987-07-06 | ||
JP2816394B2 (ja) * | 1989-10-24 | 1998-10-27 | セイコークロック株式会社 | 半導体装置 |
US5694556A (en) * | 1995-06-07 | 1997-12-02 | International Business Machines Corporation | Data processing system including buffering mechanism for inbound and outbound reads and posted writes |
US6005280A (en) * | 1996-12-13 | 1999-12-21 | Texas Instruments Incorporated | Charge cancellation technique for integrated circuit resistors |
US6121104A (en) * | 1997-12-12 | 2000-09-19 | Texas Instruments Incorporated | Charge cancellation technique for integrated circuit resistors |
US6323534B1 (en) | 1999-04-16 | 2001-11-27 | Micron Technology, Inc. | Fuse for use in a semiconductor device |
US8633707B2 (en) | 2011-03-29 | 2014-01-21 | International Business Machines Corporation | Stacked via structure for metal fuse applications |
JP2015105056A (ja) * | 2013-12-02 | 2015-06-08 | 株式会社デンソー | 車両用制御装置 |
DE102016115939B4 (de) * | 2016-08-26 | 2021-05-27 | Infineon Technologies Ag | Einmal programmierbare Speicherzelle und Speicheranordnung |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3025589A (en) * | 1955-11-04 | 1962-03-20 | Fairchild Camera Instr Co | Method of manufacturing semiconductor devices |
DE1194501B (de) * | 1961-04-26 | 1965-06-10 | Elektronik M B H | Streifenfoermige durch eine Isolierschicht von dem Halbleiterkoerper getrennte Zuleitung zu einer Elektrode eines Halbleiterbauelements, Halbleiterbauelement und Verfahren zum Herstellen |
US3582727A (en) * | 1969-09-17 | 1971-06-01 | Rca Corp | High voltage integrated circuit including an inversion channel |
DE2256688A1 (de) * | 1972-11-18 | 1974-05-22 | Bosch Gmbh Robert | Verfahren und schaltungsanordnung zum abgleichen und/oder programmieren von in integrierten schaltkreisen enthaltenen elektrischen schaltelementen |
DE2625089A1 (de) * | 1976-06-04 | 1977-12-15 | Bosch Gmbh Robert | Anordnung zum auftrennen von leiterbahnen auf integrierten schaltkreisen |
-
1980
- 1980-06-02 JP JP55072726A patent/JPS5834945B2/ja not_active Expired
-
1981
- 1981-04-22 US US06/256,666 patent/US4428066A/en not_active Expired - Lifetime
- 1981-05-29 DE DE3121449A patent/DE3121449C2/de not_active Expired
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3025589A (en) * | 1955-11-04 | 1962-03-20 | Fairchild Camera Instr Co | Method of manufacturing semiconductor devices |
DE1194501B (de) * | 1961-04-26 | 1965-06-10 | Elektronik M B H | Streifenfoermige durch eine Isolierschicht von dem Halbleiterkoerper getrennte Zuleitung zu einer Elektrode eines Halbleiterbauelements, Halbleiterbauelement und Verfahren zum Herstellen |
US3582727A (en) * | 1969-09-17 | 1971-06-01 | Rca Corp | High voltage integrated circuit including an inversion channel |
DE2256688A1 (de) * | 1972-11-18 | 1974-05-22 | Bosch Gmbh Robert | Verfahren und schaltungsanordnung zum abgleichen und/oder programmieren von in integrierten schaltkreisen enthaltenen elektrischen schaltelementen |
DE2625089A1 (de) * | 1976-06-04 | 1977-12-15 | Bosch Gmbh Robert | Anordnung zum auftrennen von leiterbahnen auf integrierten schaltkreisen |
US4267633A (en) * | 1976-06-04 | 1981-05-19 | Robert Bosch Gmbh | Method to make an integrated circuit with severable conductive strip |
Non-Patent Citations (6)
Title |
---|
"1970 IEEE International Solid-State Circuits Conference", S. 66, 67 * |
"1980 IEEE International Solid-State Circuits Conference", S. 146, 147 * |
"IEEE spectrum", September 1969, S. 29-36 * |
14th Annual Proc. Reliability Phys. (Las Vergas, N.V., 1976), S. 193-197 * |
dito, S. 164-172 * |
Tietze-Schenk, "Halbleiter-Schaltungstechnik" (1978), S. 173-179 * |
Also Published As
Publication number | Publication date |
---|---|
JPS5834945B2 (ja) | 1983-07-29 |
DE3121449C2 (de) | 1988-08-18 |
US4428066A (en) | 1984-01-24 |
JPS56169361A (en) | 1981-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3127826C2 (de) | Halbleiterspeicher | |
DE2041343C3 (de) | Festwertspeicher mit einmaliger Einschreibemöglichkeit | |
DE2300847C3 (de) | Halbleiterfestwertspeicher | |
DE60307793T2 (de) | Fusestrukturprogrammieren durch Elektromigration von Silizid verbessert durch Schaffen eines Temperaturgradienten | |
DE3036869C2 (de) | Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren | |
DE2653724C3 (de) | Schaltung mit einem speichernden Halbleiter-Bauelement | |
DE3015096C2 (de) | ||
DE69631940T2 (de) | Halbleitervorrichtung | |
DE2017642B2 (de) | Programmierbarer Festwertspeicher | |
DE1955221A1 (de) | Integrierte Halbleiter-Schaltkreise | |
DE2745290A1 (de) | Integriertes speicherfeld | |
DE2159192A1 (de) | Feldeffektspeichertransistor mit isolierter Gate Elektrode | |
DE2544438A1 (de) | Integrierte ueberspannungs-schutzschaltung | |
DE69533537T2 (de) | Schmelzstruktur für eine integrierte Schaltungsanordnung | |
DE3116356A1 (de) | "programmierbare halbleiteranordnung und verfahren zu deren herstellung" | |
EP2269193A1 (de) | Programmierbarer antifuse-transistor und verfahren zum programmieren desselben | |
DE2421513C2 (de) | Programmierbarer Festwertspeicher | |
DE2226613A1 (de) | Halbleiterbauelement | |
DE2707843B2 (de) | Schutzschaltungsanordnung für einen Feldeffekttransistor | |
DE3121449C2 (de) | Halbleiter-Festspeicher | |
DE2021843A1 (de) | Halbleiter-Bauelement | |
DE2151632A1 (de) | Halbleiterbauteil mit schmelzbaren Verbindungen | |
DE1564048A1 (de) | Halbleiterschalter fuer niedrige Schaltspannungen | |
DE2654950A1 (de) | Integrierter festwertspeicher | |
DE3144169A1 (de) | Integrierte halbleiterschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
8366 | Restricted maintained after opposition proceedings | ||
8305 | Restricted maintenance of patent after opposition | ||
D4 | Patent maintained restricted | ||
8328 | Change in the person/name/address of the agent |
Free format text: BLUMBACH, KRAMER & PARTNER, 81245 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |