DE3047738A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE3047738A1
DE3047738A1 DE19803047738 DE3047738A DE3047738A1 DE 3047738 A1 DE3047738 A1 DE 3047738A1 DE 19803047738 DE19803047738 DE 19803047738 DE 3047738 A DE3047738 A DE 3047738A DE 3047738 A1 DE3047738 A1 DE 3047738A1
Authority
DE
Germany
Prior art keywords
zone
semiconductor
conductivity type
region
active zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803047738
Other languages
English (en)
Other versions
DE3047738C2 (de
Inventor
Johannes Arnoldus Appels
Hendrik Cornelis de 5621 Eindhoven Graaff
Kornelis Jan 6534 Nijmegen Wagenaar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3047738A1 publication Critical patent/DE3047738A1/de
Application granted granted Critical
Publication of DE3047738C2 publication Critical patent/DE3047738C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

H.V. Philips' 61o8i!airtponfabi;ck3n, Eindhoven- -; - :
.- oU4/ /Jo
PHN 9703
Halbleiteranordnung
Die Erfindung bezieht sich, auf eine Halbleiteranordnung mit einem Halbleiterkörper mit einer an eine Oberfläche grenzenden Halbleiterschicht von einem ersten Leitungstyp, die auf einem Substratgebiet vom zweiten entgegengesetzten Leitungstyp liegt und mit diesem einen pii-Ubergang bildet, und einem Trenngebiet, das sich von der Oberfläche her über praktisch die ganze Dicke der Halbleiterschicht erstreckt und ein inseiförmiges Gebiet der Halbleitersehicht umgibt, innerhalb dessen sich eine zu einem Halbleiterschaltungselement gehörige aktive Zone vom zweiten Leitungstyp und eine neben dieser Zone liegende Kontaktzone vom ersten Leitungstyp mit einer die der Halbleitersehicht überschreitenden Dotierungskonzentration befinden, wobei die aktive Zone und die Kontaktzone beide
^ an die Oberfläche grenzen und wenigstens die Kontaktzone weiter völlig von dem inseiförmigen Gebiet umgeben ist, und wobei die Dicke und die Dotierungskonzentration des inseiförmigen Gebietes derart gering sind, dass beim Anlegen einer Spannung in der Sperrichtung über dem pn-
Δ" Übergang sich die Verarmungszone bei einer die Durchschlagspannung des pn-Ubergangs unterschreitenden Spannung bis zu der Oberfläche erstreckt.
Es sei bemerkt, dass im Betriebszustand über dem genannten pn—Übergang nicht an jedem Punkt die gleiche Sperrspannung vorhanden zu sein braucht infolge parallel zu der Oberfläche fliessender Ströme. Infolge des durch diese Ströme herbeigeführten Spannungsabfall kann sich der Fall ergeben, dass im Betriebszustand das inseiförmige Gebiet an Stellen, an denen diese Sperrspannung hoch ist,
wohl und an Stellen, an denen die Sperrspannung über dem pn-Ubergang verhältnismässig niedrig ist, nicht völlig bis zu der Oberfläche verarmt ist.
Eine Halbleiteranordnung der beschriebenen Art
130039/0955
PHN 9703 «*
ist aus der BE-OS 29 01 193 der Anmelderin bekannt. Bei der darin beschriebenen Anordnung bilden das inseiförmige Gebiet die Kollektorzone und die aktive Zone vom zweiten Leitungstyp die Basiszone eines vertikalen Bipolartransistors, dessen Emitterzone durch eine Oberflächenzone vom ersten Leitungstyp gebildet wird, die in der genannten aktiven Zone erzeugt ist.
Eine derartige Anordnung weist, wie in der vorgenannten Patentanmeldung auseinandergesetzt wird, den grossen Vorteil auf, dass die Durchschlagspannung zwischen einerseits der' Kontaktzone und dem Substratgebiet und andererseits dieser Kontaktzone und der aktiven Zone, die im Betriebszustand oft praktisch am gleichen Potential wie diese Kontaktr;one liegt, sehr hoch sein kann und sich sogar dem eindimensional berechneten theoretischen Wert nähern kann. Dies ist der Tatsache zuzuschreiben, dass bei hoher Kollektor-Basis-Spannung das inseiförmige Gebiet bis zu der Oberfläche verarmt ist, wodurch die Feldstärke an der Oberfläche erheblich herabgesetzt wird.
Eine derartige Halbleiteranordnung kann als aus einem Halbleiterschaltungselement aufgebaut gedacht werden, mit dem ein neben ihm angeordneter Ubergangsfeldei'fektivtransistor in Reihe liegt, dessen Steuerelektrode durch das Substratgebiet gebildet.wird.
Ein Nachteil dieser Anordnung ist der, dass der Strom der von der Kontaktzone über die Halbleiterschicht (im allgemeinen eine epitaktische Schicht) zu der aktiven Zone vom zweiten Leitungstyp f'liesst (oder umgekehrt, abhängig von den Leitungstypen der unterschiedlichen Gebiete), in dem verhältnismässig dünnen und hochohmigen Teil de« inseiförmigen Gebietes zwischen der genannten aktiven Zone und dem Substratgebiet bereits bei ve-rhäl tnieinässsig· niedrigen Werten einen Spannungsabfall herbeiführt, der die elektrischen Eigenschaften der Anordnung beeinträchtigt ( der sogenannte "Kirk"-Effekt; siehe"IRE Transactions on Electron Devices", ED Q, 1962, S. 164-17^) . So tritt bei dem obeiibeschriebenen Bipolartransistor bereits bei sehr niedrigen Strömen eine erhebliche Herabsetzung der Verstärkung (h„.,)
130039/0955
PHN 9703 / \lr i 19.11.1980
auf. Bei einem derartigen Transistor ist die Herabsetzung des Reihenwiderstandes zwischen der Kontaktzone und der Basiszone durch, eine bei konventionellen Bipolartransistoren übliche vergrabene Schicht, die sich von unter der Basiszone bis unter die Kontaktzone erstreckt, nicht möglich weil dadurch die Verarmungszone in der Praxis auf die vergrabene Schicht beschränkt bleiben würde und sich nicht bis zu der Oberfläche erstrecken könnte, wodurch die beabsichtigten hohen Durchschlagspannungen nicht mehr er— reicht werden könnten.
Die Erfindung bezweckt u.a., eine neue Struktur einer Halbleiteranordnung der obenbeschriebenen Art zu schaffen, bei der die genannten Nachteile unter Beibehaltung der gewünschten hohen Durchschlagspannung vermieden werden.
Der Erfindung liegt u.a. die Erkenntnis zugrunde, dass der beabsichtigte Zweck durch Anwendung einer hochdotierten Zone vom ersten Leitungstyp erreicht werden kann, die sich an einer in bezug auf die aktive Zone und die Kontaktzone geeignet gewählten Stelle zwischen dem Substratgebiet und dem inseiförmigen Gebiet erstreckt.
Eine Halbleiteranordnung der eingangs beschriebenen Art ist nach der Erfindung dadurch gekennzeichnet, dass zwischen der Halbleiterschicht und dem Substratgebiet eine vergrabene Schicht vom ersten Leitungstyp mit einer die der Halbleiterschicht überschreitenden Dotierungskonzentration vorhanden ist, die sich wenigstens unter zumindest einem Teil der genannten aktiven Zone erstreckt und durch das inseiförmige Gebiet von der aktiven Zone gi'tremU ist, wobei in Projektion der Abstand in ,um zwischen dem Rand der vergrabenen Schicht und dem Rand der
2Vn Koritaktzone mindestens gleich —rr-· ist, wobei E^ die kritische Feldstärke in Volt/ /um ist, über der in der HaIb Leiterschicht Lawinenvervielfachung auftritt, und V die Durchschlagspannung in Volt des pn-Ubergangs dar-H teilt.
Dadurch, dass sich die vergrabene Schicht nicht bis unter die Kontaktzone erstreckt (wie dies bei üblichen
13 0 0 3 9/0955
PHN 9703 Jk- ^f- - 19.11.19β()
Transistoren gebräuchlich ist), sondern in Projektion einen Abstand von mindestens .., " /um von dieser Zone entfernt
^c /
bleibt, kann sich die Verarmungszone zwischen der vergra-
benen Schicht und der Kontaktzone von dem ersten pn-Ubergang bis zu der Oberfläche erstrecken, wodurch die Höhe der Durchschlagspannung· praktisch gleich der beim Vorhandensein der vergrabenen Schicht ist. In dem unter der aktiven Zone liegenden Gebiet sorgt aber die vergrabene Schicht dafür, dass der Strom von der aktiven Zone zu der vergrabenen Schicht geradlinig überquert und in dem Teil des inselförmigen Gebietes, der zwischen der aktiven Zone und der vergrabenen Schicht liegt, praktisch keinen Spannungsabfall herbeiführt, wodurch die obenbeschriebenen Probleme vermieden werden.
Eine erste bevorzugte Ausführungsform ist dadurch gekennzeichnet, dass sicli die vergrabene Schicht in Projektion nahezu nicht ausserhalb der aktiven Zone erstreckt. Um dafür zu sorgen, dass sich der Strom möglichst regelmässig über den Querschnitt der Halbleiterschicht ver- +eilt, schliesst sich nach einer anderen bevorzugten Ausführungsform die vergrabene Schicht an ihrem Rande wenigstens auf der.Seite der Kontaktzone an mindestens eine sich von dem.Rande der vergrabenen Schicht zu der Oberfläche erstreckende hochdotierte Wand vom ersten Leitungstyp an,:die höher dotiert ist als die Halbleiterschicht.
Das Trenngebiet, das das inseiförmige Gebiet lateral umgibt, kann ein Gebiet aus isolierendem oder sehr hochohmigen Material sein und z.B. aus Siliziumoxid oder hochohmigem amorphem oder polykristallinem Halbleitermaterial bestehen. Nach einer bevorzugten Ausführungsform ist jedoch das Trenngebiet ein Halbleitergebiet vom zweiten Leitungstyp, das mit dem inseiförmigen Gebiet einen zweiten pn-übergang bildet, wobei die vergrabene Schicht durch das inselförmige Gebiet von dem Trenngebiet getrennt iat.
Um zu vermeiden, dass die Feldstärke an diesem zweiten pn-Ubergang an der Oberfläche unzeitig den kritischen Wert erreicht, wird vorzugsweise dafür gesorgt, dass, an der Oberfläche entlang gerechnet, der kürzeste Abstand zwischen
130039/0 955
PHN 9703 ^T"
der Kontaktzone und dem Rande des Trenngebietes grosser als der Abstand ist, über den sich die Verarmungszone, die zu dem zweiten pn-Ubergang gehört, an der Oberfläche entlang bei der Durchschlagspannung dieses zweiten pn-Ubergangs erstreckt.
Die aktive Zone vom zweiten Leitungstyp kann
innerhalb des Halbleiterkörpers völlig von dem inseiförmigen Gebiet umgeben sein und dadurch auf einem von dem des Siixstratgebietes verschieden gewählten Potential gehalten werden.
Nach einer weiteren bevorzugten Ausführungsform ist innerhalb der aktiven Zone vom zweiten Leitungstyp mindestens eine weitere aktive Zone vom ersten Leitungstyp erzeugt. Dabei kann die letztere aktive Zone z.B. die EniLtterzone und die aktive Zone vom zweiten Leitungstyp die Basiszone eines Bipolartransistors bilden. Wenn in diesem Falle ein Trenngebiet ein Halbleitergebiet vom zweiten Leitungstyp ist, kann dieses Gebiet mit Vorteil mit der Basiszone verbunden sein. Die Basiszone weist dadurch automatisch praktisch das gleiche Potential wie das Substratgebiet auf, so dass ein gesonderter Anschluss entfallen kann.
Die aktive Zone vom ersten Leituhgstyp kann
aber stattdessen auch zusammen mit dem inseiförmigen Gebiet vom ersten Leitungstyp zu den Source- und Drainzonen eines Feldeffekttransistors mit isolierter Gate-Elektrode gehören, dessen aktive Zone vom zweiten Leitungstyp das Kanalgebiet enthält. Dabei kann dieser Feldeffekttransistor ein sogenannter V-MOS-Transistor sein, wobei sich mindestens eine gegebenenfalls V-förmige Nut von der Oberfläche durch die aktiven Zonen vom ersten bzw. vom zweiten Lei tuiif's typ hindurch bis in das inselförraige Gebiet erstreckt., während die Wand der Nut wenigstens an der Stelle der aktiven Zone vom zweiten Leitungstyp mit einer Isolierschicht überzogen ist, auf der eine Gate-Elektrode erzeugt
oa LsL. Es ist aber nach einei1 anderen bevorzugten Ausxührurigsform auch möglich, einen sogenannten D-MOS-Transistor herzustellen, wobei auf der genannten Oberfläche -wenigstens an der Stelle de ν aktiven Zone vom zweiten Leitungstyp eine
130039/0955
9703 *er _Q_ 19.11.198u
Isolierschicht erzeugt ist, auf der zwischen der aktiven Zone vom ersten Leitungstyp und dem inseiförmigen Gebiet eine Gate—Elektrode erzeugt ist.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 teilweise perspektivisch und teilweise schematisch im Querschnitt eine Halbleiteranoi'dnung nach der Erfindung,
Fig. 2, 3 und 4 schematisch im Querschnitt Abwandlungen der Anordnung nach Fig. 1,
Fig. 5 schematisch im Querschnitt eine andere Halbleiteranordnung nach der Erfindung, und Fig. 6 schematisch im Querschnitt eine weitere Ausführungsform der Anordnung nach der Erfindung.
Die Figuren sind schematisch und nicht mass-, stäblich gezeichnet, wobei insbesondere die Abmessungen in der Dickenrichtung übertrieben gross dargestellt sind. Entsprechende Teile sind in den Figuren im allgemeinen mit den gleichen Bezugsziffern bezeichnet. Halbleitergebiete vom gleichen Leitungstyp sind in den Querschnitten in derselben Richtung schraffiert.
Fig. 1 zeigt·teilweise perspektivisch und teilweise schematisch im Querschnitt eine Halbleiteranordnung nach der Erfindung. Die Anordnung enthält einen HaJbleiterkörper 1 mit einer an eine Oberfläche 2 grenzenden Ihilbleiterschicht 3 von einem ersten Leitungstyp, die im vorliegenden Beispiel eine n—leitende Siliziumschicht mit einer Dicke von 15/Um und einer Dotierungskonzentration
14
von 4.10 Atomen/cm3, ist. Die Schicht T liegt auf eiiioiii Substratgebiet 4 vom zweiten entgegengesetzten Leitunßstyp, das im vorliegenden Beispiel aus p-leitendem Silizium
I 5
besteht und eine Dotierungskonzentration von 1,5· l() Atomen/ Cm-* aufweist; das genannte Sübstrat-gebie t bi J du t mit der genannten Schicht einen pn-Ubergang 5..
Ein Trenngebiet 6 erstreckt sich von der Oberfläche 2 her über die ganze Dicke der Halbloiterwchicht und umgibt ein inselförmiges Gebiet TA der Schicht 'J. im
130039/0955 BAD original
PHN 9703 "j?-""
vorliegenden Beispiel wird das Trenngebiet 6 durch, ein p-1 eitend.es Siliziumgebiet gebildet, das mit dem inselförmigen Gebiet JA einen zweiten pn—Übergang 7 bildet.
Innerhalb des inseiförmigen Gebietes 3-A. befindet sich eine zu einem Halbleiterschaltungselement, im vorliegenden Beispiel einem bipolaren vertikalen Transistor, gehörige aktive Zone 8 vom zweiten Leitungstyp, im vorliegenden Beispiel also vom p-Leitungstyp, mit einer Dicke von etwa 3/um. Ausserdem befindet sich im Gebiet 3-A. neben der Zone 8 eine Kontaktzone 9 vom ersten (also vom n—) Leitungstyp mit einer die der Schicht (3j3A) überschreitenden Dotierungskonzentration. Die Zonen 8 und.9 grenzen beide an die Oberfläche 2. Die Kontaktzone 9 und im vorliegenden Beispiel auch die Zone 8 sind innerhalb des Halbleiterkörpers völlig vom inseiförmigen Gebiet 3-A. umgeben,
Die Dicke und die Dotierungskonzentration des Gebietes 3A sind derart gering, dass (bei der vorgegebenen Substratdotierung) beim Anlegen einer Spannung in der Sperrrichtung über dem pn-Ubergang 5 sich die Verarmungszone bei einer Spannung, die niedriger als die Durchschlagspannung des pn-Ubergangs 5 ist, bis zu der Oberfläche erstreckt. Im vorliegenden Beispiel ist an einem bestimmten Punkt des pn—Übergangs 5 zwischen den Zonen 8 und 9 das Gebiet 3A bis zu der Oberfläche 2 bei einer Spannung von 00 V über dem pn—Übergang 5 an der Stelle dieses Punktes verarmt, während die Durchschlagspannung des pn-Übergangs etwa 3OO V beträgt. Innerhalb der p—leitenden aktiven Zone ist eine aktive Zone 10 vom ersten (n-)Leitungstyp erzeugt. Diese Zone 10 bildet die Emitterzone und die Zone 8 bildet die Basiszone eines Bipolartransistors, dessen KollektorzonB durch das inseiförraige Gebiet 3A und dessen Kollektorkontaktzone durch die Zone 9 gebildet wird.
Der bisher beschriebene Bipolartransistor weist ο im· hohe Kollektor-Basis-Durchschlagspannung auf. Eine Schal. ti-irinjMnioyliehkeit unter Verwendung eines Belastungsw idors tarides R ist in Fig. 1 dargestellt. Zwischen der Basiszone 8 und dem Ernittergebiet 10 kann eine Steuerspannung V von z.B. einigen Volt angelegt werden. Die
130039/095 5
BAD
XO l'^.'O'-J 30A7738
PHN 9703 ^-/f/f^ I9.H.I9ÖO
Gebiete 8 und 6 bzw. 4 liegen beim Anlegen einer hohen Kollektor-Etnitter-Spannung V0 in bezug auf das Gebiet JA praktisch am gleichen Potential. Infolge der vollständigen Verarmung des Gebietes 3A bis zu der Oberfläche 2 neben der Kontaktzone 9 kann eine sehr hohe Kollektor-Basis-Dur c lischlagspaniiung erreicht werden, wie in der DE-OS : 2.9 01 193 beschrieben ist.
Ein Nachteil besteht jedoch darin, dass
Verstärkungsfaktor (h„_) ohne weitere Massnahmen bereits bei niedrigen Kollektorströmen stark herabgesetzt wird.
Dies ist auf die grosse Stromdichte in der verhältnismässig dünnen und hochohmigen Kollektorschicht zwischen der Basiszone 8 und dem Substratgebiet 4 zurückzuführen.
Nach der Erfindung ist dazu zwischen der HaIbleiterschicht 3 bzw. 3A und dem Substratgebiet 4 eine vergrabene Schicht 11 vom ersten (n-)Leitungstyp mit einer die der Schicht 3 überschreitenden Dotierungskonzentration erzeugt, die sich wenigstens unter zumindest einem Teil der Zone 8, in diesem Beispiel unter der ganzen Zone 8, erstreckt. Die vergrabene Schicht 11 weist im vorliegenden Beispiel eine Dicke von etwa 10 /um auf und ist durch das inselförmige Gebiet 3A von der p-leltenden aktiven Zone 8 (die hier die Basiszone bildet) und von dem Trenngebiet ό getrennt; der vertikale Abstand zwischen der vergrabenen Schicht 11 und der Basiszone 8 ist im vorliegenden Beispiel etwa 10 /um und der horizontale Abstand zwischen der vergrabenen Schicht 11 und dem Trenngebiet 6 beträgt etwa 10 /um, Dabei ist in Projektion (siehe Fig. 1) der Abstand L zwischen dem Rand der vergrabenen Schlicht 11 und dem Rand der Kontaktzone 9 im vorliegenden Beispiel ho ..um. Die kritische Feldstärke E , über der in der Siliziumschicht 3 Lawinenvervielfachung auftritt, beträgt etwa 25 V//um und die Durchschlagspannung V dos pn-Ubergangs 5 ist. etwa 3OO V. Daraus folgt, dass .... "Z, ß = 24/Um.ist, so dass L / " ΰ
Ja XHt. Wenn annähernd angenommen wird, dass die Feldstärke an der Oberfläche oberhalb des Randes der vergrabenen Schicht 11 praktisch gleich Null ist und in Richtung auΓ die Kontaktzone 0 annähernd linear auf einen Höchstwert am
130039/0955 bad original
Rande der Zone 9 zunimmt, liegt dieser Höchstwert bei der Durchschlagspannung noch unterhalb der kritischen Feldstärke, so dass am Rande der Zone 9 kein Durchschlag an der Oberfläche auftritt. '
Weiter ist sichergestellt, dass der kürzeste
Abstand d (siehe Fig. 1), an der Oberfläche 2 entlang gerechnet, von der Kontaktzone 9 bis zum Rande des Trenn-,'iobietets 6 grosser als der Höchstabstand ist, über den sich die Verarmungszone des zweiten pn-Ubergangs 7 an der Oberfläche 2 entlang erstrecken kann, was der Breite der Verarmungszone bei der Durchschlagspannung des pn-Ubergangs entspricht. Infolge der obengenannten Umstände ist die
Basis-Kollektor-Durchschlagspannung des Transistors praktisch ebenso hoch wie beim Fehlen der vergrabenen Schicht 11, Infolge des Vorhandenseins der vergrabenen
Schicht 11 fliesst jedoch der Strom in der Anordnung nach der Erfindung nahezu direkt von der vergrabenen Schicht 'zu der Basiszone 8 in einer Richtung quer zu der Oberfläche. Dadurch tritt unter der Basiszone nur ein vernachlässig-
barer lateraler Spannungsabfall auf und bleibt der Verstärkungsfaktor h„_ bei verhältnismässig grossen Stromstärken Ii ο eh.
Bei der Ausführungsform nach Fig. 1 ist die
aktive Basiszone 8 innerhalb des Halbleiterkörpers völlig von dem inseiförmigen Gebiet 3A umgeben. Dadurch kann die Basiszone, wie auch in Fig. 1 angegeben ist, an ein von
dem dos Substratgebietes h verschiedenes Potential gelegt werden. In gewissen Fällen wird jedoch die Ausführungsform nach Fig. 2 bevorzugt, bei der die aktive Zone 8 mit dem
Trenngebiet 6 vom gleichen Leitungstyp verbunden ist. Die Transistorstruktur nach Fig. 2 ist der Einfachheit halber drehsymmetrisch um die Linie M-M1 gedacht, aber dies
braucht keineswegs der Fall zu sein.
Bei der Struktur nach Fig. 2 liegt die Basis—
3^ zone 8 praktisch auf dem gleichen Potential wie das Substratgebiet k, das durch das Trenngebiet 6 mit dieser Zone verbunden ist. Dadurch kann man mit nur einer Anschlussklemme B für Basis und Substrat auskommen. Der Emitter und der Kollek-
130039/0965
tor werden bei E und C angeschlossen.
In den Beispielen nach, den Fig. 1 und 2 erstreckt sich die vergrabene Schicht 1 1 in Px'ojektion nahezu nicht ausserhalb der aktiven Zone 8. Dies ist aber durchaus nicht unbedingt notwendig. Siehe z.B. die Ausfülirungsforin nach Fig. 3» in der sich die vergrabene Schicht 11 in Richtung auf die Kontaktzone 9 ausserhalb der aktiven Basiszone 8 erstreckt. Dabei soll aber stets die obengenannte Bedingung L^y „B erfüllt werden. Im vorliegenden Beispiel wurde zur Illustrierung als Trenngebiet 6 ein versenktes Siliziumoxidgebiet gewählt, das das inseiförmige Gebiet 3A umgibt. Dieses Gebiet 3A ist mit einer Oxidschicht 31 überzogen, in der Fenster für die Emitter-, Basis- und Kollektorkontakte 32, 33 bzw. Jh gebildet sind. Eine derartige passivierende Oxidschicht ist ixn allgemeinen auch auf der Oberfläche der Ausführungsformen nach Fig. 1 und 2 vorhanden, aber ist dort der Deutlichkeit der Figuren halber nicht dargestellt. In Fig. k ist wieder eine andere Ausführungsforin dargestellt, die in grossen Zügen der nach Fig. 1 entspricht, mit dem Unterschied, dass sich die vergrabene Schicht 11 an ihrem Rande wenigstens auf der Seite der Kontaktzone 9 und im vorliegenden Beispiel an ihrem ganzen Rande entlang an eine sich von diesem Rand zu der Oberfläche erstreckende hochdotierte η-leitende Wand kl anschliesst. Diese Warnt braucht an der Oberfläche nicht kontaktiert zu sein und wird dazu benutzt sicherzustellen, dass der Strom von der Kollektorkontaktzone 9 zu dei1 Basiszone 8 bereits zwischen der Zone 9 und der Wand 4i sich homogen über den Querschnitt der epitaktischen Schicht 3 verteilt, wonach der Strom von der vergrabenen Schicht 1 1 hei' gerade zu der Basiszone 9 überquert. Stronikonzen trat ionen mit zugehörigeni Spannungsabfall wird damit optimal vermieden.
Fig. 3 und 6 zeigen ganz andere Ausführungöfoz'iueri der Anordnung nach der Erfindung. Fig. 5 zeigt schema t. isch
^5 im Querschnitt einen Feldeffekttransistor vom sogenannten V-MOS-Typ mit einer aktiven p-leitenden Zone 8, die das Kanalgebiet des Feldeffekttransistors enthält, und darin liegenden aktiven n-Leitenden Zonen 50, die die Source-
13 0 039/0955 bad ORIGINAL
PHN 9703 ^""",/tf-""" 19..11.1900
Zonen des Transistors bilden, während das η-leitende inselförmige Gebiet 3A zusammen mit der η-leitenden vergrabenen Schickt 11 und der n—leitenden Kontaktzone 9 die Drain—Zone bildet. Die Funktionen der Source- und der Drain-Zone können aucJi untereinander vertauscht werden. Nuten 53 erstrecken sich von der Oberfläche 2 her durch die aktiven Zonen 50 und 8 hindurch bis in das inseiförmige Gebiet 3A..Die Wand der Nuten 53 ist wenigstens an der Stelle der aktiven Zone mit einer Isolierschicht 51 überzogen, auf der Gate-Elektroden 52 erzeugt sind, die miteinander verbunden sind. Auch in diesem Falle werden die obengenannten Bedingungen für die Dicke und die Dotierung des Gebietes 3A und für den Abstand L erfüllt, so dass für den pn-Ubergang 5 zwischen der Drain-Zone und dem Kanalgebiet eine sehr hohe Durchschlagspannung erreicht wird. Zugleich wird durch das Vorhandensein der hochdotierten η-leitenden vergrabenen Schicht 11, durch die der Strom von dieser vergrabenen Schicht her gerade zu der Zone 8 überquert, Stromkonzentration und Spannungsabfall in dem Gebiet zwischen der Zone und der vergrabenen Schicht 11 vermieden.
Die Ausführungsform nach Fig. 5 kann durch die Anwendung derselben Leitungstypen und Abmessungen für die unterschiedlichen Halbleitergebiete wie im vorhergehenden Beispiel erhalten werden. Bei einer Dotierungskonzentration von 4.10 Atomen/cm3 für die epitaktische Schicht 3 und
1 h /τ einer Dotierungskonzentration von 7.10 Atomen/cnr für das Substratgebiet h wird bei diesen Abmessungen die Durchschlagspannung zwischen der Drain-Zone und dem Kanalgebiet etwa kOO V, wobei, wie in Fig. 5 dargestellt ist, dia Source-Zonen 50 miteinander verbunden und über Elektroden 5'+ mit dem Kanalgebiet 8 kurzgeschlossen sind. Die Source-Zonen 50 sind mit einem Source—Anschluss S, die SLeuerelektroden 52 sind mit einem Steuerelektrodenanschluss G und die Drain-Zone ist über die Kontaktzone Q mit einem
•'5 Drain-Anschluss D verbunden.
Schliesslich wird in Fig. 6 schematisch im
Querschnitt noch eine andere Ausführungsform der Anordnung nach der Erfindung dargestellt. Die Anordnung nach Fig. 6
130039/0955
PHN 9703 . J-e- λ £- 19.11.1980
ist eine Abwandlung der Anordnung nach Fig. 5» und zwar ein sogenannter D-MOS-Transistor (ein anderer Typ Feldeffekttransistor mit isolierter Steuerelektrode). Dabei ist auf der oberen Fläche 2 der Halbleiterscheibe eine Isolierschicht 6i aus z.B. Siliziumoxid oder Siliziumnitrid gebildet. Diese Schicht befindet sich wenigstens an der Stelle der p-leitenden aktiven Zone 8, die im vorliegenden Beispiel in drei Teile aufgeteilt ist, die ausserhalb der Zeichnungsebene erwünschtenfalls miteinander verbunden sein können. Innerhalb jeder Zone 8 befindet sich eine n-leitende Source-Zone 60. Auf der Isolierschicht 61 sind zwischen den Zonen 60 und dem auch hier zu der Drain—Zone gehörigen η-leitenden inseiförmigen Gebiet 3A Steuerelektroden ö2 angebracht. Die Source-Zonen 60 sind auf gleiche Weise wie in Fig. 5 über Elektroden 63 auf der Oberfläche 2 mit den Zonen 8, die das Kanalgebiet enthalten, verbunden. Mit denselben Abmessungen und Dotierungskonzentrationen wie in Fig. 5 sind auch hier Durchschlagspannungen in der Grössenordnung von 400 V erzielbar.
In den Fig. 3, 5 und 6 wird das Substrat k wie üblich vorzugsweise mit der meist negativen Spannung der Schaltung verbunden.
Die Erfindung ist nicht auf die gegebenen Ausführungsbeispiele beschränkt. Im Rahmen der Erfindung sind für den Fachmann viele Abwandlungen möglich. So können zeB. auch in den Anordnungen nach Fig. 1, 2, h, 5 und 6 statt, halbleitender Trenngebiete 6 Trenngebiete aus einem Is-o-liezTnaterial, wie in Fig. 3> verwendet werden. In dex· Ausführungsform, nach Fig. 3 kann .sich die vergrabene Schicht 11 erwünschtenfalls ohne Bedenken nach links bis zu dem .versenkten Oxidmuster ό erstrecken. Obgleich sich die vergrabene Schicht 11 in den Beispielen nach den Fig.I, 2, 5 und 6 praktisch nur unter der aktiven Zone 8 erstreckt, kann auch in diesen Fällen die vergrabene Schicht sich
3^ anaLog- der Fig. 3 weiter in Richtung auf die Koniaktzone < >
erstrecken, vorausgesetzt, dass die Bedingung L ^p —
c erfüllt wird. Weiter können ausgenommen in Fig. Λ, auch in den anderen Ausführungsbeispielen vertikale Wände 41
- . ' . 130039/0955 bad original
υ3
10.11
(siehe Fig. k) zwischen der vergrabenen Schicht und der Oberfl äclie angebracht werden, die erwünschtenf alls nur zwischen den Zonen 8 und 9 vorhanden zu sein brauchen, um den gewünschten Effekt zu erreichen. In jedem Beispiel können die gewählten Leitungstypen durch je die entgegengesetzten Typen ersetzt werden. Statt Silizium können auch andere Halbleitermaterialien verwendet werden, während für die Isolierschichten 31» 51 und 61 statt Siliziumoxid auch andere Materialien, wie Siliziumnitrid, Siliziumoxynitrid oder Alumlniumoxynitrid u.dgl. oder eine Kombination aufeinander liegender verschiedener Isolierschichten verwendet werden können. Weiter kann die Erfindung ausser bei Bipolartransistoren und Feldeffekttransistoren mit isolierter Steuerelektrode auch bei anderen Halbleiter— anordnungen mit Vorteil angewandt werden. Die Halbleiteranordnung nach der Erfindung kann vorteilhafterweise einen Teil einer integrierten Schaltung bilden, in der ausser dem Gebiet 3-A- auch andere inseiförmige Gebiete der Halbleiterschicht vorhanden sind, die andere Halbleiterbauelemente enthalten.
130039/0955
eerseite

Claims (8)

PATENTANSPRÜCHE
1. Halbleiteranordnung mit einem Halbleiterkörper mit einer an eine Oberfläche grenzenden Halbleiterschicht von einem ersten Leitungstyp, die auf einem Substratgobiet vom zweiten entgegengesetzten Leitungstyp liegt und mit diesem Gebiet einen pn-Ubergang bildet, und einem Trenngebiet, das sich, von der Oberfläche her über praktisch die ganze Dicke der Halbleiterschicht erstreckt und ein inseiförmiges Gebiet der Halbleiterschicht umgibt, innerhalb dessen sich eine zu einem Halbleiterschaltungselement gehörige aktive Zone vom zweiten Leitungstyp und eine neben dieser Zone liegende Kontaktzone vom ersten Leitungstyp mit einer die der Halbleiterschicht überschreitenden Dotierungskonzentration befinden, wobei d.ie aktive Zone und die Kontaktzone beide an die Oberfläche grenzen und wenigstens die Kontaktzone weiter völlig von dem inselförmigen Gebiet umgeben ist, und wobei die Dicke und die Dotierungskonzentration des inseiförmigen Gebietes derart gering sind, dass beim Anlegen einer Spannung in der Sperrrichtung über dem pn-Ubergang sich die Verarmungszone bei einer Spannung, die niedriger als die Durchschlagspannung des pn-Ubergangs ist, bis zu der Oberfläche erstreckt, dadurch gekennzeichnet, dass zwischen der Halbleitex^schicht und dem Substratgebiet eine vergrabene Schicht vorn ersten Leitungstyp mit einer die der Halbleiterschicht über.schreitenden Dotierungskonzentration vorhanden ist, die .sich wenigstens unter zumindest einem Teil der genannten aktiven Zone erstreckt und durch das inseiförmige Gebiet von der aktiven Zone getrennt ist, wobei in Projektion dex% Abstand in /Um zwischen dem Rand der vergrabenen Schicht und eiern Raxid der Kontaktzone mindestens gleich — *I3 ist, wobei E die kritische Feldstärke in V/ ,um ist, 'über der in der Halbleiterschicht Lawinenvervielfachung auftritt, und V die Durchschlagspannung in Volt des pn-Ubergangs darstellt.
1300 3 9/0955 original inspected
PHN 9703 >^-7^- 19-11.1980
2. Halbleiteranordnung nach. Anspruch. 1, dadurch, gekennzeichnet, dass sich die vergrabene Schicht in Projektion nahezu nicht ausserhalb der aktiven Zone vom zweiten Leitungstyp erstreckt. .
3· Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die vergrabene Schicht an ihrem Rande wenigstens auf der Seite der Kontaktzone sich an mindestens eine sich von dem Rande der vergrabenen Schicht zu der Oberfläche erstreckende hochdotierte Wand vom ersten Leitungstyp anschliesst, die höher dotiert ist als die Halbleiterschicht h. Halbleiteranordnung nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, dass das Trenngebiet ein Halbleitergebiet vom zweiten Leitungstyp ist, das mit dem inseli'örmigen Gebiet einen zweiten pn-Ubergang bildet, wobei die vergrabene Schicht durch das inseiförmige Gebiet von dem Trenngebiet getrennt ist.
5· Halbleiteranordnung nach Anspruch ^f, dadurch
gekennzeichnet, dass entlang der Oberfläche gerechnet, der kürzeste Abstand der Kontaktzone von dem.Rand des Trenngebietes grosser als der Abstand ist, über den sich die zu dem zweiten pn-Ubergang gehörige Verarmungszone an der Oberfläche entlang bei der Durchschlagspannung dieses Übergangs erstreckt.
6. Halbleiteranordnung nach einem der vorhergehenden
^5 Ansprüche, dadurch gekennzeichnet, dass die aktive Zone vom zweiten Leitungstyp innerhalb des Halbleiterkörpers völlig von dem inseiförmigen Gebiet umgeben ist.
7« Halbleiteranordnung nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, dass innerhalb der aktiven Zone vom zweiten Leitungstyp mindestens eine aktive Zone vom ersten Leitungstyp angebracht ist.
8. Halbleiteranordnung nach Anspruch 7, dadurch
gekennzeichnet, dass die aktive Zone vom ersten Leitungstyp und das inseifürmigc Gebiet zu den Source- und Drain-Zonen eines Feldeffekttransistors mit isolierter Gate-Elektrode gehören, dessen aktive Zone vom zweiten Leitungstyp das Kanalgebiet enthält.
9· Halbleiteranordnung nach Anspruch 8, dadurch
130039/0955
PHN 9703 ^3
gekennzeichnet, dass sich, mindestens eine Nut von der Oberfläche her durch die aktiven Zonen vom ersten bzw. vom zweiten Leitungstyp hindurch bis in das inseifSrmige Gebiet erstreckt, wobei die Wand der Nut wenigstens an der Stelle der aktiven Zone vom zweiten Leitungstyp mit einer Isolierschicht überzogen ist, auf der die Gate-Elektrode angebracht ist.
10. Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet, dass auf der genannten Oberfläche wenigstens an der Stelle der aktiven Zone vom zweiten Leitungstyp eine Isolierschicht angebracht ist, auf der zwischen der aktiven Zone vom ersten Leitungstyp und dem inseiförrnigen Gebiet eine Gate-Elektrode angebracht ist.
11. Halbleiteranordnung nach Anspruch 7» dadurch
gekennzeichnet, dass die aktive Zone vom ersten Leitungstyp die Emitterzone und die aktive Zone vom zweiten Leitungstyp die Basiszone eines Bipolartransistors bildet.
12. Halbleiteranordnung nach Anspruch 11, dadurch gekennzeichnet, dass das Trenngebiet ein Halbleitergebiet vom zweiten Leitungstyp ist und die Basiszone mit dem Trenngebiet verbunden ist.
130039/0955
DE3047738A 1980-03-10 1980-12-18 Halbleiteranordnung Expired DE3047738C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE8001409,A NL186665C (nl) 1980-03-10 1980-03-10 Halfgeleiderinrichting.

Publications (2)

Publication Number Publication Date
DE3047738A1 true DE3047738A1 (de) 1981-09-24
DE3047738C2 DE3047738C2 (de) 1986-07-17

Family

ID=19834952

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3047738A Expired DE3047738C2 (de) 1980-03-10 1980-12-18 Halbleiteranordnung

Country Status (9)

Country Link
US (1) US4409606A (de)
JP (1) JPS56126966A (de)
CA (1) CA1155971A (de)
DE (1) DE3047738C2 (de)
FR (1) FR2477776A1 (de)
GB (1) GB2071412B (de)
IT (1) IT1194011B (de)
NL (1) NL186665C (de)
SE (1) SE8009091L (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3244482A1 (de) * 1981-12-04 1983-06-16 Western Electric Co., Inc., 10038 New York, N.Y. Halbleiterbauelement

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL187415C (nl) * 1980-09-08 1991-09-16 Philips Nv Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte.
US4985373A (en) * 1982-04-23 1991-01-15 At&T Bell Laboratories Multiple insulating layer for two-level interconnected metallization in semiconductor integrated circuit structures
DE3215652A1 (de) * 1982-04-27 1983-10-27 Siemens AG, 1000 Berlin und 8000 München Integrierbarer bipolarer transistor
US4942440A (en) * 1982-10-25 1990-07-17 General Electric Company High voltage semiconductor devices with reduced on-resistance
US4862242A (en) * 1983-12-05 1989-08-29 General Electric Company Semiconductor wafer with an electrically-isolated semiconductor device
US4622568A (en) * 1984-05-09 1986-11-11 Eaton Corporation Planar field-shaped bidirectional power FET
US4661838A (en) * 1985-10-24 1987-04-28 General Electric Company High voltage semiconductor devices electrically isolated from an integrated circuit substrate
US4963951A (en) * 1985-11-29 1990-10-16 General Electric Company Lateral insulated gate bipolar transistors with improved latch-up immunity
US4823173A (en) * 1986-01-07 1989-04-18 Harris Corporation High voltage lateral MOS structure with depleted top gate region
US4868921A (en) * 1986-09-05 1989-09-19 General Electric Company High voltage integrated circuit devices electrically isolated from an integrated circuit substrate
US4717679A (en) * 1986-11-26 1988-01-05 General Electric Company Minimal mask process for fabricating a lateral insulated gate semiconductor device
US4866495A (en) * 1987-05-27 1989-09-12 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
US5023678A (en) * 1987-05-27 1991-06-11 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
FR2650122B1 (fr) * 1989-07-21 1991-11-08 Motorola Semiconducteurs Dispositif semi-conducteur a haute tension et son procede de fabrication
SE500814C2 (sv) * 1993-01-25 1994-09-12 Ericsson Telefon Ab L M Halvledaranordning i ett tunt aktivt skikt med hög genombrottsspänning
SE500815C2 (sv) * 1993-01-25 1994-09-12 Ericsson Telefon Ab L M Dielektriskt isolerad halvledaranordning och förfarande för dess framställning
FR2708144A1 (fr) * 1993-07-22 1995-01-27 Philips Composants Dispositif intégré associant un transistor bipolaire à un transistor à effet de champ.
JP3412332B2 (ja) * 1995-04-26 2003-06-03 株式会社デンソー 半導体装置
SE512661C2 (sv) * 1996-11-13 2000-04-17 Ericsson Telefon Ab L M Lateral bipolär hybridtransistor med fälteffektmod och förfarande vid densamma
US5912501A (en) * 1997-07-18 1999-06-15 Advanced Micro Devices, Inc. Elimination of radius of curvature effects of p-n junction avalanche breakdown using slots
US6011297A (en) * 1997-07-18 2000-01-04 Advanced Micro Devices,Inc. Use of multiple slots surrounding base region of a bipolar junction transistor to increase cumulative breakdown voltage
US5859469A (en) * 1997-07-18 1999-01-12 Advanced Micro Devices, Inc. Use of tungsten filled slots as ground plane in integrated circuit structure
US6392274B1 (en) * 2000-04-04 2002-05-21 United Microelectronics Corp. High-voltage metal-oxide-semiconductor transistor
DE102009039056A1 (de) 2008-11-12 2010-05-20 Sew-Eurodrive Gmbh & Co. Kg Asynchronmotor und Verfahren zum Herstellen eines Asynchronmotor
US10553633B2 (en) * 2014-05-30 2020-02-04 Klaus Y.J. Hsu Phototransistor with body-strapped base

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3564356A (en) * 1968-10-24 1971-02-16 Tektronix Inc High voltage integrated circuit transistor
DE2901193A1 (de) * 1978-01-18 1979-07-19 Philips Nv Halbleiteranordnung
DE2927560A1 (de) * 1978-07-24 1980-02-07 Philips Nv Feldeffekttransistor mit isolierter steuerelektrode

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2229122A1 (de) * 1972-06-15 1974-01-10 Bosch Gmbh Robert Integrierter schaltkreis
US4329703A (en) * 1978-07-21 1982-05-11 Monolithic Memories, Inc. Lateral PNP transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3564356A (en) * 1968-10-24 1971-02-16 Tektronix Inc High voltage integrated circuit transistor
DE2901193A1 (de) * 1978-01-18 1979-07-19 Philips Nv Halbleiteranordnung
DE2927560A1 (de) * 1978-07-24 1980-02-07 Philips Nv Feldeffekttransistor mit isolierter steuerelektrode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3244482A1 (de) * 1981-12-04 1983-06-16 Western Electric Co., Inc., 10038 New York, N.Y. Halbleiterbauelement

Also Published As

Publication number Publication date
US4409606A (en) 1983-10-11
SE8009091L (sv) 1981-09-11
IT1194011B (it) 1988-08-31
NL186665C (nl) 1992-01-16
FR2477776B1 (de) 1984-08-24
JPH0127592B2 (de) 1989-05-30
NL186665B (nl) 1990-08-16
FR2477776A1 (fr) 1981-09-11
CA1155971A (en) 1983-10-25
GB2071412B (en) 1984-04-18
GB2071412A (en) 1981-09-16
JPS56126966A (en) 1981-10-05
NL8001409A (nl) 1981-10-01
DE3047738C2 (de) 1986-07-17
IT8026985A0 (it) 1980-12-29

Similar Documents

Publication Publication Date Title
DE3047738A1 (de) Halbleiteranordnung
DE2901193C2 (de) Halbleiteranordnung
DE3135269A1 (de) Halbleiteranordnung mit herabgesetzter oberflaechenfeldstaerke
DE2853736C2 (de) Feldeffektanordnung
DE2910566C2 (de) Statische Induktionshalbleitervorrichtung
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE3821065C2 (de)
DE69034136T2 (de) Bipolarer transistor mit isolierter steuerelektrode
DE3686971T2 (de) Lateraler transistor mit isoliertem gate mit latch-up-festigkeit.
DE69305909T2 (de) Leistungsanordnung mit isoliertem Gate-Kontakt-Gebiet
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
DE2852621C3 (de) Isolierschicht-Feldeffekttransistor mit einer Drif tstrecke zwischen Gate-Elektrode und Drain-Zone
DE102005014714A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE3877533T2 (de) Eine halbleiteranordnung mit einem feldeffekttransistor und einer schutzdiode zwischen source und drain.
DE19914697A1 (de) Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC
DE2047166A1 (de) Halbleitervorrichtung
DE3214893A1 (de) Halbleiteranordnung
DE2016760A1 (de) Halbleiteranordnung
DE1437435B2 (de) Hochfrequenzverstärker mit Feldeffekttransistor
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2833068A1 (de) Integrierte halbleitervorrichtung
DE2804500C2 (de) Sperrschicht-Feldeffekttransistor
DE3044444A1 (de) &#34;monolithisch integrierte gleichrichter-brueckenschaltung&#34;
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8327 Change in the person/name/address of the patent owner

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N

8339 Ceased/non-payment of the annual fee