DE3043951A1

DE3043951A1 - Komplementaer-symmetrischer verstaerker

Info

Publication number: DE3043951A1
Application number: DE19803043951
Authority: DE
Inventors: Adel Abdel Aziz Annandale N.J. Ahmed
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1979-11-23
Filing date: 1980-11-21
Publication date: 1981-06-04
Also published as: AU6444780A; GB2064908A; KR830004719A; PL228006A1; IT8026096A0; CA1147405A; JPS5686513A; FI803568L; US4297644A; FR2470483A1; IT1134360B

Description

PATENTANW-A LT* ■ ·

DR. DIETER V. BEZOLD DIPL. ING. PETER SCHÜTZ DIPL. ING. WOLFGANG HEUSLER

MARIA-THERESIA-STRASSE 22 POSTFACH Λ6 02 60

D-eoOO MUENCHEN 86

— QC

ZUGELASSEN BEIM EUROPÄISCHEN PATENTAMT

EUROPEAN PATENT ATTORNEYS MANDATAIRES EN BREVETS EUROPBENS

TELEFON 089/4 70 <J0 06 TELEX 522 638 TELEGRAMM SOMBEZ

RCA 71510 Dr.v.B/Schä

U.S.Serial No. 96,739
AT: 23. November 1979

RCA Corporation, New York, N.Y., V.St.A.

Komplementär-symmetrischer Verstärker

Die vorliegende Erfindung betrifft einen komplementärsymmetrischen Verstärker gemäß dem Oberbegriff des Patentanspruchs 1, Insbesondere betrifft die Erfindung eine Schaltungsanordnung zum Vorspannen der Gate-Elektroden der Transistoren eines komplementär-symmetrischen Verstärkers zur Steuerung des Maximalwertes des in diesen Transistoren fließenden Cross-over- oder Ubergangsstromes.

Ein komplementär-symmetrischer Transistorverstärker enthält zwei Feldeffekttransistoren(FET) entgegengesetzter Leitungstypen, deren Kanäle in Reihe miteinander an eine Betriebsspannungsquelle angeschlossen sind. Mit den Gate-Elektroden

T30023/06Aä.

POSTSCHECK MÖNCHEN NR.

BANKKONTO HYPOBANK MÖNCHEN (ILZ 70 300 40) KTO. 6 060 357 378 SWIFT HYPO DE MM

beider Transistoren ist eine Eingangsklemme verbunden. Die Verbindung zwischen den beiden Kanälen der Transistoren ist an eine Ausgangsklemme angeschlossen. Bei einem typischen invertierenden Verstärker sind die Drain-Elektroden miteinander verbunden und die Source-Elektroden an die Betriebsspannungsquelle angeschlossen.

Komplementär-symmetrische Schaltungen sind für digitale logische Verknüpfungselemente und dergleichen attraktiv, da sie einen hohen Schwellwert gegen Störungen, einen niedrigen Leistungsverbrauch und eine sehr hohe Leistungsverstärkung aufweisen. Wenn am Eingang eines komplementär-symmetrischen Verstärkers ein Signal entsprechend einem hohen oder niedrigen Logikwert liegt, leitet nur das eine der beiden FET-Elemente während das andere gesperrt ist. Wenn also am Eingang des Verstärkers ein konstanter Logikwert liegt, fließt nur ein kleiner Strom, der gleich dem Leck- oder Sperrstrom in dem einen der beiden Transistoren, der im Sperrzustand arbeitet, ist. Wenn der Zustand der Verstärkers umgeschaltet wird, steigt der Drain-Strom von einem niedrigen Gleichgewicht- oder Ruhewert auf ein Maximum an und fällt dann wieder auf einen anderen Gleichgewichts-oder Ruhewert ab. Der Arbeitsbereich, in dem beide Transistoren zum Teil durchgeschaltet sind, wird als "Analogbereich" bezeichnet, und der Spitzenschaltstrom, der auftritt, wenn die Summe der Widerstände der beiden Stromkanäle ein Minimum ist, wird als Cross-over- oder tlbergangsstrom bezeichnet.

Ein komplementär-symmetrischer Verstärker der oben beschriebenen Art kann als linearer Verstärker im Α-Betrieb oder als quasi-linearer Verstärker im AB-Betrieb betrieben werden und behält auch bei diesen Betriebsarten viele der für die Verwendung als digitales logisches Element wünschenswerten Eigenschaften bei. Für solche analoge Anwendungen wird der Verstärker auf einen Ruhearbeitspunkt längs seiner übertragungsfunktion vorgespannt, in dem ein im wesentlichen linearer

130Ö23/0649

Zusanunenhang zwischen der Eingangsspannung und der Ausgangsspannung besteht. Ein üblicher Vorspannungspunkt ist die Mitte, d.h. die Ruheeingangsspannung wird so eingestellt, daß die Ausgangsspannung gleich der Hälfte der Betriebsspannung von der Leistungsquelle ist. Durch eine solche Mittel-Ruhevorspannung wird ein Ruhestrom durch die Kanäle der FET's eingestellt, der im wesentlichen dem oben erwähnten Cross-over-, Übernahme- oder Übergangsstrom entspricht.

Der Leistungsverbrauch eines komplementär-symmetrischen Verstärkers hängt von der Größe des (maximalen) Übergangsstromes und dem Prozentsatz der Zeit, in dem der Verstärker im Analogbereich arbeitet, ab. Für digitale Schaltungen kann gezeigt werden, daß der Leistungsverbrauch von der Schaltfrequenz abhängt. Da der Übergangsstrom in hohem Grade von der Betriebsspannung abhängig ist, nimmt der Leistungsverbrauch mit der Betriebsspannung zu. Auch Umgebungseinflüsse, wie die Temperatur, beeinflussen die Größe des Übergangsstromes, der im allgemeinen mit zunehmender Temperatur ansteigt. Ferner hängt der Wert des Übergangsstromes von Änderungen beim Herstellungsverfahren und Änderungen der Materialzusammensetzung ab, durch die die Parameter der Transistoren beeinflußt werden.

Unter bestimmten Bedingungen, wie hoher Betriebsspannung und/oder hoher Temperatur, können der Übergangsstrom und damit der Leistungsverbrauch unzulässig hohe Werte annehmen. Es ist daher wünschenswert, den Cross-over- oder Übergangsstrom auf einen im wesentlichen konstanten Spitzenwert zu steuern, der unabhängig von der Betriebsspannung der Leistungsquelle und den Parametern der FET-Bauelemente ist. Beim Analogbetrieb bedeutet eine solche Übergangsstromsteuerung oder -regelung, daß der Ruhearbeitspunkt trotz schwankender Leistungsversorgung und sich ändernden Temperaturverhältnissen stabil sein wird und nicht von Exemplarschwankungen der Parameter der FET-Bauelemente abhängt.

130023/0649

Diese Aufgabe wird erfindungsgemäß durch einen komplementär-symmetrischen Verstärker mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmalen gelöst.

Weiterbildungen und vorteilhafte Ausgestaltungen des erfindungsgemäßen Verstärkers sind Gegenstand von Unteransprüchen.

Bei einem komplementär-symmetrischen FET-Verstärker gemäß der Erfindung, der einen ersten und einen zweiten Transistor enthält, wird der Cross-over- oder Übergangsstrom dadurch gesteuert, daß der Stromfluß durch die Stromkanäle eines dritten und eines vierten Transistors geregelt wird und die resultierenden Gate-Source-Spannungen des dritten und des vierten Transistors zur Vorspannung der entsprechenden Gate-Source-Elektroden des ersten bzw. zweiten Transistors verwendet werden.

Bei einer Ausführungsform arbeiten der dritte und der vierte Transistor mit Selbstvorspannung und werden durch seine Rückführungs- oder Gegenkopplungsanordnung, die die jeweiligen Drain- und Gate-Elektroden verbindet, auf einen vorgegebenen Cross-over- oder Übergangs-Arbeitspunkt vorgespannt. Bei einer anderen Ausführungsform sind der dritte und der vierte Transistor in Reihe mit einer Anordnung geschaltet, die in den Stromkanälen dieser Transistoren «inen im wesentlichen konstanten Strom einstellt. Der Übergangsstrom im ersten und zweiten Transistor wird dadurch gesteuert, daß eine von der resultierenden Summe der Source-Gate-Elektrodenspannungen des dritten und des vierten Transistors gewonnene Spannung den jeweiligen Gate-Elektroden des ersten und des zweiten Transistors zugeführt wird.

130023/0649

Im folgenden werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnung näher erläutert.

Es zeigen:

Figur 1 ein Schaltbild einer Ausführungsform der Erfindung, die mehrere komplementär-symmetrische Verstärker enthält, die mit einer einzigen Übergangsstromsteuerschaltung arbeiten;

Figur 2 eine in das gleiche Koordinatensystem eingezeichnete Darstellung von zwei verschiedenen Arbeitspunkten bzw. Kennlinien eines komplementär-symmetrischen Verstärkers mit Übergangestromsteuerung, auf die bei der Erläuterung der Arbeitsweise der vorliegenden Erfindung Bezug genommen wird;

Figur 3, 4 und 5 jeweils Schaltbilder eines komplementärsymmetrischen Verstärkers mit Übergangsstromsteuerung gemäß einer Ausführungsform der Erfindung, und

Figur 6 eine Anordnung zum Vorspannen eines komplementärsymmetrischen Verstärkers für einen linearen Betrieb.

Figur 1 zeigt einen komplementär-symmetrischen Verstärker, der einen P-Kanal-Feldeffekttransistor (FET) P10 vom Anreicherungstyp enthält, der mit einem N-Kanal-FET N12 vom Anreicherungstyp in Reihe geschaltet ist. Die Drain-Elektroden der FET's sind zusammen an eine Ausgangsklemme 20 angeschlossen. Die jeweiligen Source-Elektroden sind mit Klemmen 24 bzw. 22 verbunden, an denen Betriebspotentiale V+ bzw. V-von einer Leistungsquelle liegen. Die Gate-Elektroden der FET's P 10 und N12 sind über Widerstände R1 bzw. R2 mit einer Eingangsklemme 18 verbunden.

130Ö23/0649

Nimmt man an, daß der Spannungsabfall an R1 und R2 gleich Null ist, so arbeiten die Transistoren P10 und N12 als konventioneller invertierender komplementär-symmetrischer Verstärker, wie er allgemein bekannt ist. Die Gate-Elektroden der Transistoren liegen auf den gleichen Potentialen, Wenn der Eingang 18 auf niedrigem Potential (V-) liegt, ist N12 vollständig gesperrt, während P10 voll leitet, der Ausgang 20 liegt dementsprechend¹ auf hohem Potential (V+). Wenn andererseits am Eingang 18 ein hohes Potential liegt, ist N12 durchgeschaltet und P12 gesperrt, so daß am Ausgang 20 ein niedriges Signal liegt. Die Transistoren P12 und N12 arbeiten also als digitaler Verstärker.

Zwischen den beiden Extremwerten des Eingangspotentials, die oben erwähnt wurden, liegt ein Eingangssignalbereich, in dem die Transistoren P12 und L12 beide teilweise durchgeschaltet oder leitend sind. Wenn beide Transistoren leiten, steigt der Drain-Strom scharf auf einen Spitzenwert an, der durch die Betriebsspannung und die Kanalwiderstände von P10 und N12 bestimmt wird. Der Cross-over- oder Ubergangsstrom ist der Spitzenstrom beim Umschalten der Transistoren und tritt auf, wenn die Summe der Kanalwiderstände ihren Minimalwert annimmt.

Bei der vorliegenden Erfindung wird der Ubergangsstrom auf einen vorgegebenen Wert gesteuert oder begrenzt, der im wesentlichen unabhängig von der Betriebsspannung und den Parametern der FET-Bauelemente ist. Dabei wird von dem folgenden allgemeinen Prinzip Gebrauch gemacht:

Man läßt durch die Kanäle zweier Referenz-Transistoren (P14 und N16), deren Eigenschaften mit denen der Verstärkertransistoren (P10 und N12) gepaart sind und gleichlaufen, zwangsweise einen vorgegebenen Kanalstrom fließen. Die sich für diesen vorgeschriebenen Kanalstrom ergebenden Gate-Source-Spannungen der Referenz-Transistoren werden summiert. Eine von der Summe der Gate-Source-Spannungen

130Ö23/0649

gewonnene Spannung wird dann zwischen die Gate-Elektroden der Verstärkertransistoren gelegt. Die Gate-Elektroden der Verstärkertransistoren liegen dann nicht mehr auf dem gleichen Potential, sondern ihre Potentiale sind durch eine Spannung getrennt, die proportional zur Betriebsspannung abzüglich der Summe der Gate-Source-Spannungen der Referenztransistoren ist.

In Figur 2 ist die Wirkung der Einführung eines Spannungsunterschiedes zwischen den Gate-Elektroden der Verstärker graphisch dargestellt. Längs der horizontalen Achse ist die Gate-Source-Spannung V__ und längs der vertikalen Achse der Drain-Source-Strom I_D„ aufgetragen. Die Kurve 28 stellt die Gate-Spannung/Drain-Strom-Kennlinie eines P-Kanal-FET*s dar. Die in das gleiche Koordinatensystem eingezeichnete Kurve 30 stellt die Gate-Spannung/Drain-Strom-Kennlinie eines- komplementären N-Kanal-Transistors dar. Bei den bekannten komplementär-symmetrischen Verstärkern sind die beiden Gate-Elektroden miteinander verbunden. Der maximale Strom, der hier als Ubergangsstrom oder Crossover-Strom bezeichnet wird, tritt daher beim Schnitt der Kurven 28 und 30 auf. Man betrachte nun die Wirkung der Einführung eines Spannungsversatzes oder einer trennenden Spannung in Reihe zwischen die jeweiligen Gate-Elektroden der Transistoren. 0ie Kurve 28 wird dadurch nach links verschoben, wie durch die Kurve 28a dargestellt ist. Der Betrag der Verschiebung (^vp2~^vpi) entspricht dem Spannungsabfall, der zwischen die Eingangsklemme 18 und die Gateelektrode des P-Kanal-Transistors eingeführt wird. Die Kurve 30 verschiebt sich nach rechts und wird zur Kurve 30a, die um eänen Betrag ^ν _Ν2""^νΝ1 ^versc^^ol;3en ist, welcher dem Spannungsabfall entspricht, der zwischen die Eingangsklemme; "f8 und die Gate^Elektrode des N-Kanal-Transistors eingeführt ist. Die verschobenen Kurven 28a und 30a schneiden sich bei einem kleineren Ubergangsstrom I . Der gesamte Span-

130023/0649

304395t

nungsunterschied zwischen den Gate-Elektroden des P-Kanal-Transistors und des N-Kanal-Transistors i<3ate-Gate-Spannungsunterschied beim Drain-Strom I) ist .gle|ieh V \ wie Fig. 2 zeigt. Man beachte, den generell niedrigeren Wert des übergangsstromes I_ß infolge der Einführung eines generell größeren Spannungsunterschiedes zwischen den Gate-Elektroden.

Der Betrag der Trennung der Gate-Spannungen oder die Verschiebung der Kennlinien werden so gewählt, daß der Crossover-Strom oder übergangsstrom auf einen bestimmten Maximalwert gesteuert bzw. geregelt wird. Wie anhand von Ausführungsbeispielen erläutert ist, wird der Spannungsunterschied oder -abstand zwischen den Gate-Elektroden von den Gate-Source-Spannungen zweier angepaßter Referenz-Transistoren gewonnen, die mit einem im wesentlichen konstanten Strom betrieben werden. Die Kurven 28 und 30 werden sich also in einer solchen Richtung verschieben, daß sie sich an einem vorgegebenen Wert döä Übergangsstromes I_ zu schneiden streben. Man nehme zum Beispiel an, daß die Betriebsspannung ansteige. Die Kennlinien 28 und 30 gehen dann in neue, steilere Kurven über. Ihr neuer Schnittpunkt wird dann bei einem höheren Stromwert liegen.. Der Spannungsunterschied zwischen den GAte-Elektroden wird jedoch ansteigen, so daß die Kennlinien um einen solchen Betrag aufeinanderzu verschoben werden^ daß der Cross-over- oder Übergangsstrom auf dem vorgegebenen Wert I_ gehalten wird.

Es sei nun die in Fig. 1 dargestellte symmetrische Ausführungsform betrachtet. An die Klemmen 24 und 22 wird eine Betriebspotentialdifferenz oder Betriebsspannung V„ angelegt. Wegen der Symmetrie der Schaltung liegt das Potential einer Klemme 23 im wesentlichen in der Mitte zwischen den Potentialen V+ und V-, die an den Klemmen der Betriebsspannungsquelle herrschen. Wenn V+ und V- gleiche Beträge V_g/2, jedoch entgegengesetzte Polarität haben, liegt die Klemme 23 virtuell auf Masse, wie

130023/0 64

es in Fig. 1 angedeutet ist.

Der durch einen Transistor P14 fließende Drain-Strom wird durch eine Rückfüfrrungs- oder Gegenkopplungsanordnung auf einen vorgegebenen Wert I₁ geregelt. Der Rückführungsweg besteht aus äetia Hauptstromweg Q10 einer Stromspiegelschaltung Q1Q, QH in Reihe mit dem Stromkanal von P14 zum Neben- oder Nachlaufstromweg Q11 der Stromspiegelschaltung und verläuft dann durch einen Widerstand R5, einen Transistor Q3 und einen Widerstand R3, der ein Potential an die Gate-Elektrode des Transistors P14 liefert. Zur Erläuterung der Arbeitsweise des Rückführungs-Regelungs-Mechanismus sei angenommen, daß das Stromverstärkungsverhältnis der Stromspiegelschaltung Q10, Q11 den Wert -1 habe. Das heißt, daß für einen Strom I₁ durch den als Diode geschalteten Hauptweg Q10 der Neben- oder Nachlaufstromweg Q11 einen Strom I'- gleich I- fordern wird. Das Verhältnis 1 kann dadurch erreicht werden, daß man Q10 und Q11 die gleiche Emitter-Basis-Ubergangsflache gibt und diesen übergang auf ein und demselben Substrat herstellt.

Der Drain-Strom wird in erster Linie durch die Emitter-Basis-Flußvorspannung von Q3 und den Wert des Widerstandes R5

bestimmt. Für Silicium ist V. etwa 0,675 Volt. Der Drainbe

Strom I₁ (oder I' )ist dann V. /R5. Wenn I₁ dazu neigt, über den Wert V. /R5 anzusteigen, wird auch I¹.. ansteigen. Da der zum Widerstand R5 fließende Strom gleich V. /R5 und V, ziemlich unabhängig vom Basisstrom ist, wird eine etwaige Zunahme von I¹. durch den Basis-Emitter-Ubergang von Q3 geleitet und um einen Faktor verstärkt, der gleich dem Beta-Wert von Q3 ist. I₂ wird also dazu neigen, scharf anzusteigen, wodurch die Spannung am Widerstand R3 zunimmt, der an die Gate-Elektrode von P14 angeschlossen ist. Eine positivere Spannung an der Gate-Elektrode von P14 verringert die Gate-Source-Spannung dieses Transistors, was den Drain-Strom I₁ zu verringern strebt. Ähnliche Verhältnisse liegen bei der umgekehrten Situation vor, nämlich

130023/06A9

wenn I dazu neigt, unter V. /R5 zu fallen. Es liegt also eine gegenkoppelnde Rückführung vor, die den Kanalstrom I. gleich V. /R5 zuzüglich des kleinen Basisstromes, der für die Aussteuerung des Transistors Q3 erforderlich ist (zuzüglich den kleinen Basisstrom für Q8 und Q8', wie unten noch erläutert werden wird) hält.

Ein Transistor N16 in Verbindung mit einer Stromspiegelschaltung Q12, Q13, einem Widerstand R6, einem Transistor Q5 und einem Widerstand R4 arbeitet in komplementärer Weise ganz analog wie es oben für die Schaltung mit den Elementen P14, QIO, QII, R5, Q3 bzw. R3 beschrieben wurde. Da die Schaltung symmetrisch ist, fließen entsprechende Ströme I , I' und I₂ von der oberen Hälfte ä&t Schaltung gemäß Fig. 1 auch in den entsprechenden Stfomwegen in der unteren Hälfte der Schaltung. Von der Klemme 23 fließt daher kein Strom nach Masse und diese Verbindung kan,n daher weggelassen werden, ohne daß sich die Arbeitsweise der Schaltungsanordnung dadurch ändert.

Der Drain-Strom im komplementären Transistor N16 ist ebenfalls gleich I.. Besonders wichtig ist, daß die Spannung V ₂ an R3 und R4, die durch die entgegengesetzt gleichen Ströme von Q3 und Q5 erzeugt wird, gleich der Betriebsspannung Vg abzüglich der Summe der Gate-Souree-Spannungen von P14 und N16 ist, die zur Erzeugung des Drain-Stromes I. benötigt werden. Mit anderen Worten gesagt, arbeiten die Transistoren Q3 und Q5 als komplementäre Stromquellen zur Erzeugung einer solchen Spannung V_ an R3 und R4, daß die Größe der Drain-Ströme von P14 und N16 gleich groß I. ist.

Bevor die Arbeitsweise des Verstärkers mit den Transistoren P10 und N12 betrachtet wird, sei angenommen, daß die Transistoren Q8 und Q9 mit den Transistoren Q3 und Q5 gepaart sind, so daß die Flächen der Basis-Emitter-Uberg&nge von Q8 und Q9 gleich denen von Q3 bzw. Q5 sind. Es sei ferner angenommen,

130023/0649

daß die Widerstände R1, R2, R3 und R4 alle den gleichen Widerstandswert haben. Der Strom I- durch Q8 und Q9 ist offensichlich gleich I». Die in Fig. 1 V . bezeichnete Spannung an R1 und 2 ist gleich V „. Man stelle sich nun vor, daß die Eingangsspannung an der Klemme 18 dem Ubergangsstromzustand entspreche. Da die Kennlinien von P10 und N12 mit denen von P14 bzw. N16 gepaart sind, teilt sich die gesamte Spannung zwischen den Gate- und Source-Elektroden von P10 und N12 so auf die beiden Einrichtungen auf, daß der Ubergangsstrom gleich I₂ ist. Wenn sich nun die Betriebspotentiale oder Faktoren, wie die Temperatur, die die Einrichtungen beeinflussen, ändern und der Strom in den Stromwegen oder Kanälen von P10 und N12 dadurch anzusteigen oder abzusinken strebt, werden die Referenz-Transistoren entsprechend eingestellte Gate-Source-Spannungen liefern, wie sie für die Regelung des Ubergangsstromes auf den vorgegebenen Sollwert I₁ erforderlich sind.

Im Betrieb ist eine Signalquelle e_ an die Eingangsklemme 18 angeschlossen. Für ein digitales Eingangssignal ist der komplementär-symmetrische Verstärker mit den Transistoren P10 und N12 immer noch ein logischer Inverter. Die Spannungsabfälle an R1 und R2 wirken wie ein Gleichspannungsversatz oder eine Differenzspannung in Reihe mit den Eingangsverbindungen, die zu den jeweiligen Gate-Elektroden führen. Im übrigen arbeitet der Inverter normal. Der Spitzenschaltstrom, der auftritt, wenn die Eingangsspannung eine Ausgangsspannung in der Mitte zwischen V+ und V- entspricht, wird jedoch auf I, begrenzt, den vorgeschriebenen konstanten Strom, der in den Referenztransistoren P14 und N16 fließt, und dadurch wird de* Leistungsverbrauch des Inverters herabgesetzt.

130023/0649-

3043311

Der komplementär-symmetrische Verstärker IMO, N12 kann auch als linearer Verstärker betrieben werden, wenn er auf die Mitte seines linearen Bereiches vorgespannt wird. Bei einem solchen Ruhearbeitspunkt .fl'^e&t sein Ruhestrom gleich dem oben erwähnten Cross-over*Mxier Übergangsstrom. Man beachte, daß der Verstärkungsgrad£cU&g Verstärkers, der durch den Cröss-over- oder UbergäfigsästEom bestimmt ist, unabhängig von sich ändernden Bedingungen ebenfalls auf einen vorgegebenen Wert geregelt wird, äst der Cross-over- oder Ubergangsstrom gleipJS- eiliem vorgegebenen Wert ist.

Wenn mehr als ein komplementär-symmetEisoiier Verstärker mit Ubgergangsstromregelung betrieben werden soll, werden keine individuellen Ubergangsstromsteüerscnältungen benötigt. Fig.1 zeigt mehrere Verstärker, die durch eine einzige übergangsstromsteuerschaltung gesteuert werden können. Die Basis-Spannungssignale werden zusätzlich den Stromquellen Q8' und Q9¹, die zu steuern sind, über Leiterschienen 32 und 34 zugeführt. Jede dieser Stromquellen Q8' bzw. QS' liefert oder zieht einen Strom gleich I₂ durch die Widerstände R1' und R2¹. Die resultierende Potentialtrennung zwischen den Gate-Elektroden von P10¹ und NI2' wird dann den Spitzenschaltstrom wie oben auf I₁ begrenzen.

Eine weitere Ausführungsform, die mit einer etwas anderen Ordnung zum Regeln des durch die Referenz-Transistoren fließenden Kanalstroms ist in Fig. 3 dargestellt. Hier fließt der Drain-Source-Kanalstropi diutekt durch den Widerstand R6. Wie vorher fließt jeder den Wert I₁ = V, /R6 übersteigende Kanalstrom durch Q5 und wird mit dem Beta-Wert dieses Transistors multipliziert. Die komplementäre Stromquelle Q3 wird jedoch durch eine Stromspiegelschaltung und nicht durch eine eigene Widerstand-Träfraistor-Kombination wie oben gesteuert. Der Strom in Q5 wird djjrch einen gepaarten

130Ö23/06A9 ORIGINAL

Transistor Q4 kopiert oder nachgebildet. Der Strom durch Q4 wird invertiert und in einem Stromspiegel Q1, Q2, Q3, der den Verstärkungsgrad 1 hat, kopiert und dem Widerstand R3 zugeführt. Wie vorher ist die Gate-Gate-Spannung V „ gleich der Betriebsspannung V_c abzüglich der Summe der jeweiligen Gate-Source-Spannungen für P14 und N16, die erforderlich sind, um einen Drain-Strom gleich I₁ zu erzeugen zuzüglich des kleinen Basisstromes, der für Q5 erforderlich ist (sowie für Q4 und Q9 in Fig. 3). Der Transistor Q2 ist ein Basisstrom-Ableitungstransistor, der einen Basissteuerstrom für Q1, Q3 und Q8 sowie etwaige andere Stromquellen liefert, die für weitere komplementär-symmetrische Verstärker zusätzlich vorgesehen sein können.

Selbstverständlich kann der Fachmann die in den Figuren 1 und 3 dargestellten Schaltungsanordnungen abwandeln, indem er andere Stromspiegelschaltungen als die dargestellten verwendet. Ein Stromspiegel soll hier als linearer invertierender Stromverstärker definiert werden, der eine Strom-Spannungs-ümsetzeranordnung, die eine Spannung unter Steuerung durch einen Eingangsstrom erzeugt, eine Spannungs-Stromümsetzeranordnung, die durch diese Spannung gesteuert ist und das Ausgangssignal des Verstärkers liefert, enthält, wobei jede Umsetzeranordnung eine entsprechende Strom/Spannüngskennlinie aufweist; die Kennlinien stehen dabei über einen Faktor G, der unabhängig von der Größe des zugeführten Stromes ist, miteinander in Beziehung und sind so gewählt, daß ein Gleichlauf der Kennlinien bei Änderungen der Temperatur gewährleistet ist, so daß sich eine Gesamtverstärkung ergibt, bei der das Verhältnis von Ausgangsstrom- zu Eingang sstromgröße in beträchtlichen Bereichen sowohl der Temperatur als auch der Größe des verstärkten Stromes gleich dem Faktor G ist. Stromspiegel können sowohl mit Bipolar- als auch mit FET-Bauelementen realisiert werden.

130023/0649

~²²~ 3D43S51

Der Widerstand R6 (Fig. 3) kann durch eine Konstantstromquelle ersetzt werden, die einen durch eine äußere Vorspannung eingestellten Strom I. aufnimmt. Der ganze Kanalstrora, der I. überschreitet, wird dann wie bisher gezwungen, über den Basis-Emitter-Übergang von Q5 zu fließen. In entsprechender Weise können in Fig. 1 die Widerstände R6 und R5 durch Stromquellen ersetzt werden, die gepaarte Ströme abgeben bzw. aufnehmen. Solche Stromquellen bestehen gewöhnlich aus den Kollektoren von Transistoren mit temperaturkompensierten Emitter-Basis-Vorspannungen. Es können auch viele andere Schaltungsteile ersetzt bzw. ausgetauscht werden. Zum Beispiel könnte die Rückführungsschaltung, die R6 und Q5 enthält, durch spannungsbetriebene FET-Einrichtungen ersetzt werden und die Widerstände RI bis R4 können durch als Diode geschaltete Feldeffekttransistoren gebildet werden. Es resultiert dann eine vollständig mit Feldeffekttransistoren aufgebaute Schaltungsanordnung, die für eine Herstellung durch die CMOS-Technologie (Komplementär-Metall-Oxid-Halbleiter-Technologie) geeignet ist.

Die bisher erwähnten Stromspiegel hatten den Verstärkungsfaktor 1 und die Widerstände R1, R2, R3 und R4 wurden als gleich angenommen. Selbstverständlich kann das Verhältnis von R1 und R3 (sowie das von R2 und R4} größer oder kleiner als Eins sein und die Verhältnisse der Ströme von den die Widerstände R1 bis R4 speisenden Stromquellen kann von Eins verschieden sein, auch dann kann man immer noch einen Spannungsabfall an R1 und R2 erhalten, der dem an R3 und R4 proportional ist, in dem man die Kanalgrößen von P10 und N12 bezüglich derer von P14 und N16 entsprechend bemißt, so daß der Cross-over- oder Übergangsstrom in P10 und N12 auf einen Wert eingestellt eingestellt werden kann, der proportional zu dem vorgeschriebenen Strom I₁ISt, der in P14 und N16 eingestellt ist. Man beachte jedoch, daß jedes komplementäre Paar von Stroftiöpiellen (z.B. Q8 und Q9) vorzugsweise mit entgegengesetzt gleichen Stromwerten arbeiten

130023/0649

3043851

sollte, solange nicht irgendeine Art von gleichstromgekoppelter Rückführung von Ausgangsklemme 20 zur Eingangskleirune 18 vorgesehen ist. Es ist andererseits in manchen Fällen nützlich, Vorkehrungen zu treffen, daß die Eingangsklemmen von digitalen Schaltungen automatisch einen gewünschten logischen Zustand annehmen, z.B. V+ oder V-, wenn die Eingangsklemme offen, d.h. kein Anschluß an ihr gemacht ist. Ein bevorzugter logischer Zustand kann z.B. wünschenswert sein, wenn der Eingang nicht angeschlossen ist, da dann durch die nachfolgenden Schaltungen weniger Ruheleistung verbraucht wird. Dieser Effekt läßt sich bei einer Schaltungsanordnung gemäß einer Ausführungsform der Erfindung durch die Einführung einer kleinen Unsymmetrie, z.B. der durch die Kollektoren von Q8 und Q9 gelieferten Ströme erreichen. Außerdem können die Widerstandswerte von R1 und R2 (oder von R3 und R4) verschieden sein, um den Wert der Eingangsspannung zu verschieben, bei dem der Cro/ss-over-oder Übergangs strom fließt.

Figur 4 zeigt ein weiteres Ausführungsbeispiel der Erfindung. Die Referenztransistoren P14 und N16 sind jeweils Feldeffekttransistoren, die durch Verbinden von Drain- und Gate-Elektrode als Diode geschaltet sind und In Reihe mit einer Konstantstromquelle I₁ liegen. Die Reihenfolge der Reihenschaltung der als Diode geschalteten Transistoren P14 und N16 kann umgekehrt werden. Die Stromquelle I₁ wird durch eine äußere Anordnung oder durch eine unabhängige interne Referenzanordrung eingestellt. Wie oben erwähnt, bestimmt der vorgegebene konstante Strom I₁ den geregelten Wert des Ubergangsstroms.

Die gesamte Spannung V_ an den beiden FET's ist gleich der Summe der Gate-Source-Spannungen V^_{0 o} und V__e ._T des P-lei-

\3w*"lr Cap"*«

tenden Bauelements bzw. des N-leitenden Bauelements, bei denen der Kanalstrom I₁ fließt. Der Rest der Schaltung ist eine Anordnung zum Zuführen einer aus V_, gewonnenen Spannung als Spannungsunterschied zwischen den Gate-Elektroden von P10 und N12.

30023/0649

Aufgrund des Kirchhoffsehen Spannunqsgesetzes muß die Spannung an R7 gleich der Betriebsspannung V_c abzüglich ν,ρ abzüglich des Fluß Spannungsabfalles an der Basis-Emitter-Strecke von Q12 und Q14 sein. Diese Öasis-Emitter-Spannungsabfälle werden als gleich angenommen ιέη$- sind in Fig. 4 mit V, bezeichnet. Der Transistor Q¹H'bildet die Hauptstromstrecke einer Stromspiegelschaltung QI4» 015. In entsprechender Weise bildet Q16 die Hauptstromst'feecke einer Stromspiegelanordnung Q16, Q17. Es sei nun angenommen, daß diese Stromspiegel jeweils den Verstärkuhgsgrad 'k fraßen, daß R7 gleich der Summe von R1 und R2 sei und daß jede der Dioden D1 und D2 einen Flußspannungsabfall gleich IV, habe.

Der Strom in R7 fließt durch QI4 und, mit einem kleinen Basisstromfehler infolge von Q12, auch durch Q16. Da die Nebenoder Nachlaufstromwege der Stromspiegelschaltungen die gleichen Ströme durch R1 und R 2 liefern, wird die Spannung an R1 und R2 gleich der Spannung an R7 sein. Durch die Dioden D1 und D2 werden zu dieser Spannung weitere zwei Vj. hinzugefügt. Zwischen die Gate-Elektroden von PiO'und N12 wird also eine trennende Spannung gleich der Betriebsspannung V_g abzüglich der Summe der Gate-Sourcespanriurtgen, die erforderlich sind, um einen Kanalstrom gleich I. zu erzeugen, eingeführt. Man beachte, daß D1 und D2 alternativ in Reihe mit den Source-Elektroden von P10 und N12 geschaltet werden können. Bei nicht so kritischen Anwendungen können.D1 und D2 durch entsprechende direkte, verhältnismäßig impedanzfreie Verbindungen ersetzt werden.

Figur 5 zeigt wieder ein anderes Ausführungsbeispiel der Erfindung. Zwei Referenz-Transietoren »26 und P24 sind mit ihren Source-Elektroden verbunden und in Reihe mit einem Widerstand R9 an die Betriebsspannung V_g angeschlossen. Die Rückführungsschleife zur Regelung des Stromes in den Referenz-Transistoren enthält einen Transistor Q20 und einen Widerstand R8. Der geregelte Kanalstrbm wird I₁. gleich V./R9

130Ö23/0649

3043&51

sein, wobei V. der Basis-Emitter-Flußspannungsabfall für Q20 ist. Der Strom, der V_be/R9 überschreitet, fließt durch den Basis-Emitter-Übergang von Q20 und wird mit dem Beta-Wert von Q20 zum Kollektorstrom dieses Transistors multipliziert, der dann durch R8 fließt. Durch diesen Vorgang werden die Gate-Source-Spannuä^gen, die für die Flußvorspannung . von M26 und P24 verfügbar sind, herabgesetzt. Das resultierende Ergebnis besteht darin, daß sich der durch N26 und P24 fließende KanaXßtrom bei I₁ gleich V_be/R9 zuzüglich des kleinen Basisstroraes, der für Q20, Q22 und Q24 benötigt wird, zu stabilisieren strebt. Aufgrund des Kirchhoffschen Spannungsgesetzes ist die Spannung an R8 gleich der Betriebsspannung Vg abzüglich der Sumae (^v _GS__p + V_G„ _N) der Gate-Source-Spannungen der beiden Referenz-Transistoren.

Die Stromquellen Q22 und Q 24 legen in Verbindung mit der Stromspiegelanordnung Q26, Q28 eine von der Spannung an R8 gewonnene Spannung an die Gate-Elektroden von P20 und N22. Zuerst wird der R8 durchfließende Strom (der gleiche Strom wie durch Q20) invertiert und im gepaarten Transistor Q22 und erneut im gepaarten Transistor Q24 dupliziert. Der den Transistor Q22 durchfließende Strom wird dem Hauptstromweg Q26 der mit dem Verstärkungsfaktor 1 arbeitenden Stromspiegelanordnung Q26, Q28 zugeführt. Der Neben- oder Nachlaufstromweg Q28 liefert einen Strom durch R1 und R2, der entgegengesetzt gleich dem durch Q24 geforderten Strom ist. Unter der Voraussetzung, daß R1+R2 gleich R8ist, ist die Spannung V ₁ zwischen- den Gate-Elektroden gleich der Spannung an R8. Der Übergangsstrom in P1Q und N12 wird daher auf den Kanalstrom in den Referenz-Transistoren begrenzt. Wie oben schon erwÄhnt wurde, können die StromspiegelVerhältnisse und die Widerstandsverhältnisse geändert werden, so daß sich ein Übergangsstrom ergibt, der ein anderes Verhältnis zum Strom durch die Referenz-Transistoren hat.

130023/0649

Als ein Beispiel für eine Anordnung zur Vorspannung der in den Figuren 1,34 oder 5 dargestellten Verstärkerschaltungen für einen linearen Betrieb ist in Fig. 6 ein Rückführungs- oder Gegenkopplungswiderstand R- dargestellt, der zwischen die Aus gang ski emme 20 und die Eingangskleirime 18 geschaltet ist. Eine solche Rückführungs-Vorspannungsschaltung neigt, wenn sie in Verbindung mit der Schaltung gemäß Fig. 4 verwendet wird, z.B. dazu, etwaige Unterschiede zwischen den Stromquellen Q15 und Q17 zu beseitigen. Komplementär-symmetrische Verstärker gemäß der vorliegenden Erfindung sind besonders nützlich in analogen Anwendungen, die mit einer Linearisierenden Rückführung oder Gegenkopplung arbeiten, da die übergangsstromregeltsng den sich für eine offene Schleife ergebenden Verstärkungsgrad des Verstärkers zu stabilisieren strebt. Beispielsweise können die hier beschriebenen Maßnahmen zur Übergangsstromregelung verwendet werden, um einen Spannungsunterschied oder eine Potentialtrennung zwischen den Gate-Elektroden einer komplementär-symmetrischen FET-Gegentakt-Treiberstufe zu erzeugen wie sie in der US-PS 41 59 450 beschrieben ist.

Der Fachmann kann selbstverständlich auch noch andere Schaltungen entwerfen, die vom Grundprinzip der hier beschriebenen Erfindung Gebrauch machen. Fig. 4 kann beispielsweise dadurch abgewandelt werden, daß man die Dioden D1 und D 2 durch direkte Verbindungen ersetzt, wenn die Steilheit von P10 dadurch vervielfacht werden soll, daß man zwischen die Source-Elektrode dieses Transistors und V+ führende Leitung den Eingangskreis eines PNP-Transistor-Stromspiegelverstärkers mit einer Ausgangsverbindung zur Klemme "AUS" schaltet und wenn die Steilheit von N12 dadurch vervielfachen will, daß man zwischen die Source-Elektrode dieses Transistors und die V- führende Leitung den Eingangskreis eines NPN-Transistor-Stromspiegelverstarkers schaltet, der ebenfalls eine Ausgangsverbindung zur Klemme "AUS" aufweist. Die beschriebenen Schaltungen stellen

130023/0649

also nur Ausführungsbeispiele dar und sind nicht einschränkend auszulegen.

130023/0649

Claims

PATENTANWÄLTE-' -DR. DIETER V. BEZOLD DIPL. INC. PETER SCHÜTZ DIPL. ING. ^WOLFGANG HEUSLER

MARIA-THERESIA-STRASSE 22 POSTFACH 86 02 60

D-8000 MUENCHEN 86

RCA 71510 Dr.v.B/Schä
U.S. Serial No. 96,739
AT: 23. November 1979

ZUGELASSEN BEIM EUROPÄISCHEN PATENTAMT

EUROPEAN PATENT ATTORNEYS MANDATAIRES EN BREVETS EUIIOPEENS

TELEFON 089/4 70 60 TELEX 522 638 TELEGRAMM SOMBEZ

RCA Corporation, New York, N.Y., V.St.A.

Komplementär-symmetrischer Verstärker

Pa tentansprüche

. Komplementär-symmetrischer Verstärker mit vier Feldeffekttransistoren, die jeweils eine Source- sowie eine Drain-Elektrode, welche die Enden eines Stromkanals begrenzen, sowie eine Gate-Elektrode aufweisen, von denen der erste und der dritte ein P-Kanal-Transistor und der zweite sowie der vierte ein N-Kanal-Transistor sind, ferner mit einer Eingangsklemme und einer Ausgangsklemme gekennzeichnet durch eine Anordnung zum Anlegen einer Betriebsspannung zwischen die Source-Elektroden des ersten und des zweiten Transistors ( P10 bzw. N12), eine Anordnung zum Verbinden der Drain-Elektroden des ersten und des zweiten Transistors mit der Ausgangsklemme (AUS)

POSTSCHECK MÖNCHEN NR. 69H8-800

BANKKONTO HYPOBANK MÖNCHEN IBLZ 70 2OO40) KTO. 606025737β SWIFT HYPO DE MM

-2- 3943951

einer ersten Verbindungsanordnung (R1) zum Verbinden der Gate-Elektrode des ersten Transistors (P10) mit der Eingangsklemme (EIN); einer zweiten Verbindungsanordnung (R2) zum Verbinden der Gate-Elektrode des zweiten Transistors (N12) mit der Eingangsklemme (EIN); einer Anordnung (R3, R4, R5, R6, Q3, Q5, Q10, QII, Q12) zum Regeln des Stromflusses durch die Stromkanäle des dritten und des vierten Transistors (T14 bzw. N16) auf einem vorgegebenen Wert, und eine auf die resultierenden Gate-Source-Spannungen des dritten und des vierten Transistors (P14 bzw. N16), ansprechende Anordnung (Q8, Q9, R1, R2), welche entsprechende Potentiale proportional zu den resultierenden Gate-Source-Spannungen dem ersten und dem zweiten Transistor (P10 bzw. N12) als Gate-Source-Spannungen zuführt.
2. Verstärker nach Anspruch 1, dadurch gekennzeichnet, daß die auf die resultierenden Gate-Source-Spannungen des dritten und des vierten Transistors (P14 bzw. N16) ansprechende Anordnung zum Anlegen entsprechender Potentiale, die proportional zu den resultierenden Gate-Source-Spannungen sind, zwischen die jeweiligen Gate-Source-Elektroden des ersten und des zweiten Transistors (P10 bzw. N12) enthält: Eine Anordnung (R3 bis R6,Q3, Q5, Q10 bis Q12) zum Subtrahieren der resultierenden Gate-Source-Spannungen des dritten und des vierten Transistors (P 14 bzw. N16) von der Betriebsspannung (V+, V-) unter Erzeugung einer Differenzspannung, und eine auf die Differenzspannung ansprechende Anordnung (Q8, Q9, R1, R2) zum Anlegen eines der Differenzspannung proportionalen Potentials zwischen die Gate-Elektroden des ersten und des zweiten Transistors (P10 bzw. N12).
3. Verstärker nach Anspruch 1 oder 2, dadurch gekenn zeichnet, daß die erste Verbindungsanordnung einen ersten Widerstand (R1) enthält, der zwischen die Gate-Elektrode des ersten Transistors (P10)

130023/0649

und die Eingangsklemme (EIN) geschaltet ist; daß die zweite Verbindungsanordnung einen zweiten Widerstand (R2) enthält, der zwischen die Gate-Elektrode des zweiten Transistors (N12) und die Eingangsklemme(EIN) geschaltet ist; daß die auf die resultierenden Gate-Source-Spannungen des dritten und des vierten Transistors (P14, N16) ansprechende Anordnung zum Anlegen entsprechender, den resultierenden Gate-Source-Spannungen proportionaler Potentiale als entsprechende Gate-Source-Spannungen des ersten und des zweiten Transistors (P10 bzw. N12) eine erste Stromversorgungsanordnung (Q8; Q15; Q28), die mit der Gate-Elektrode des ersten Transistors (P10; P20) verbunden ist, um dem ersten Widerstand (R1) einen ersten Strom zuzuleiten, wobei diese erste Stromversorgungsanordnung eine Steuerelektrode (Basis von Q8) aufweist, der ein erstes Steuersignal zuführbar ist, welches die Größe des ersten Stromes bestimmt, eine zweite Stromversorgungsanordnung (Q9; Q17; Q24), die mit der Gate-Elektrode des zweiten Transistors (N12) verbunden ist, um einen zweiten Strom vom zweiten Widerstand (R2) abzuleiten, wobei die zweite Stromversorgungsanordnung eine Steuerelektrode (Basis von Q9) aufweist, der ein zweites Steuersignal zuführbar ist, welches die Größe des zweiten Stromes bestimmt, und eine Anordnung (R3 bis R6, Q3, Q5,Q10 bis Q12), die das erste und das zweite Steuersignal an die Steuerelektroden (Basiselektroden von Q8 bzw. Q9) der ersten bzw. zweiten Stromversorgungsanordnung mit Werten liefert, die dem ersten Strom im wesentlichen die gleiche Amplitude verleihen wie dem zweiten Strom, enthält.
4. Verstärker nach Anspruch 3, dadurch gekennzeichnet, daß die erste und die zweite Stromversorgungsanordnung (Q8, Q15, Q28 bzw. Q9, Q17, Q24) Ströme mit solchen Amplitudenwerten liefern, daß am ersten und am zweiten Widerstand (R1 bzw. R2) Spannungsabfälle auftreten, die zwischen die Gate-Elektroden des ersten und des zweiten Transistors (P10 bzw. N12) angelegt sind und diese

1 30023/0649

""" 5043551

beiden Transistoren jeweils so vorspannen, daß diese Transistoren einen maximalen Übergangsstrom leiten, der proportional dem vorgegebenen Wert des Kanalstromes des dritten und des vierten Transistors (P14 bzw. N16) ist.
5. Verstärker nach Anspruch 4, dadurch gekennzeichnet, daß die Regelanordnung enthält: Einen dritten und einen vierten Widerstand (R3 bzw. R4), die in Reihe miteinander zwischen die Gate-Elektroden des dritten und des vierten Transistors (P14 bzw. N16) geschaltet sind, eine Anordnung zum Verbinden der Drain-Elektroden des dritten und des vierten Transistors (P14 bzw. N16) mit der Verbindung des dritten und des vierten Widerstandes (R3 bzw. R4), einen fünften Widerstand (R6), der mit seinem einen Ende an die Source-Elektrode des vierten Transistors (N16) angeschlossen ist; eine Anordnung zum Anlegen der Betriebsspannung (V+, V-) zwischen die Source-Elektrode des dritten Transistors (Pl4) und das andere Ende des fünften Widerstandes (R6; einen fünften Transistor (Q5), der eine erste und eine zweite Elektrode, die die Enden eines Hauptstromweges, und eine dritte Elektrode, deren Spannung bezüglich der ersten Elektrode den Stromfluß im Hauptstromweg steuert, hat, mit seiner zweiten Elektrode an die Gate-Elektrode des vierten Transistors (Nl6) angeschlossen ist, mit seiner dritten Elektrode an ein Ende des fünften Widerstandes (R6) angeschlossen ist und mit seiner ersten Elektrode an das andere Ende des fünften Widerstandes (R6) angeschlossen ist, wobei die Steuerspannung an der dritten Elektrode das zweite Steuersignal für die zweite Stromquellenanordnung (Q9, Ql7, Q24) bildet, und eine auf die Steuerspannung einer dritten Elektrode des fünften Transistors (Q5) ansprechende Anordnung, die einen Strom durch den dritten und den vierten Widerstand (R3 bzw. R 4) liefert, der im wesentlichen gleich dem Strom im Hauptstromweg des fünften Transistors (Q5) ist, und die außerdem das erste Steuersignal für die erste Stromversorgungsanordnung

130023/0649

(Q8, Q15, Q28) liefert, wobei der vorgegebene Strom durch die Stromkanäle des dritten und des vierten Transistors (P14 bzw. N16) im wesentlichen gleich dem Verhältnis der Steuerspannung an der dritten Elektrode des fünften Transistors (Q5) zum Wert des fünften Widerstandes (R6) ist.
6. Verstärker nach Anspruch 4, dadurch gekennze ichnet, daß die Regelanordnung einen dritten und einen vierten Widerstand (R3 bzw. R4) enthält, die in Reihe zwischen die Gate-Elektroden des dritten und des vierten Transistors (P14 bzw. N16) geschaltet ist, ferner eine Anordnung zum Anlegen des Betriebspotentials (V+, V-) zwischen die Source-Elektroden des dritten und des vierten Transistors (P14 bzw. N16), eine Anordnung zum Verbinden der Drain-Elektroden des dritten und des vierten Transistors (P14 bzw. N16) mit der Verbindung des dritten und des vierten Widerstandes (R3 bzw. R4), daß eine Schaltungsanordnung vorgesehen ist, welche eine erste und eine zweite Stromspiegelverstärkeranordnung (Q10, Q11 bzw. Q12, Q13) mit jeweils einer Eingangsklemme, einer Ausgangsklemme und. einer gemeinsamen Klemme enthält; daß die beiden Stromspiegelverstärkeranordnungen im wesentlichen die gleichen Stromverstärkungsverhältnisse zwischen ihren jeweiligen Eingangs- und Ausgangsklemmen aufweisen; daß die Eingangsklemme der ersten Stromspiegelverstärkeranordnung (Q10, Q11) mit der Drain-Elektrode des dritten Transistors (P14) verbunden ist; daß die Eingangsklemme der zweiten Stromspiegelverstärkeranordnung (Q12, Ql3) mit der Drain-Elektrode des vierten Transistors (N16) verbunden ist, daß die jeweiligen gemeinsamen Klemmen mit der Verbindung des dritten und vierten Widerstandes (R3 bzw. R4) verbunden ist; daß mit den Ausgangsklemmen der ersten und der zweiten Stromspiegelverstärkeranordnung (Q10, QI1 bzw. Q12, Q13) jeweils ein fünfter bzw. sechster Widerstand (R5 bzw. R6), die im wesentlichen gleiche Widerstandswerte haben, verbunden sind; daß zwischen die anderen Enden des fünften und des

130023/0649

sechsten Widerstandes (R5 bzw. R6) ein Betriebspotential (V+, V-) gelegt ist; und daß ein fünfter und ein sechster Transistor (Q3 bzw. Q5) komplementär der Leitungstypen vorgesehen sind, die jeweils eine erste und eine zweite Elektrode, welche die Enden von entsprechenden Hauptstromwegen begrenzen und eine dritte Elektrode, deren Spannung bezüglich der ersten Elektrode den Stromfluß des zugehörigen Hauptstromweges steuert, aufweisen, wobei der fünfte und der sechste Transistor im wesentlichen gepaarte Kennlinien der Abhängigkeit des Hauptstromwegstromes von der Spannung an der dritten Elektrode aufweisen; daß der fünfte Widerstand (R5) zwischen die dritte und die erste Elektrode des fünften Transistors (Q3) geschaltet ist; daß die zweite Elektrode des fünften Transistors mit der Gate-Elektrode des dritten Transistors (P14) verbunden ist, daß der sechste Widerstand (R6) zwischen die dritte und die erste Elektrode des sechsten Transistors (Q5) geschaltet ist, daß die zweite Elektrode des sechsten Transistors (Q5) mit der Gate-Elektrode des vierten Transistors (N16) verbunden ist, daß der fünfte und der sechste Transistor (Q3 bzw. Q5) im wesentlichen gepaarte Hauptstromwegströme durch den dritten und den vierten Widerstand (R3 bzw. R4) liefern, um den dritten und den vierten Transistor (P14 bzw. N16) in einen Zustand zu versetzen, daß sie den vorgeschriebenen Strom leiten, und daß die Steuerspannungen an der dritten Elektrode des fünften und des sechsten Transistors (Q3 bzw. Q5) das erste bzw. das zweite Steuersignal für die erste bzw. zweite Stromversorgungsanordnung (Q8, Q15, Q28 bzw. Q9, Q17, Q24) liefern.
7.Verstärker nach Anspruch 4, dad urch gekennzeichnet, daß die Regelanordnung eine direkte Verbindung ohne wesentliche zwischengeschaltete Impedanz zwischen den Source-Elektroden des dritten und des vierten Transistors (P14 bzw. N16) enthält; daß zwischen die Gate-Elektrode und die Drain-Elektrode des vierten Transistors(P24)

130023/064 9

ein dritter Widerstand (R9) geschaltet ist; daß zwischen die Gate-Elektrode und die Drain-Elektrode des dritten Transistors (N26) ein vierter Widerstand (R8) geschaltet ist; daß eine Anordnung vorgesehen ist, die die Betriebsspannung (V+, V-) zwischen die Drain-Elektrode des dritten Transistors (N26) und die Gate-Elektrode des vierten Transistors (P24) liegt; daß ein fünfter Transistor (Q20) vorgesehen ist, welcher eine erste und eine zweite Elektrode, die die Enden eines HauptStromweges dieses Transistors begrenzen, und eine dritte Elektrode, deren Spannung bezüglich der ersten Elektrode den Stromfluß im Hauptstromweg steuert, aufweist, mit seiner zweiten Elektrode an die Gate-Elektrode des dritten Transistors (N26) angeschlossen ist, mit seiner dritten Elektrode an die Drain-Elektrode des vierten Transistors (P24) angeschlossen ist und mit seiner ersten Elektrode an die Gate-Elektrode des vierten Transistors (P24) angeschlossen ist; daß der vorgegebene Strom durch die Stromkanäle des dritten und des vierten Transistors (N26 bzw. P24) im wesentlichen gleich dem Verhältnis Spannung an der dritten Elektrode des fünften Transistors (Q20) zum Wert des dritten Widerstandes (R9) ist; daß die Steuerspannung an der dritten Elektrode des fünften Transistors (Q20) das zweite Steuersignal für die zweite Stromquellenanordnung (Q24) liefert; daß eine durch das zweite Steuersignal gesteuerte Anordnung vorgesehen ist, um das erste Steuersignal zu erzeugen; daß eine Anordnung vorgesehen ist, die eine dritte Stromversorgungsanordnung (Q22, Q26, Q28) enthält, welche durch das zweite Steuersignal gesteuert ist und einen dritten Strom liefert, der dem von der zweiten Stromversorgungsanordnung proportional ist, und daß der dritte Strom eine Strom-Spannungs-Umsetzeranordnung (Q26) steuert, die das erste Steuersignal für die erste Stromversorgungsanordnung (Q28) liefert.
8. Verfahren zum Betrieb des Verstärkers gemäß Anspruch 1 zur Steuerung des Übergangsstromes auf einen vorgegebenen

130023/0649

Wert, da durch gekennzeichnet, daß der Stromfluß in dem dritten und dem vierten Transistor (P14 bzw. N16) auf einen vorgegebenen Wert gesteuert wird; daß ein Potential, das proportional den resultierenden Gate-Source-Spannungen des dritten und des vierten Transistors (P14 bzw. N16) ist, den Gate-Source-Elektrodenstrecken des ersten bzw. zweiten Transistors (PTO bzw. N12) so zugeführt wird, daß der vorgegebene Wert des übergangsstromes im komplementär-symmetrischen Verstärker proportional zu dem vorgegebenen Strom im ersten und im zweiten Transistor (P10 bzw. N12) ist.
9. Verfahren nach Anspruch 8, dadurch g e kennze ichnet, daß beim Anlegen des Potentials ferner die resultierende Gate-Source-Spannung des dritten und des vierten Transistors (P14 bzw. N16) von der Betriebsspannung (V+, V-) abgezogen wird, um ein Differenzpotential zu erzeugen und daß ein Potential proportional dem Differenzpotential zwischen die Gate-Elektroden des ersten und des zweiten Transistors (P10 bzw. N12) gelegt wird.

130023/0649