DE3025167C2 - Datenverarbeitungseinrichtung - Google Patents

Description

Die Erfindung bezieht sich auf eine Datenverarbeitungseinrichtung entsprechend dem Oberbegriff des Anspruches 1.

Bei Datenverarbeitungseinrichtungen ist es bekannt, Daten in einem Hauptspeicher zu speichern und einen kleineren, schnelleren Hilfsspeicher zur Aufnahme von Kopien von Datenausdrücken vorzusehen, die laufend benutzt werden, wobei diese Ausdrücke aus dem Hauptspeicher bei Bedarf in den Hilfsspeicher kopiert werden. Der Vorteil einer derartigen zweistufigen Speicheranordnung besteht darin, daß sie eine hohe mittlere Zugriffsgeschwindigkeit hat, die sich der des Hilfsspeichers nähert, daß aber die Kosten pro gespeichertem Bit wesentlich geringer sind als die des Hilfsspeichers.

Speicheranordnungen mit zwei Stufen (Pegeln) sind aus der DE-PS 23 32 603 und der US-PS 40 86 629 bekannt. Dieses Prinzip kann auch auf mehr als zwei Pegel ausgedehnt werden. Beispielsweise zeigt die DE-AS 40 433 eine Speicheranordnung mit drei Pegeln, während der US-PS 41 30 870 eine Speicheranordnung mit vier Pegeln zu entnehmen ist, die einen schnellen Pufferspeicher, einen zweiten Pufferspeicher, einen Hauptspeicher und einen Ergänzungsspeicher aufweist.

Es sind verschiedene Vorschläge gemacht worden, um die Datenausdrücke aus dem Hauptspeicher auf die Speicherplätze des Hilfsspeichers abzubilden. Hierzu wird auf den Aufsatz »Concepts for Buffer Storage« von C.). Conti in IEEE Computer Group News, März 1969, Seite 9, hingewiesen. Einige dieser bekannten Vorschläge umfassen das »Viele-in-eins«-Abbilden der Daten; dies bedeutet, daß jeder Speicherplatz des Hilfsspeichers eine Kopie eines einer Vielzahl unterschiedlicher Datenausdrücke halten kann, während jeder Datenausdruck im Hauptspeicher nur in einem bestimmten Speicherplatz des Hilfsspeichers kopiert werden kann. Ein Beispiel für ein derartiges »Viele-in-eins«-Abbildungsschema ist auf Seite 11 des vorgenannten Aufsatzes unter dem Titel »Direkt Mapping Buffer« erläutert.

Ein Beispiel eines »Viele-in-einsw-Abbildungsschemas unter Verwendung eines Haupt-, eines Hilfs(Puffer)- und eines weiteren Speichers (Zuordnungsspeichers) ist in der vorerwähnten DE-PS 23 32 603 beschrieben. Hierbei dient der Zuordnungsspeicher der Speicherung der realen Adressenangaben für die im Pufferspeicher vorhandenen Daten und weist eine dem Hilfsspeicher vergleichbare Geschwindigkeit auf.

Ein solches »Viele-in-eins«-Abbildungsschema ist verhältnismäßig leicht zu verwirklichen. Es ist jedoch manchmal erforderlich, zwei oder mehr unterschiedliche Datenausdrücke gleichzeitig im Hilfsspeicher zur Verfugung zu haben, was eindeutig nicht möglich ist, wenn diese beiden Ausdrücke auf dem gleichen Speicherplatz des Hilfsspeichers abgebildet werden. Daraus resultiert, daß die Einrichtung langsamer arbeiten muß oder daß in bestimmten Fällen verhindert wird, daß ein Arbeitsvorgang überhaupt abgeschlossen werden kann. Aufgabe der Erfindung ist es, eine Datenverarbeitungseinrichtung der gattungsgemäßen Art so auszugestalten, daß trotz gleichzeitigen Auftretens zweier oder mehrerer unterschiedlicher Datenausdrücke. die auf den gleichen Speicherplatz des Hilfsspeichers abgebildet werden sollen, die Arbeitsweise der Datenverarbeitungseinrichtung nicht verlangsamt oder der Abschluß eines Arbeitsvorganges nicht behindert wird.

Gemäß der Erfindung wird dies mit den Merkmalen des Kennzeichens des Anspruches 1 erreicht.

Eine Ausgestaltung der Erfindung ist Gegenstand des Unteranspruches 2.

Die Datenverarbeitungseinrichtung mit den Merkmalen der Erfindung führt im Betrieb Arbeitsvorgänge durch, deren jeder einen Zugriff zu einer Vielzahl von Datenausdrücken erforderlich macht. Sie ist so ausgelegt, daß dann, wenn einer der erforderlichen Datenausdrücke im Hilfsspeicher nicht zur Verfügung steht, der Vorgang abgebrochen, der Ausdruck aus dem Hauptspeicher in den Hilfsspeicher kopien und der Vorgang dann von Anfang an erneut begonnen wird.

Nachstehend wird ein Ausführungsbetspiel der Erfindung in Verbindung mit der Zeichnung erläutert. F.s zeigt

F i g. 1 ein Blockschaltbild der Einrichtung, und
F i g. 2 die Adressenumwandlungseinheit der Einrichtung im Detail.

Die Datenverarbeitungseinrichtung weist einen Hauptspeicher 10 auf, der Instruktionen und Operanden enthält. Jedes Wort im Speicher hat eine reale Adresse RA, die die tatsächliche physikalische Lage im Speicher angibt.

Die Einrichtung weist ferner eine mikroprogrammgesteuerte Verarbeitungseinheit 11 auf. Im Betrieb findet diese Einheit Instruktionen aus dem Hauptspeicher 10 auf, dekodiert sie und führt ein entsprechendes Mikroprogramm zur Ausführung einer jeden Instruktion durch. Die Ausführung der Instruktion kann den Zugriff zu einem oder mehreren Operanden im Hauptspeicher einschließen.

Die Verarbeitungseinheit 11 adressiert Daten (In-

struktionen oder Operanden) nicht in Form ihrer realen Adressen RA, sondern in Form von virtuellen Adressen ^v/4. Jede virtuelle Adresse hat eine Länge von 32 Bits, wobei die 14 höherwertigen Bits eine Segmentzahl SN darstellen, während die 18 niederwertigen Bits eine Wortzahl WN darstellen, die die Position des gewünschten Datenwortes innerhalb des Segmentes angibt. Virtuelle Adressen können in ihre entsprechenden realen Adressen mit Hilfe einer Segmenttabelle übersetzt werden, die im Hauptspeicher gehalten wird. Die Segmen*- ίο tabelle weist eine Anzahl von Eingängen, und zwar jeweils einen für jedes Segment, auf; jeder Eingang hält die reale Adresse der Basis des entsprechenden Segmentes. Somit kann eine virtuelle Adresse dadurch übersetzt werden, daß zuerst ihre Segmentzahl SW benutzt wird, um die Segmenttabelle zu adressieren, um den entsprechenden Segmenttabelleneingang zu erhallen, und dann die Segmentbasisadresse aus diesem Eingang zur Wcrtzahi WN der virtuellen Adresse hinzuzuaddieren.

Wenn die Segmenttabelle jedesmal dann, wenn ein Datenwort adressiert wird, abgefragt werden muß, wird in der Praxis jedoch die Betriebsgeschwindigkeit der Einrichtung erheblich vermindert. Deshalb werden virtuelle Adressen normalerweise nicht durch Bezugnahme auf die Segmenttabelle übersetzt. Stattdessen wird eine Adressenübersetzungseinheit (ATU) 12 verwendet. Die ATU 12 enthält einen kleinen, schnellen Hilfsspeicher, der Kopien der Segmenttabelleneingänge für die Segmente hält, die gerade in Benutzung sind. Dies ermöglicht, daß virtuelle Adressen sehr rasch übersetz? werden, vorausgesetzt, daß die entsprechenden Segmenttabelleneingänge im Hilfsspeicher vorhanden sind. Die Segmenttabelle im Hauptspeicher wird nur befragt, wenn der entsprechende Segmenttabelleneingang nicht im Hilfsspeicher vorhanden ist.

Einzelheiten der Verarbeitungseinheit 11 und des Speichers 10 sind nicht Gegenstand der Erfindung und werden hier nicht weiter erläutert. Die Verwendung von Segmenttabellen zur Übersetzung von virtuellen Adressen in reale Adressen ist an sich bekannt und wird ebenfalls nicht näher beschrieben.

Adressenübersetzungseinheit (ATU)

45

Nach F i g. 2 weist die ATU einen Speicher mit direktem Zugriff 21 (RAM) auf, der 1024 Speicherplätze besitzt, die mit 0—1023 beziffert sind. Die Speicherplätze 256—1023 (die mit dem Bezugszeichen 22 bezeichnet sind) stellen den vorerwähnten Hilfsspeicher dar. Die Speicherplätze 0—63 (die mit dem Bezugszeichen 23 bezeichnet sind) stellen einen weiteren Speicher dar, der als der ATM-Speicher bezeichnet wird, dessen Aufgabe weiter unten erläutert wird. Die übrigen Speicherplätze des Speichers 21 stehen für andere Zwecke zur Verfügung, die mit vorliegender Erfindung nichts zu tun haben.

Jeder Speicherplatz im Hilfsspeicher 22 hält eine Kopie eines der Eingänge bzw. Eintragungen in die Segmenttabelle zusammen mit der Segmentzahl des zügeordneten Segmentes.

Der Speicher 21 wird mit Hilfe eines Multiplexers 24 adressiert, der normalerweise den Ausgang einer Kontrollschaltung 25 auswählt. Die Kontrollschaltung 25 besitzt einen Satz von Exklusiv-ODER-Gliedern (nicht dargestellt), die ausgewählte Bits der Segmentzahl SN der virtuellen Adresse, die von der Verarbeitungseinheit aufgenommen wird, kombinieren, so daß eine 10 Bits umfassende Kontrolladresse im Bereich 256—1023 erzielt wird. Diese Kontrolladresse adressiert deshalb einen Speicherplatz im Hilfsspeicherteil 22 des Speichers 21.

Die Kontrollschaltung ergibt eine »Vieie-ineins«-Abbildung der Segmentzahlen (14 Bits) auf die Kontrolladressen (10 Bits) und damit eine »Viele-ineins«-AbbiIdung der Segmenttabelleneingänge bzw. -eintragungen auf die Speicherplätze des Hilfsspeichers.

Die normale Arbeitsweise der ATU ist folgende:

Wenn die Verarbeitungseinheit 11 eine virtuelle Adresse an die ATU gibt, wird der Segmentzahlteil SN der Adresse in der Kontrollschaltung codiert, und die resultierende Kontrolladresse wird zum Adressieren des Hilfsspeichers 22 verwendet. Die Segmentzahl, die in dem adressierten Speicherplatz des Hilfsspeichers enthalten ist, wird ausgelesen und mit der Segmentzahl SAv der virtuellen Adresse mit Hilfe einer Vergleichsvorrichtung 26 verglichen. Wenn beide gleich sind, wird ein Treffer-Signal erzeugt, das angibt, daß der Speicherp.'atz den gewünschten Segmenttabeileneingang enthält. Die Segmentbasisadresse Sßkann deshalb aus dem Hilfsspeicher ausgelesen und der Wortzahl WN der virtuellen Adresse mit Hilfe einer Addierschaltung 27 hinzuaddiert werden, so daß die gewünschte reale Adresse RA erzielt wird.

Sind sie jedoch nicht gleich, wird ein Fehlsignal erzeugt. Das Fenlsignal wird nach F i g. 1 als Unterbrechungssignal der Verarbeitungseinheit 11 aufgegeben und bewirkt, daß die gerade durchgeführte Instruktion unterbrochen wird. Die Verarbeitungseinheit beginnt dann ein spezielles Mikroprogramm und befaßt sich mit dieser Unterbrechung. Dieses Programm befragt die Segmenttabelle im Hauptspeicher 10 und kopiert die entsprechende Eintragung in den gerade adressierten Speicherplatz des Speichers 21. Einzelheiten dieses Mikroprogramms sind nicht Gegenstand der Erfindung und werden hier nicht weiter erläutert. Die Ausführung der Instruktion, die unterbrochen war, wird dann am Anfang erneut begonnen. Wenn dieses Mai die Instruktion die virtuelle Adresse ergibt, wird die entsprechende Segmenttabelleneintragung im Hilfsspeicher gefunden und somit kann die virtuelle Adresse in normaler Weise übersetzt werden.

»Schlagen« (Thrashing)

Die insoweit beschriebene Einrichtung arbeitet für Instruktionen, die sich nur auf einen einzigen Operanden beziehen, einwandfrei. Bestimmte Instruktionen können jedoch erfordern, daß auf mehrere Operanden zugegriffen wird. Dies ist auch ohne Schwierigkeit möglich, solange die Segmenttabelleneintragungen dieser Operanden alle auf unterschiedlichen Speicherplätzen des Hilfsspeichers 22 abgebildet werden. Wenn jedoch zwei (oder mehr) der Segmenttabelleneintragungen auf dem gleichen Speicherplatz des Hilfsspeichers abgebildet werden, wird ein im Folgenden sogenannter »Schlagen«-Zustand eingenommen, bei dem, falls keine speziellen Vorkehrungen getroffen werden, die Instruktion laufend unterbrochen wird und wieder anläuft, weil sie niemals alle erforderlichen Segmenttabelleneintragungen im Hilfsspeicher gleichzeitig findet.

Im Falle vorliegender Erfindung wird dieser »Schlagen«-Zustand wie folgt aufgezeigt. Wenn ein Fehlsignal auftritt, wird die Kontrolladresse, die gerade am Ausgang der Kontrollschaltung 25 erscheint, in ein Register 28 eingeführt. Jede Kontrolladresse wird bei ihrem Auf-

treten mit dem jeweiligen Inhalt des Registers 28 mit Hilfe einer Vergleichsvorrichtung 29 verglichen. Der Ausgang der Vergleichsvorrichtung 29 wird in einen Eingang eines UND-Gliedes 30 eingeführt, dessen anderer Eingang das Fehlsignal aufnimmt. Somit wird das UND-Glied wirksam gemacht, wenn ein Fehlsignal zum zweiten Mal in bezug auf die gleiche Kontrolladresse erzeugt wird (d. h., wenn ein »Schlagen«-Zustand eingeführt wird). Der Ausgang des UND-Gliedes 30 setzt eine bistabile Vorrichtung 31, wodurch die Adressen-Übersetzungseinheit in einen Betriebszustand gebracht wird, der als »Anti-Schlagen«-Betrieb bezeichnet wird. In gesetztem Zustand erzeugt die bistabile Vorrichtung 31 ein Signal ATM, das den Multiplexer 24 so schaltet, daß er nunmehr den Ausgang aus einem Zähler 32 an der Stelle der Kontroliadresse auswählt. Der Zähler 32 hat eine Länge von sechs Bits und erzeugt deshalb am Ausgang Adressen im Bereich von 0—63. Deshalb adressiert der Ausgang des Zählers den Teil des Speichers 21, der weiter oben als der ATM-Speicher 23 bezeichnet ist. Der Zähler 32 wird jedesmal dann auf Null rückgesetzt, wenn eine Instruktion anläuft oder erneut anläuft, und wird jedesmal um Eins weitergeschaltet, wenn eine virtuelle Adresse zur Übersetzung vorhanden ist. Der ATM-Speicher wirkt deshalb als ein Speieher, bei dem die zuerst eingehende Information zuerst wieder abgeht (first-in first-out store).

Beim »Anti-Schlagen«-Betrieb wird die Verwendung des HilfsSpeichers 22 vorübergehend unterbunden, und stattdessen der ATM-Sf^icher 23 verwendet Zu Beginn ist der ATM-Speicher leer, so daß jedesmal dann, wenn eine neue virtuelle Adresse zur Übersetzung angeboten wird, ein Fehlsignal erzeugt wird, das bewirkt, daß die Instruktion unterbrochen wird und die entsprechende Segmenttabelleneintragung in den gerade adressierten Speicherplatz des Speichers 21 kopien wird. Somit werden die Segmenttabelleneintragungen, die durch die Instruktion erforderlich werden, einzeln in aufeinanderfolgende Speicherplätze des ATM-Speichers kopien. Die Instruktion ist anschließend in der Lage, ohne jede weitere Unterbrechung vollständig abzulaufen.

Wenn die Instruktion beendet ist, gibt die Verarbeitungseinheit 11 ein Instruktionsende-Signal EI, das die bistabile Vorrichtung 31 rücksetzt, wodurch die Adressenübersetzungseinheit in den normalen Betrieb zurückgeführt wird.

Beispiel der Betriebsweise

Es sei angenommen, daß eine bestimmte Instruktion drei Operanden mit Segmentzahlen SN1. SN2, SN3 anfordert, und daß diese Scgmentzahlen nach der Kontrollschaltung die Kontrolladressen A, B und A sind. Es wird festgestellt, daß zwei der Segmentzahlen (SN 1 und SN3) die gleiche KontroUadresse (A)erzeugen. Mit anderen Worten heißt dies, daß zwei der gewünschten Segmenuabelleneintragungen auf den gleichen Speicherplatz des Hilfsspeichers abbilden und daß damit beide Eintragungen nicht gleichzeitig im HilfsSpeicher vorhanden sein können.

Diese Situation wird durch die in Fig.2 gezeigten Schaltungen angezeigt, v/ie vorstehend beschrieben, und die bistabile Vorrichtung 31 wird gesetzt, wobei der »Anti-Schlagen«-Betrieb eingeleitet wird. Bei diesem Betrieb werden die drei gewünschten Segmenttabellenemtragungen nacheinander aus der Segmenttabelle im Hauptspeicher wieder aufgefunden und in die Speicher-Dlätze 0. 1 und 2 des ATM-Speichers 23 kopiert. Die Instruktion kann dann bis zur Beendigung durchlaufen, wobei der Inhalt des ATM-Speichers 23 zur Übersetzung der virtuellen Adressen der Operanden verwendet wird.

Einige mögliche Modifikationen

Bei der vorbeschriebenen Einrichtung sind der Hilfsspeicher 22 und der ATM-Speicher 23 als Teile des gleichen Speichers 21 mit direktem Zugriff (RAM) ausgeführt. Bei anderen Ausführungsformen der Erfindung ist es jedoch möglich, diese beiden Speicher als räumlich getrennte Speicher auszuführen.

Die Erfindung wurde weiter oben in Zusammenhang mit der Abbildung von Segmenttabelleneintragungen in einen Hilfsspeicher erläutert. Die Erfindung ist jedoch auch auf das Abbilden anderer Arten von Daten (z. B. Operanden) aus einem Hauptspeicher in einen Hilfsspeicher anwendbar.

Hierzu 1 Blatt Zeichnungen

Claims (2)

Patentansprüche:

1. Datenverarbeitungseinrichtung mit einem Hauptspeicher, einem kleineren, schnelleren Hilfsspeicher, in dessen Speicherplätze bei Bedarf aus dem Hauptspeicher Datenausdrücke nach einem »Viele-in-eins«-AbbiIdungsschema für Daten kopiert werden, und einem weiteren Speicher mit einer Zugriffsgeschwindigkeit, die mit der des Hilfsspeichers vergleichbar ist, gekennzeichnet durch eine Testschaltung (26,28,29,30,31), die ein Signal (ATM) erzeugt, wenn Situationen auftreten, in denen mindestens zwei Datenausdrücke im Hilfsspeicher (22) zur Verfugung stehen sollen, diese beiden Datenausdrücke aber auf den gleichen Speicherplatz des Hilfsspeichers (22) abgebildet werden sollen, so daß beide Datenausdrücke nicht gleichzeitig im HilfsSpeicher (22) vorhanden sein können, und eine Umschaltanordnung (24), die von dem Signal (ATM) so gesteuert wird, daß sie vorübergehend die Verwendung des Hilfsspeichers (22) sperrt und ermöglicht, daß die gewünschten Datenausdrücke bei Bedarf in den weiteren Speicher (23) kopiert werden.

2. Datenverarbeitungseinrichtung nach Anspruch i, dadurch gekennzeichnet, daß sowohl der Hilfsspeicher (22) als auch der weitere Speicher (23) in einem Speicher (21) mit direktem Zugriff angeordnet sind, und daß die Schaltanordnung (24) einen Multiplexer aufweist, der normalerweise den Ausgang einer Kontrollschaltung (25) zum Adressieren des Speichers (21) mit direktem Zugriff auswählt und, wenn das Signal (ATM) vorhanden ist, den Ausgang eines Zählers (32) zum Adressieren des Speichers (21) mit direktem Zugriff auswählt.